薄體mosfet的閾值電壓調(diào)節(jié)的制作方法
【專(zhuān)利摘要】一種結(jié)構(gòu)包括：襯底；在襯底上設(shè)置的晶體管，該晶體管包括由用碳注入的硅構(gòu)成的鰭片；以及柵極介質(zhì)層和柵極金屬層，覆蓋鰭片的限定晶體管的溝道的部分。在該結(jié)構(gòu)中，選擇在鰭片中的碳濃度以建立晶體管的期望的電壓閾值。還公開(kāi)了制備鰭片F(xiàn)ET晶體管的方法。同樣公開(kāi)了具有碳注入的阱的平面晶體管，其中選擇在阱中的碳濃度以建立晶體管的期望的電壓閾值。
【專(zhuān)利說(shuō)明】薄體MOSFET的閾值電壓調(diào)節(jié)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的示范性實(shí)施例一般涉及半導(dǎo)體器件、晶體管、場(chǎng)效應(yīng)晶體管(FET)、鰭片F(xiàn)ET以及通常的多柵極FET，并且還涉及向半導(dǎo)體器件中注入碳(C)離子。
【背景技術(shù)】
[0002]對(duì)于用縮放(降低)的Vdd值操作的晶體管，希望獲得低閾值電壓(Vt)。在薄體晶體管中，例如作為實(shí)例公知的鰭片F(xiàn)ET和如三柵極FET的多柵極，因?yàn)橐r底的限制的體積，可獲得閾值電壓調(diào)節(jié)的常規(guī)摻雜劑方法，在相同襯底上不能有效提供具有不同閾值電壓的晶體管。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的示范性實(shí)施例的第一方面提供了一種結(jié)構(gòu)，該結(jié)構(gòu)包括:襯底；在襯底上設(shè)置的晶體管，該晶體管包括由用注入有碳的硅構(gòu)成的鰭片；以及柵極介質(zhì)層和柵極金屬層，遮蓋所述鰭片的限定晶體管的溝道的部分。在該結(jié)構(gòu)中，選擇在鰭片中的碳濃度以建立晶體管的期望的電壓閾值。
[0004]本發(fā)明的示范性實(shí)施例的另一方面提供了一種制造晶體管器件的方法。該方法包括提供具有在頂表面上形成的屏蔽氧化物層的硅層；施加第一掩蔽層以便使所述掩蔽氧化物層的第一部分未被覆蓋；穿過(guò)所述屏蔽氧化物層的未被覆蓋的所述第一部分向硅層中注入碳以形成具有第一碳濃度的娃層的第一碳注入體積；除去第一掩蔽層；施加第二掩蔽層以便使屏蔽氧化物層的第二部分未被覆蓋；穿過(guò)屏蔽氧化物層的未被覆蓋的第二部分向硅層注入碳以形成具有不同于第一碳濃度的第二碳濃度的硅層的第二碳注入體積；除去第二掩蔽層；并且處理硅層以便形成具有包括硅層的第一體積的溝道的第一鰭片F(xiàn)ET器件和具有包括硅層的第二體積的溝道的第二鰭片F(xiàn)ET。在此方法中，第一鰭片F(xiàn)ET器件具有第一電壓閾值并且第二鰭片F(xiàn)ET器件具有不同于第一電壓閾值的第二電壓閾值，所述第二電壓閾值與所述第一電壓閾值相差的量與第一碳濃度和第二碳濃度之間的差相關(guān)。
[0005]仍在本發(fā)明的示范性實(shí)施例的另一方面中提供了一種制造晶體管器件的方法。該方法包括，從娃層形成多個(gè)鰭片；向第一鰭片施加第一掩蔽層而使第二鰭片未被掩蔽；向未被掩蔽第二鰭片中注入碳以具有第一碳濃度；除去第一掩蔽層；向被注入的第二鰭片施加第二掩蔽層而使第一鰭片未被掩蔽；向未被掩蔽的第一鰭片注入碳以具有第二碳濃度；除去第二掩蔽層；以及形成包括在第一鰭片中的溝道的第一鰭片F(xiàn)ET器件和具有在第二鰭片中的溝道的第二鰭片F(xiàn)ET器件。在此方法中，第一鰭片F(xiàn)ET器件具有第一電壓閾值并且第二鰭片F(xiàn)ET器件具有不同于第一電壓閾值的第二電壓閾值，所述第二電壓閾值與所述第一電壓閾值相差的量與第一碳濃度和第二碳濃度之間的差相關(guān)。
[0006]仍在本發(fā)明的示范性實(shí)施例的另一方面中提供了一種制造晶體管器件的方法。該方法包括，向硅層的表面中進(jìn)行阱注入以形成注入的阱；退火注入的阱；并且向退火的阱中注入碳，其中在硅層的表面上形成界面層之前注入碳。在此方法中，與非碳注入的阱比較，產(chǎn)生的晶體管器件具有降低的電壓閾值，所述電壓閾值減小的量至少由注入的阱中的碳濃度確定。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]圖1A-1E整體稱(chēng)為圖1，示出了根據(jù)本發(fā)明的實(shí)施例的工藝流程的實(shí)例，其中:
[0008]圖1A示出了包括襯底、掩埋氧化物(BOX)層、硅遮蓋層(SOI)和作為屏蔽氧化物層實(shí)施的硬掩模的放大截面圖，沒(méi)有按比例畫(huà)出；
[0009]圖1B示出了向屏蔽氧化物層的表面選擇性地施加光致抗蝕劑掩模以便限定以第一注入密度用碳注入的至少一個(gè)區(qū)域(對(duì)應(yīng)于下面的SOI的至少一個(gè)體積(volume))的結(jié)果;
[0010]圖1C示出了在第一碳注入之后除去光致抗蝕劑掩模區(qū)域；
[0011]圖1D示出了向屏蔽氧化物層的表面選擇性地再施加光致抗蝕劑掩模以便限定以第二注入密度注入碳的區(qū)域(以及在下面SOI中的至少一個(gè)對(duì)應(yīng)體積)的結(jié)果；
[0012]圖1E示出了在第二碳注入之后除去光致抗蝕劑掩模區(qū)域；
[0013]圖2A-2H，整體稱(chēng)為圖2，示出了制造鰭片F(xiàn)ET器件的另一個(gè)示范性方法，其中
[0014]圖2A示出了在襯底和多晶硅結(jié)構(gòu)上形成的硬掩模層；
[0015]圖2B示出了沿多晶硅結(jié)構(gòu)的側(cè)面形成的氮化硅(SiN)結(jié)構(gòu)；
[0016]圖2C示出了蝕刻以形成鰭片結(jié)構(gòu)的結(jié)果；
[0017]圖2D示出了附加的蝕刻結(jié)果和垂直于鰭片結(jié)構(gòu)的柵極疊層以及SiN層；
[0018]圖2E示出了除去部分硬掩模層和SiN層的結(jié)果以及沿柵極疊層的SiN隔離物的形成；
[0019]圖2F示出了在鰭片結(jié)構(gòu)上沉積的外延硅(外延Si)層；
[0020]圖2G示出了形成源極和漏極區(qū)域的成角度(angled)離子注入步驟的截面圖；以及
[0021]圖2H示出了在外延Si層和柵極疊層上形成的硅化物層。
[0022]圖3是放大俯視圖(未按比例)，其示出了根據(jù)本發(fā)明的示范性實(shí)施例的多個(gè)鰭片F(xiàn)ET的非限制性實(shí)例，每個(gè)鰭片具有不同的碳劑量(劑量A、劑量B、劑量C、劑量D)并且因此每一個(gè)都表現(xiàn)出不同的Vt值。
[0023]圖4示出了反向偏置體效應(yīng)對(duì)Vt飽和(Vtsat)的曲線圖，其中實(shí)心點(diǎn)對(duì)應(yīng)碳摻雜并且空心點(diǎn)對(duì)應(yīng)于無(wú)碳摻雜。
[0024]圖5示出了根據(jù)本發(fā)明的示范性實(shí)施例的工藝的另一個(gè)實(shí)施例，其中在限定鰭片后向轄片注入碳。
[0025]圖6A-6G整體稱(chēng)為圖6，示出了根據(jù)本發(fā)明的實(shí)施例的用于形成HKMG nFET的預(yù)處理步驟，其中:
[0026]圖6A示出了具有襯墊氧化物的遮蓋層的SOI層；
[0027]圖6B示出了到SOI層中的常規(guī)阱注入；
[0028]圖6C示出了阱注入退火；
[0029]圖6D示出了硬掩模的施加和熱氧化工藝；
[0030]圖6E和6F示出了構(gòu)圖和硬掩模剝離的結(jié)果；以及[0031]圖6G示出了在界面層處理之前進(jìn)行的碳注入步驟。
【具體實(shí)施方式】
[0032]根據(jù)本發(fā)明的示范性實(shí)施例，選擇性地調(diào)節(jié)薄體晶體管的閾值電壓以在相同襯底上提供具有不同Vt的晶體管。在薄體晶體管的制造期間，碳注入被用于調(diào)節(jié)晶體管閾值電壓。通過(guò)引入不同劑量的碳，在相同襯底上提供具有不同Vt的晶體管。下面描述使用調(diào)節(jié)閾值電壓的方法的示范性工藝流程。
[0033]圖1A示出了包括襯底10、掩埋氧化物(BOX)層12、硅遮蓋層14 (絕緣體上硅SOI)和作為屏蔽氧化物層16實(shí)施的硬掩模的半導(dǎo)體結(jié)構(gòu)的一部分的放大截面圖，沒(méi)有按比例畫(huà)出。襯底10可以具有任意期望的厚度，BOX層12也具有任意期望的厚度(例如，在50nm或更小到200nm或更大的范圍內(nèi))，并且硅層14可以具有在約20nm到約30nm范圍內(nèi)的厚度，如一個(gè)非限制實(shí)例。屏蔽氧化物層16可以包括例如SiO2并且可以具有約2nm和更大的厚度?？梢酝ㄟ^(guò)使用例如低溫沉積工藝在硅(SOI)層14頂上形成屏蔽氧化物層。屏蔽氧化物層16的一個(gè)目的是在隨后的碳離子注入步驟期間保護(hù)硅層14的表面。
[0034]圖1B示出了向屏蔽氧化物層16的表面選擇性地施加光致抗蝕劑掩模18以便限定以第一注入密度用碳注入的至少一個(gè)區(qū)域(對(duì)應(yīng)于下面的硅層14的至少一個(gè)體積)。在圖1B中，示出的光致抗蝕劑掩模被分為兩個(gè)區(qū)域18A、18B。當(dāng)施加碳注入時(shí)，光致抗蝕劑區(qū)域18A、18B阻止碳離子到達(dá)屏蔽氧化物層16和硅層14。
[0035]在碳注入步驟期間，并且假設(shè)2nm厚的屏蔽氧化物層16和具有在約20nm到約30nm范圍內(nèi)的厚度的SOI層14的非限制情況，可以使用不同的能量進(jìn)行多個(gè)碳注入，例如8KeV (深注入)和4KeV (淺注入)，具有例如在約IxlO14到約2xl015原子/cm2范圍內(nèi)的劑量。目標(biāo)是以期望的摻雜劑濃度(在圖1B中表示為Cjmi)用碳基本均勻地?fù)诫s硅層14的未掩蔽體積以便碳濃度在整個(gè)硅層14的厚度上基本均勻。具有不同能量的多個(gè)碳注入可以用于獲得基本均勻的碳摻雜分布。
[0036]圖1C示出了使用任意合適的光致抗蝕劑除去工藝除去(剝離)光致抗蝕劑區(qū)域18A 和 18B。
[0037]圖1D示出了向屏蔽氧化物層16的表面選擇性地重施加光致抗蝕劑掩模18以便限定以第二注入密度注入碳的區(qū)域(以及在下面的硅層14中的至少一個(gè)對(duì)應(yīng)體積)的結(jié)果。在圖1D的實(shí)例中，作為單個(gè)區(qū)域18C示出了光致抗蝕劑掩模。當(dāng)施加碳注入時(shí)，光致抗蝕劑區(qū)域18C阻止碳離子到達(dá)屏蔽氧化物層16和硅層14。目標(biāo)再一次成為以期望的摻雜劑濃度用碳基本均勻地?fù)诫s硅層14的未掩蔽體積(在圖1C中表示為Cjtt2)以便碳濃度在硅層14的整個(gè)厚度上基本均勻。具有不同能量的多個(gè)碳注入被用于獲得基本均勻的碳摻雜分布?？梢约僭O(shè)Cjmi和Cjm2不同以便隨后由硅層14形成的產(chǎn)生的FET (在此情況中是鰭片F(xiàn)ET)具有不同的Vt值。
[0038]圖1E示出了使用任意合適的光致抗蝕劑除去工藝除去(剝離)光致抗蝕劑區(qū)域ICo
[0039]圖1B-1E中描述的工藝可以重復(fù)多次以得到用不同濃度的碳選擇性地?fù)诫s硅層14的不同體積。當(dāng)完成碳注入步驟時(shí)，剝離屏蔽氧化物層16并且可以進(jìn)行常規(guī)鰭片F(xiàn)ET工藝以在硅層14中限定多個(gè)鰭片F(xiàn)ET，其中不同的鰭片F(xiàn)ET包括不同的碳濃度用于制造具有不同Vt值的鰭片F(xiàn)ET。
[0040]圖2A-2H提供了制造鰭片F(xiàn)ET的示范性并且非限制性技術(shù)的簡(jiǎn)圖，如根據(jù)Josephine B.Chang、Leland Chang、Chung-Hsun Lin 和 Jeffery ff.Sleight 的美國(guó)專(zhuān)利發(fā)明 US2011/0065244A1, "Asymmetric FinFET Device with Improved ParasiticResistance and Capacitance〃不出的實(shí)施例所述。
[0041]參考圖2A，在襯底上形成二氧化硅(SiO2)(或者氮化硅(SiN))硬掩模層104。在不出的實(shí)施例中，襯底可以是對(duì)應(yīng)于圖1A-1E中描述的選擇性碳摻雜娃層14的絕緣體上娃(SOI)層111。通過(guò)沉積和蝕刻工藝，在硬掩模層104上形成多晶硅結(jié)構(gòu)204。參考圖2B，使用沉積和蝕刻工藝沿多晶硅結(jié)構(gòu)204的側(cè)面形成氮化硅(SiN)結(jié)構(gòu)206。在圖2C中，蝕刻多晶硅結(jié)構(gòu)204和部分硬掩模層104以及SOI層111以形成鰭片結(jié)構(gòu)208。示出的兩個(gè)鰭片結(jié)構(gòu)208是示范性的，可以形成比兩個(gè)更多或更少的鰭片結(jié)構(gòu)。在圖2D中，蝕刻SiN結(jié)構(gòu)206并且垂直于鰭片結(jié)構(gòu)208形成柵極疊層部分102和SiN層210。參考圖2E，除去部分硬掩模層104和SiN層210，并且沿柵極疊層部分102形成SiN隔離物106。在圖2F中，在剩余鰭片結(jié)構(gòu)205上沉積外延硅(外延Si)層214用于合并鰭片結(jié)構(gòu)。圖2G示出了在SOI層111中形成源極108和漏極110的離子注入的截面圖。在示出的非限制實(shí)施例中，以與垂直于源極區(qū)域108的線一定角度(Θ )注入離子203。柵極疊層部分102和隔離物106部分阻擋一些離子203在SOI層111的部分212中以大濃度沉積并且以傾斜角度(Θ )注入導(dǎo)致交疊源極區(qū)域108和偏移(offset)漏極區(qū)域110。注入角度的范圍可以從0_90度，以及在0-90度之間的任意附加范圍。在示出的實(shí)施例中示出了 20-30度的示范性注入角度。參考圖2H，在外延Si層214上和柵極疊層部分102上形成硅化物層216。
[0042]圖3示意性示出了分別由鰭片301A、301B、301C和301D構(gòu)成的多個(gè)鰭片F(xiàn)ET300A、300B.300C和300D的非限制性實(shí)例，其具有例如由高介電常數(shù)(高k)材料和公共柵極金屬化304構(gòu)成的共柵極絕緣體層302。在圖3中，沒(méi)有按比例畫(huà)出柵極金屬層304的厚度。根據(jù)本發(fā)明的示范性實(shí)施例，每個(gè)鰭片301具有不同的碳劑量(劑量A、劑量B、劑量C、劑量D)并且因此每一個(gè)都表現(xiàn)出不同的Vt值?？梢酝ㄟ^(guò)使用圖1A-1E中示出的工藝流程獲得不同碳劑量，即，通過(guò)在注入碳之前選擇性地掩蔽硅層14的不同區(qū)域。在鰭片F(xiàn)ET工藝(例如，在圖2A-2H中所示)期間，不同的碳摻雜硅區(qū)域被并入到不同的鰭片301中并且因此并入到不同的鰭片F(xiàn)ET300中。如所示，在每個(gè)硅鰭片301上存在硬掩模層303，例如由SiN構(gòu)成的硬掩模層。
[0043]如非限制性實(shí)例，每個(gè)鰭片301可以具有約IOnm或更小的寬度以及在從約20nm到約30nm范圍內(nèi)的高度(B卩，約等于硅層14的厚度的高度)。在鰭片301上形成高介電常數(shù)(高k)介質(zhì)層302。高k介質(zhì)層302包括包含介電金屬氧化物并且具有大于氮化硅的介電常數(shù)7.5的介電常數(shù)的高介電常數(shù)(高k)材料?？梢酝ㄟ^(guò)本領(lǐng)域公知的方法形成高k介電層302，這些方法包括例如，化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、分子束沉積(MBD)、脈沖激光沉積(PLD)、液態(tài)源霧化化學(xué)沉積(LSMCD)等等。介電金屬氧化物包括金屬和氧以及可選的氮和/或硅。示范性高k介質(zhì)材料包括Hf02、ZrO2, La203、A1203、TiO2, SrTiO3>LaA103、Y203、Hf0xNy、Zr0xNy、La20xNy、Al20xNy、Ti0xNy、SrTi0xNy、LaA10xNy、Y20xNy、其硅酸鹽以及其合金。每個(gè)X值都是獨(dú)立地從0.5到3并且每個(gè)I值都是獨(dú)立地從O到2。高k介質(zhì)層302的厚度可以從Inm到IOnm,并且更優(yōu)選從約1.5nm到約3nm。高k介質(zhì)層30可以具有在約Inm或者更小的量級(jí)上的有效氧化物厚度(EOT)?？梢酝ㄟ^(guò)例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)或者原子層沉積(ALD)在高k介質(zhì)層302的頂表面上直接沉積柵極金屬304。作為非限制性實(shí)例，柵極金屬304可以包括選自TiN、TiC、TaN、TaC、TaSiN、HfN、W、Al和Ru的金屬系統(tǒng)。
[0044]已經(jīng)發(fā)現(xiàn)，對(duì)于導(dǎo)致碳濃度從約2xl014到約5xl015原子/cm3的碳注入劑量范圍，與沒(méi)有注入碳的硅相比可以減小200mV。同樣已發(fā)現(xiàn)，對(duì)于從約0.025到約0.035微米的柵極長(zhǎng)度范圍，漏極誘導(dǎo)勢(shì)壘降低(DIBL)保持相對(duì)恒定，說(shuō)明碳注入劑量不會(huì)導(dǎo)致任意明顯的短溝道效應(yīng)(SCE)退化。
[0045]圖4示出了反向偏置體效應(yīng)對(duì)Vt飽和(Vtsat)的曲線圖，其中實(shí)心點(diǎn)對(duì)應(yīng)碳摻雜并且空心點(diǎn)對(duì)應(yīng)無(wú)碳摻雜。此實(shí)例假設(shè)nFET具有硼(IO18原子/cm3)摻雜的溝道，用于常規(guī)Vt (RVT)，高Vt (HVT)和超高Vt (SVT)的情況。注意，碳摻雜器件與未摻雜碳的器件比較表現(xiàn)出明顯的Vt減小。
[0046]在圖4中，在部分耗盡SOI中注入碳用于Vt降低。如果通過(guò)功函數(shù)調(diào)節(jié)Vt，體效應(yīng)保持不變。如果調(diào)節(jié)Vt通過(guò)阱摻雜劑，體效應(yīng)應(yīng)該增加。通過(guò)引入碳，調(diào)節(jié)了 Vt但是體效應(yīng)沒(méi)有變化。因此，可以推斷通過(guò)碳摻雜獲得的Vt偏移是有效功函數(shù)調(diào)節(jié)的結(jié)果。
[0047]圖5示出了根據(jù)本發(fā)明的示范性實(shí)施例的工藝的另一個(gè)實(shí)施例。圖5不同于圖1之處是在限定鰭片之后并且在施加高k柵極絕緣體和柵極金屬層之前注入碳。圖5示出了三個(gè)鄰近鰭片500A、500B和500C的示范性情況，其中用碳注入最中間鰭片500B并且用掩模502 (例如，屏蔽氧化物SiO2)覆蓋最外面的鰭片500A和500C?；邛捚叨群烷g隔預(yù)定注入角度Θ以避免遮蔽效應(yīng)以便用碳基本相等地?fù)诫s鰭片500B的整個(gè)體積。襯底或者離子源可以旋轉(zhuǎn)以便可以用碳注入鰭片500B的兩個(gè)主垂直表面。在注入第一鰭片(此情況中是500B)之后，掩模502被剝離并且如果需要，選擇性地再施加以注入下一個(gè)鰭片或者多個(gè)鰭片。根據(jù)需要調(diào)節(jié)碳注入密度以為產(chǎn)生的鰭片F(xiàn)ET獲得期望的Vt值。
[0048]在圖1和5的實(shí)施例中，不必所有的鰭片都包括注入的碳，如在一些晶體管器件中，可能期望提供沒(méi)有降低的Vt值。
[0049]迄今為止，在制造鰭片F(xiàn)ET和多柵極晶體管的背景中描述了本發(fā)明的示范性實(shí)施例。然而，本發(fā)明的實(shí)施例還包括平面晶體管器件，例如使用部分耗盡SOI (rosoi)制造的那些。
[0050]如前面描述的，對(duì)于具有縮放的Vdd的晶體管，期望獲得低閾值電壓。降低高k金屬柵極(HKMG)nFET Vt的一種方法是通過(guò)稀有金屬到HfO2的部界面層的擴(kuò)散，例如通過(guò)使用La或者Lu。然而，此方法具有劣化電子遷移率的缺點(diǎn)。本發(fā)明的示范性實(shí)施例還提供一種技術(shù)用于減小HKMGnFET Vt,通過(guò)使用碳注入沒(méi)有劣化電子遷移率。
[0051]圖6示出了用于形成HKMG nFET的處理步驟。并且可以形成HKMGpFET。圖6A示出了具有襯墊氧化物602的遮蓋層的SOI層600。圖6B示出了到SOI層600中的常規(guī)阱注入。圖6C示出了阱注入退火(快速熱退火(RTA))，其可以在約1000°C下進(jìn)行幾秒鐘(例如，5秒)。圖6D示出了硬掩模604的施加和熱氧化工藝。圖6E和6F示出了構(gòu)圖606以及硬掩模剝離的結(jié)果。圖6G示出了碳注入步驟(如果需要，可以施加掩模)。如果不是必須將碳注入到SOI層600的整個(gè)厚度，碳注入可以是低能量注入。隨后的步驟包括在隨后要形成柵極疊層的區(qū)域施加IL的界面層處理。[0052]根據(jù)本發(fā)明，在阱注入(圖6B)之后和阱RTA (圖6C)之后并且在界面層處理之前進(jìn)行圖6G的碳注入步驟。以類(lèi)似于針對(duì)鰭片F(xiàn)ET實(shí)施例描述的方式，進(jìn)行碳注入以調(diào)節(jié)隨后形成的HKMG晶體管的Vt到期望的點(diǎn)。
[0053]本發(fā)明的示范性實(shí)施例可以用于制造集成電路芯片，其可以作為裸芯片或者封裝形式通過(guò)未加工晶片形式的制造者發(fā)布(即，作為具有多級(jí)未封裝芯片的單個(gè)晶片)。在后一種情況中，芯片固定在單個(gè)芯片封裝(例如具有粘附在主板或者更高級(jí)載體上的引線的塑料載體)中或者多級(jí)芯片封裝(例如具有任一或者兩個(gè)表面互聯(lián)或者掩埋互聯(lián)的陶瓷載體)中。在任意情況中，隨后將芯片與其它芯片、分離電路元件、和/或其它信號(hào)處理器件集成作為(a)如主板的中間產(chǎn)品或者(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以是任意包括集成電路芯片、小電器外設(shè)和其它包括具有顯示器、鍵盤(pán)或者其它輸入器件以及中央處理器的先進(jìn)計(jì)算機(jī)產(chǎn)品的低端應(yīng)用。
[0054]這里使用的術(shù)語(yǔ)僅用于描述具體實(shí)施例的目的并且沒(méi)有旨在限制本發(fā)明。如這里所使用的，除非內(nèi)容中明確指出，單數(shù)形式“一 〃、“一個(gè)”和“這個(gè)”旨在包括多數(shù)形式。還應(yīng)該明白，當(dāng)在此說(shuō)明書(shū)中使用時(shí)，術(shù)語(yǔ)“包括”和/或“包含”指存在狀態(tài)特征、整數(shù)、步驟、操作、元件和/或部件，但是沒(méi)有排除一個(gè)或者更多其它特征、整數(shù)、步驟、操作、元件、部件和/或其組合的存在或添加。
[0055]對(duì)應(yīng)結(jié)構(gòu)、材料、作用和所有方法或步驟的等價(jià)物加上下面權(quán)利要求中的功能元件旨在包括任意結(jié)構(gòu)、材料或者與其它權(quán)利要求的元件結(jié)合執(zhí)行功能的作用，如說(shuō)明書(shū)所要求的。展示本發(fā)明的描述用于示出和描述目的，但是沒(méi)有旨在窮盡或者限制本發(fā)明為公開(kāi)的形式。在不脫離本發(fā)明的范圍和精神下，本領(lǐng)域的技術(shù)人員可以進(jìn)行許多修改和變化。選擇和描述實(shí)施例的目的是最好的解釋本發(fā)明的規(guī)律和具體應(yīng)用，并且使得本領(lǐng)域的其它技術(shù)人員明白本發(fā)明對(duì)具有各種修改的各種實(shí)施例適用于具體使用的考慮。
[0056]如此，當(dāng)結(jié)合附圖和權(quán)力要求閱讀迸發(fā)那么時(shí)，相關(guān)領(lǐng)域的技術(shù)人員可以根據(jù)前述描述明白各種修改和變化。如一些實(shí)例中，本領(lǐng)域的技術(shù)人員可以使用其它層厚度、層材料、特征尺寸、工藝裝備、注入能量和劑量等等。然而，所有本發(fā)明中提示的這樣和類(lèi)似的修改仍舊落入本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種結(jié)構(gòu)，包括: 襯底； 晶體管，設(shè)置在所述襯底之上，所述晶體管包括由注入有碳的硅構(gòu)成的鰭片；以及 柵極介質(zhì)層和柵極金屬層，遮蓋所述鰭片的限定所述晶體管的溝道的部分，其中 選擇在所述鰭片中的碳濃度以建立所述晶體管的期望的電壓閾值。
2.根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述碳的濃度遍及所述鰭片是基本均勻的。
3.根據(jù)權(quán)利要求1或2中任一項(xiàng)的結(jié)構(gòu)，其中在形成所述鰭片之前將所述碳注入到所述硅中。
4.根據(jù)權(quán)利要求1或3中任一項(xiàng)的結(jié)構(gòu)，其中在形成所述鰭片之后將所述碳注入到所述硅中。
5.根據(jù)權(quán)利要求1或4中任一項(xiàng)的結(jié)構(gòu)，其中存在設(shè)置在所述襯底之上的多個(gè)晶體管，每一個(gè)都包括相關(guān)的鰭片，并且其中在至少兩個(gè)鰭片中的碳濃度是不同的，以便每個(gè)相關(guān)晶體管具有不同值的電壓閾值。
6.一種制造晶體管器件的方法，包括: 提供具有在頂表面上形成的屏蔽氧化物層的硅層； 施加第一掩蔽層以便使所述屏蔽氧化物層的第一部分未被覆蓋； 穿過(guò)所述屏蔽氧化物層的未被覆蓋的所述第一部分向所述硅層注入碳以形成所述硅層的具有第一碳濃度的第一碳注入體積； 除去所述第一掩蔽層； 施加第二掩蔽層以便使所述屏蔽氧化層的第二部分未被覆蓋； 穿過(guò)所述屏蔽氧化物層的未被覆蓋的所述第二部分向所述硅層注入碳，以形成所述硅層的具有不同于所述第一碳濃度的第二碳濃度的第二碳注入體積； 除去所述第二掩蔽層；以及 處理所述硅層以便形成第一鰭片F(xiàn)ET器件和第二鰭片F(xiàn)ET器件，所述第一鰭片F(xiàn)ET器件具有包含所述硅層的所述第一體積的溝道以及所述第二鰭片F(xiàn)ET器件具有包含所述硅層的所述第二體積的溝道，其中所述第一鰭片F(xiàn)ET器件具有第一電壓閾值并且所述第二鰭片F(xiàn)ET器件具有不同于所述第一電壓閾值的第二電壓閾值，所述第二電壓閾值與所述第一電壓閾值相差的量與所述第一碳濃度和所述第二碳濃度之間的差相關(guān)。
7.根據(jù)權(quán)利要求6的方法，其中每個(gè)注入步驟都包括使用每一個(gè)都使用不同的注入能量進(jìn)行的至少兩個(gè)碳注入操作，以便所述碳濃度在注入的體積內(nèi)遍及所述硅層的厚度是基本均勻的。
8.根據(jù)權(quán)利要求6或7中任一項(xiàng)的方法，還包括在處理所述硅層的所述步驟之前除去所述屏蔽氧化物層。
9.根據(jù)權(quán)利要求6到8中任一項(xiàng)的方法，其中所述第一和第二碳濃度每一個(gè)都在約2xl014到約5xl015原子/cm3的范圍內(nèi)。
10.根據(jù)權(quán)利要求6到9中任一項(xiàng)的方法，其中所述硅層為絕緣體上硅(SOI)層。
11.一種制造晶體管器件的方法，包括: 從硅層形成多個(gè)鰭片； 向第一鰭片施加第一掩蔽層而使第二鰭片未被掩蔽；向未掩蔽的所述第二鰭片注入碳以具有第一碳濃度； 除去所述第一掩蔽層； 向注入的所述第二鰭片施加第二掩蔽層而留下所述第一鰭片未被掩蔽； 向未掩蔽的所述第一鰭片注入碳以具有第二碳濃度； 除去所述第二掩蔽層；以及 形成包括在所述第一鰭片中的溝道的第一鰭片F(xiàn)ET器件和具有在所述第二鰭片中的溝道的第二鰭片F(xiàn)ET器件，其中所述第一鰭片F(xiàn)ET器件具有第一電壓閾值并且所述第二鰭片F(xiàn)ET器件具有不同于所述第一電壓閾值的第二電壓閾值，所述第二電壓閾值與所述第一電壓閾值相差的量與所述第一碳濃度和所述第二碳濃度之間的差相關(guān)。
12.根據(jù)權(quán)利要求11的方法，其中每個(gè)注入步驟都包括使用在所述鰭片的兩個(gè)主表面的每一個(gè)上進(jìn)行的至少兩個(gè)碳注入操作，以便所述碳濃度遍及所述鰭片的所述厚度是基本均勻的。
13.根據(jù)權(quán)利要求11或12中任一項(xiàng)的方法，其中所述第一和第二碳濃度的每一個(gè)都在約2xl014到約5xl015原子/cm3的范圍內(nèi)。
14.根據(jù)權(quán)利要求11到13中任一項(xiàng)的方法，其中所述硅層為絕緣體上硅(SOI)層。
15.一種制造 晶體管器件的方法，包括: 向硅層的表面中進(jìn)行阱注入以形成注入的阱； 退火所述注入的阱；以及 向所述退火的阱中注入碳，其中在所述硅層的所述表面上形成界面層之前注入所述碳，并且其中與非碳注入的阱相比，產(chǎn)生的晶體管器件具有減小的電壓閾值，所述電壓閾值減小的量至少由在所述注入的阱中的碳濃度確定。
【文檔編號(hào)】H01L29/786GK103930998SQ201280052232
【公開(kāi)日】2014年7月16日 申請(qǐng)日期:2012年10月26日 優(yōu)先權(quán)日:2011年10月27日
【發(fā)明者】M·J·布洛茨基, 蔡明 , 郭德超, W·K·漢森, S·納拉辛哈, 梁玥, 宋麗陽(yáng), 王延鋒, 葉俊呈 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司