專(zhuān)利名稱(chēng)：一種溝槽柵型igbt芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體IGBT (Insulted Gate Bipolar Transistor,絕緣柵雙極型晶體管)芯片結(jié)構(gòu)，尤其是涉及一種具有雙重空穴阻擋效應(yīng)的溝槽柵型IGBT芯片結(jié)構(gòu)。
背景技術(shù)：
絕緣柵雙極晶體管(IGB T )具有通態(tài)壓降低、電流容量大、輸入阻抗高、響應(yīng)速度快和控制簡(jiǎn)單的特點(diǎn)，被廣泛用于工業(yè)、信息、新能源、醫(yī)學(xué)、交通、軍事和航空領(lǐng)域。為了降低IGBT的導(dǎo)通壓降，人們采用溝槽柵結(jié)構(gòu)，將溝道從橫向變?yōu)榭v向，消除了導(dǎo)通電阻中Rjfet的影響。同時(shí)縮小了元胞尺寸，大大提高元胞密度，每個(gè)芯片的溝道總寬度增加，減小了溝道電阻。另一方面，由于多晶硅柵面積增大，減少了分布電阻，有利于提高開(kāi)關(guān)速度。如附圖I所示為常規(guī)溝槽柵IGBT，包括發(fā)射極I、門(mén)極2、P-阱3、N漂移區(qū)4、N緩沖區(qū)5和集電極6。新一代IGBT朝著更高功率密度，更高工作結(jié)溫，更低功耗的方向發(fā)展，而眾所周知，IGBT的導(dǎo)通壓降Vceon與關(guān)斷損耗存在矛盾關(guān)系。歸根到底是因?yàn)镮GBT的電導(dǎo)調(diào)制效應(yīng)，即大的注入效率能增強(qiáng)器件在導(dǎo)通時(shí)的電導(dǎo)調(diào)制效應(yīng)，降低導(dǎo)通壓降，然而在關(guān)斷時(shí)，大量的少數(shù)載流子需要更長(zhǎng)的時(shí)間來(lái)完成復(fù)合，增加了關(guān)斷損耗。為了改善這一矛盾關(guān)系，人們致力于對(duì)IGBT的注入效率進(jìn)行研究，一方面降低IGBT集電極(陽(yáng)極)的空穴注入效率，另一方面提高發(fā)射極(陰極)的電子注入效率。這樣可以很好地改善IGBT的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系。目前，對(duì)于溝槽柵IGBT而言，主要有以下幾種改變發(fā)射極(陰極)電子注入效率的方法
第一種結(jié)構(gòu)是如附圖2所不的IEGT (Injection Enhanced Gate Transistor,電子注入增強(qiáng)門(mén)極晶體管)結(jié)構(gòu)。由于IGBT的元胞是并聯(lián)結(jié)構(gòu)的，其每個(gè)元胞的發(fā)射極也是并聯(lián)的。將元胞的發(fā)射極進(jìn)行選擇性(不是全部地)地弓I出并進(jìn)行并聯(lián)，這樣在沒(méi)有引出的發(fā)射極下方就形成了一個(gè)空穴積累區(qū)，相應(yīng)地，電子的注入就被增強(qiáng)了。該結(jié)構(gòu)由東芝于1993年發(fā)明，并于1998年進(jìn)一步改進(jìn)。第二種結(jié)構(gòu)如附圖3所示，三菱在IGBT的基礎(chǔ)上，通過(guò)對(duì)元胞的改變(寬度、N+源極區(qū)及P+集電極區(qū))提出了類(lèi)似IEGT的結(jié)構(gòu)。該結(jié)構(gòu)的元胞寬度為正常IGBT元胞的幾倍，在單個(gè)元胞內(nèi)的兩個(gè)溝槽柵之間設(shè)有N+源極區(qū)，該區(qū)域所對(duì)應(yīng)的下方集電極區(qū)的摻雜濃度較低(P-)，以達(dá)到電子注入增強(qiáng)效應(yīng)(IE-effect)。可以說(shuō)是通過(guò)對(duì)IGBT元胞的改變以達(dá)到IEGT的效果。前面所述的各種技術(shù)均在一定程度上增強(qiáng)了 IGBT的電導(dǎo)調(diào)制效應(yīng)，因而降低了導(dǎo)通壓降，但是這些方案都是只具有單一空穴阻擋效應(yīng)(只具有勢(shì)壘阻擋效應(yīng)或者只具有物理阻擋效應(yīng))。然而，為了進(jìn)一步提高IGBT的功率密度，工作結(jié)溫及長(zhǎng)期可靠性，需要繼續(xù)優(yōu)化降低IGBT的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系，實(shí)現(xiàn)更低的功耗。為此，需要繼續(xù)研究并改進(jìn)溝槽柵IGBT的結(jié)構(gòu)以實(shí)現(xiàn)這一目的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種溝槽柵型IGBT芯片，提高了 IGBT芯片的功率密度，工作結(jié)溫，以及長(zhǎng)期工作的可靠性，同時(shí)提高了 IGBT芯片的電導(dǎo)調(diào)制效應(yīng)以降低導(dǎo)通壓降，同時(shí)又不提高空穴少子的注入效率，從而優(yōu)化并降低了 IGBT芯片的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系，實(shí)現(xiàn)了更低的功耗。為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明具體提供了一種溝槽柵型IGBT芯片的技術(shù)實(shí)現(xiàn)方案，一種溝槽柵型IGBT芯片，包括至少一個(gè)元胞，元胞包括依次排列的集電極金屬電極、P+集電極區(qū)、N-漂移區(qū)、P-基區(qū)、P+歐姆接觸區(qū)、N+源極區(qū)、柵氧化層、多晶硅柵、發(fā)射 極金屬電極和柵極金屬電極，以及設(shè)置在P+歐姆接觸區(qū)上方的發(fā)射極金屬電極。溝槽柵型IGBT芯片的多晶硅柵采用溝槽柵結(jié)構(gòu)。溝槽柵型IGBT芯片還包括N型載流子埋層，N型載流子埋層包括第一 N型載流子埋層，第一 N型載流子埋層位于P-基區(qū)的下方。為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明還具體提供了另外一種溝槽柵型IGBT芯片的技術(shù)實(shí)現(xiàn)方案，包括至少一個(gè)元胞，元胞包括依次排列的集電極金屬電極、P+集電極區(qū)、N-漂移區(qū)、P-基區(qū)、P+歐姆接觸區(qū)、N+源極區(qū)、柵氧化層、多晶硅柵、發(fā)射極金屬電極和柵極金屬電極，以及設(shè)置在P+歐姆接觸區(qū)上方的發(fā)射極金屬電極。溝槽柵型IGBT芯片的多晶硅柵采用溝槽柵結(jié)構(gòu)。溝槽柵型IGBT芯片還包括N型載流子埋層，N型載流子埋層包括第二 N型載流子埋層，第二 N型載流子埋層位于溝槽形的多晶硅柵底部的柵氧化層的下方。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，N型載流子埋層還包括第一 N型載流子埋層，第一 N型載流子埋層位于P-基區(qū)的下方。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，溝槽柵型IGBT芯片還包括介質(zhì)埋層，介質(zhì)埋層位于P-基區(qū)的下方外圍，與第一 N型載流子埋層的交界處。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，溝槽柵型IGBT芯片還包括介質(zhì)埋層，介質(zhì)埋層位于第一 N型載流子埋層的下方，緊靠著第一 N型載流子埋層設(shè)置。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，N型載流子埋層的慘雜濃度為8E15/cm3 2E16/cm3。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，N型載流子埋層的結(jié)深為O. 5um 2um。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第一N型載流子埋層的寬度與P-基區(qū)的寬度相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第二N型載流子埋層的寬度與多晶硅柵的寬度相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第一N型載流子埋層在芯片正面俯視方向上的形狀與P-基區(qū)的形狀相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第二N型載流子埋層在芯片正面俯視方向上的形狀與多晶硅柵的形狀相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第一N型載流子埋層在單個(gè)元胞范圍內(nèi)從芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。
作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，第二N型載流子埋層在單個(gè)元胞范圍內(nèi)從芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，溝槽柵型IGBT芯片還包括N緩沖層區(qū)，N緩沖層區(qū)位于N-漂移區(qū)和P+集電極區(qū)之間。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，溝槽柵型IGBT芯片的襯底材料為包括Si半導(dǎo)體材料或SiC或GaN或金剛石在內(nèi)的寬禁帶半導(dǎo)體材料。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，襯底材料的摻雜濃度為 8E12/cm3 5E14/cm3。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，襯底材料的厚度為 60um 750um。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的材料為包括SiO2或氮氧化物在內(nèi)的絕緣材料。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層位于第一 N型載流子埋層內(nèi)。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的厚度為 O. Ium I. 5um。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層與多晶硅柵底部的柵氧化層非接觸。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層與柵氧化層之間的間距為O. 2um lum。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的厚度均勻設(shè)置。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的形狀與第一 N型載流子埋層在芯片正面俯視方向上的形狀相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層在單個(gè)元胞范圍內(nèi)在芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層在單個(gè)元胞內(nèi)設(shè)置為多個(gè)從芯片正面俯視方向上形狀為豎條或橫條或圓形或任意多邊形的圖形的組合。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層在單個(gè)元胞內(nèi)的多個(gè)圖形為一相同的圖形的組合。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層在單個(gè) 元胞內(nèi)的多個(gè)圖形之間相互接觸。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層兩個(gè)端部的厚度比中部的厚度厚O. 2um I. 5um。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的兩個(gè)端部或其中任意一個(gè)端部設(shè)置有向下的端頭。
作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的中部設(shè)置有多個(gè)向下的端頭。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的端頭的厚度相同或 不相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的端頭的寬度相同或不相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，介質(zhì)埋層的端頭之間的間距相同或不相同。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，當(dāng)溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有第一 N型載流子埋層。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，當(dāng)溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有第二 N型載流子埋層。作為本發(fā)明另一種溝槽柵型IGBT芯片技術(shù)方案的進(jìn)一步改進(jìn)，當(dāng)溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有介質(zhì)埋層。通過(guò)實(shí)施上述本發(fā)明一種溝槽柵型IGBT芯片的技術(shù)方案，具有以下技術(shù)效果
本發(fā)明提出了一種具有雙重空穴阻擋效應(yīng)的溝槽柵IGBT芯片結(jié)構(gòu)，可以同時(shí)對(duì)IGBT
發(fā)射極附近的空穴起到勢(shì)壘阻擋和物理阻擋的效果。與單重阻擋效應(yīng)結(jié)構(gòu)相比，該芯片結(jié)構(gòu)可以大大地提高IGBT發(fā)射極附近區(qū)域的空穴濃度。相應(yīng)地，大大提高了該處的電子注入效率，從而進(jìn)一步增強(qiáng)了 IGBT漂移區(qū)的電導(dǎo)調(diào)制效應(yīng)，使IGBT的導(dǎo)通壓降更小，最終獲得更優(yōu)的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是現(xiàn)有技術(shù)一種常規(guī)溝槽柵型IGBT的結(jié)構(gòu)示意圖。圖2是現(xiàn)有技術(shù)一種電子注入增強(qiáng)門(mén)極晶體管的結(jié)構(gòu)示意圖。圖3是現(xiàn)有技術(shù)一種類(lèi)似電子注入增強(qiáng)門(mén)極晶體管結(jié)構(gòu)器件的結(jié)構(gòu)示意圖。圖4是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
中單個(gè)元胞的縱向剖面結(jié)構(gòu)示意圖。圖5是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
單個(gè)元胞內(nèi)N型載流子埋層的俯視結(jié)構(gòu)示意圖。圖6是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
多個(gè)元胞內(nèi)N型載流子埋層的俯視結(jié)構(gòu)示意圖。圖7是本發(fā)明溝槽柵型IGBT芯片另一種具體實(shí)施方式
多個(gè)元胞內(nèi)N型載流子埋層的俯視結(jié)構(gòu)示意圖。圖8是本發(fā)明溝槽柵型IGBT芯片第三種具體實(shí)施方式
多個(gè)元胞內(nèi)N型載流子埋層的俯視結(jié)構(gòu)示意圖。圖9是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
單個(gè)元胞內(nèi)介質(zhì)埋層的俯視結(jié)構(gòu)示意圖。圖10是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
多個(gè)元胞內(nèi)介質(zhì)埋層的俯視結(jié)構(gòu)示意圖。 圖11是本發(fā)明溝槽柵型IGBT芯片另一種具體實(shí)施方式
多個(gè)元胞內(nèi)介質(zhì)埋層的俯視結(jié)構(gòu)示意圖。圖12是本發(fā)明溝槽柵型IGBT芯片另一種具體實(shí)施方式
單個(gè)元胞的縱向剖面結(jié)構(gòu)示意圖。圖13是本發(fā)明溝槽柵型IGBT芯片另一種具體實(shí)施方式
單個(gè)元胞中介質(zhì)埋層的俯視結(jié)構(gòu)示意圖。圖14是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
單個(gè)元胞中介質(zhì)埋層的剖面結(jié)構(gòu)示意圖。圖15是本發(fā)明溝槽柵型IGBT芯片第三種具體實(shí)施方式
單個(gè)元胞的縱向剖面結(jié)構(gòu)示意圖。圖16是本發(fā)明與現(xiàn)有技術(shù)常規(guī)溝槽柵型IGBT的導(dǎo)通壓降對(duì)比示意圖。圖中1-發(fā)射極，2-門(mén)極，3-P-阱，4-N漂移區(qū)，5-N緩沖區(qū)，6-集電極，10-N-漂移區(qū)，Il-N緩沖層區(qū)，12-P+集電極區(qū)，13-P-基區(qū)，14-P+歐姆接觸區(qū)，15-N+源極區(qū)，16-第一 N型載流子埋層，17-第二 N型載流子埋層，20-柵氧化層，21-介質(zhì)埋層，30-多晶硅柵，40-集電極金屬電極,41-發(fā)射極金屬電極,42-柵極金屬電極。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。如附圖4至附圖16所示，給出了本發(fā)明一種溝槽柵型IGBT芯片的具體實(shí)施例，下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。如附圖12所示是本發(fā)明溝槽柵型IGBT芯片一種具體實(shí)施方式
中單個(gè)元胞的剖面結(jié)構(gòu)示意圖，溝槽柵型IGBT芯片通常包括多個(gè)元胞，采用這種芯片結(jié)構(gòu)的絕緣柵雙極型晶體管具有雙重空穴阻擋效應(yīng)。附圖12所示的技術(shù)方案是一種溝槽柵型IGBT芯片，包括至少一個(gè)元胞，元胞包括集電極金屬電極40、P+集電極區(qū)12、N-漂移區(qū)10、P-基區(qū)13、P+歐姆接觸區(qū)14、N+源極區(qū)15、柵氧化層20、多晶娃柵30、發(fā)射極金屬電極41和柵極金屬電極42。集電極金屬電極40、P+集電極區(qū)12、N-漂移區(qū)10、P-基區(qū)13、P+歐姆接觸區(qū)14、N+源極區(qū)15、柵氧化層20、多晶硅柵30和柵極金屬電極42從下至上依次排列。P+歐姆接觸區(qū)14的上方設(shè)置有發(fā)射極金屬電極41。絕緣柵雙極型晶體管(IGBT)芯片的多晶硅柵30進(jìn)一步采用溝槽柵結(jié)構(gòu)。在溝槽柵型IGBT芯片單個(gè)元胞的P-基區(qū)13下方設(shè)置第一 N型載流子埋層16，和/或在多晶硅柵30下方設(shè)置第二 N型載流子埋層17，并在P-基區(qū)13與第一 N型載流子埋層16的交界處設(shè)置介質(zhì)埋層21。在采用本發(fā)明結(jié)構(gòu)的IGBT導(dǎo)通時(shí)，IGBT發(fā)射極附近的空穴受到N型載流子埋層的勢(shì)壘阻擋，以及介質(zhì)埋層21的物理阻擋的雙重阻擋作用。因此，大大地提高了 IGBT發(fā)射極附近區(qū)域的空穴濃度，相應(yīng)地提高了該處的電子注入效率，從而進(jìn)一步增強(qiáng)了 IGBT漂移區(qū)靠近發(fā)射極這一端的電導(dǎo)調(diào)制效應(yīng)，使IGBT的導(dǎo)通壓降更小，最終獲得更優(yōu)的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系。本發(fā)明溝槽柵型IGBT芯片采用的雙重空穴阻擋原理為當(dāng)IGBT正向?qū)〞r(shí)，從IGBT背部的P+集電極區(qū)12注入到N-漂移區(qū)10的少數(shù)載流子空穴，會(huì)通過(guò)N-漂移區(qū)10向IGBT發(fā)射極附近的P-基區(qū)13運(yùn)動(dòng)(被P-基區(qū)1 3抽取)。當(dāng)?shù)竭_(dá)N型載流子埋層時(shí)，由于勢(shì)壘的阻擋作用，空穴載流子受到阻擋，在N型載流子埋層附近集聚，相應(yīng)地增加了電子注入效率。當(dāng)空穴透過(guò)N型載流子埋層后，還繼續(xù)受到介質(zhì)埋層21的物理阻擋，繼續(xù)進(jìn)行集聚，進(jìn)一步增加電子注入效率。由于空穴受到雙重阻擋，可以形成更多的集聚，電子注入效率就更大，電導(dǎo)調(diào)制效應(yīng)就更強(qiáng)。如附圖12所示的剖視圖中，IGBT芯片從下到上依次為集電極金屬電極40、P+集電極區(qū)12、N緩沖層區(qū)11 (可以有，如果有，則器件的縱向耐壓結(jié)構(gòu)為SPT，Soft-PunchThrough,軟穿通結(jié)構(gòu)，也稱(chēng)FS, field stop,電場(chǎng)截止結(jié)構(gòu)，或者LPT, Low-Punch Through,弱穿通結(jié)構(gòu)，或者TPT, Thin-Punch through,薄穿通結(jié)構(gòu)等。也可以沒(méi)有,如果沒(méi)有,貝Ij器件的縱向耐壓結(jié)構(gòu)為NPT, Non-Punch through,非穿通結(jié)構(gòu))、N_漂移區(qū)10、N型載流子埋層(包括第一 N型載流子埋層16和第二 N型載流子埋層17)、介質(zhì)埋層21、P-基區(qū)13、P+歐姆接觸區(qū)14、N+源極區(qū)15、柵氧化層20、多晶娃柵30、發(fā)射極金屬電極41和柵極金屬電極42。其中，設(shè)置有發(fā)射極金屬電極41和柵極金屬電極42的這一面為本發(fā)明溝槽柵型IGBT芯片的正面，而設(shè)置有集電極金屬電極40的這一面為溝槽柵型IGBT芯片的反面。如附圖8所示，元胞a只有第一 N型載流子埋層16，元胞b沒(méi)有第一 N型載流子埋層16和第二 N型載流子埋層17，元胞c只有第二 N型載流子埋層17，元胞d中既有第一 N型載流子埋層16，又有第二 N型載流子埋層17。這里僅以六邊形元胞為例，對(duì)其他形狀的元胞也適用。本發(fā)明溝槽柵型IGBT芯片的襯底材料可以為普通的Si半導(dǎo)體材料或者SiC、GaN及金剛石等寬禁帶半導(dǎo)體材料。襯底材料的摻雜濃度為8E12/cm3 5E14/cm3 ;厚度為60um 750um。如附圖12的一種具體實(shí)施方式
所示，具有雙重空穴阻擋效應(yīng)的溝槽柵型IGBT芯片結(jié)構(gòu)采用N型載流子埋層與介質(zhì)埋層21的組合。具體如下
I、N型載流子埋層
(Al)N型載流子埋層包括第一及第二兩部分，第一部分(第一 N型載流子埋層16)位于P-基區(qū)13的下方，第二部分(第二 N型載流子埋層17)位于溝槽形的多晶硅柵30底部的柵氧化層20的下方。如附圖4所示，這兩部分可同時(shí)有，也可只有其中之一。 (A2)在Al的基礎(chǔ)上，第一 N型載流子埋層16和/或第二 N型載流子埋層17可以對(duì)IGBT的每個(gè)元胞都設(shè)置，也可以任意選擇N (N為整數(shù)，I彡N彡IGBT芯片的元胞總數(shù))個(gè)元胞來(lái)進(jìn)行設(shè)置。(A3)第一 N型載流子埋層16和/或第二 N型載流子埋層17的摻雜濃度為8E15/cm3 2E16/cm3，第一 N型載流子埋層16和/或第二 N型載流子埋層17的濃度可相同，也可不同。(A4)第一 N型載流子埋層16和/或第二 N型載流子埋層17的結(jié)深為O. 5um 2um，第一 N型載流子埋層16和/或第二 N型載流子埋層17的結(jié)深可相同，也可不同。(A5)第一 N型載流子埋層16的寬度與P-基區(qū)13的寬度(如附圖4、12、15的芯片縱向剖面圖所示)相同，第二 N型載流子埋層17的寬度與多晶硅柵30的寬度相同。需要說(shuō)明的是，因?yàn)槎嗑Ч钖?0與柵氧化層20的寬度幾乎相同，柵氧化20層的厚度一般在O. Ium左右，因此從附圖上看，第二 N型載流子埋層17的寬度與柵氧化層20的寬度也是基本相同。
(A6)如附圖5、6和7所示，第一 N型載流子埋層16的形狀與P-基區(qū)13的形狀在俯視方向上(俯視方向，從IGBT芯片的正面向下看)相同，第二 N型載流子埋層17的形狀與多晶硅柵30的形狀在俯視方向上相同。具體地，第一 N型載流子埋層16和/或第二 N型載流子埋層17可為條形或方形或正六邊形或圓形或三角形或其他多邊形(如附圖5、附圖6和附圖7中所示的俯視圖，圖中示出了條形、方形與正六邊形)。如果P-基區(qū)13的形狀是方形，第一 N型載流子埋層16也是方形；如果P-基區(qū)13的形狀是正六邊形，則第一 N型載流子埋層16也是正六邊形；如果P-基區(qū)13的形狀是其它形狀，第一 N型載流子埋層16的形狀也與之相同。如附圖5和12所示，第一 N型載流子埋層16的寬度LI等于P-基區(qū)13的寬度L4，第二 N型載流子埋層17的寬度L2等于多晶硅柵30的寬度L5。2、介質(zhì)埋層21:
(BI)介質(zhì)埋層21的材料為SiO2，氮氧化物等絕緣材料。(B2)介質(zhì)埋層21位于P-基區(qū)13的下方與第一 N型載流子埋層16的交界處。(B3)介質(zhì)埋層21的厚度為O. Ium I. 5um,位于第一 N型載流子埋層16內(nèi)。(B4)如附圖12所示，介質(zhì)埋層21的兩端與溝槽柵的柵氧化層20不接觸，間距為O. 2um Ium0(B5)介質(zhì)埋層21的形狀與第一 N型載流子埋層16的形狀相同，具體地，可為條形或方形或正六邊形或圓形或三角形或其他多邊形(如附圖9、附圖10和附圖11中所示的俯視圖，圖中示出了條形、方形與正六邊形)。(B6)如附圖13所示，介質(zhì)埋層21的形狀還可以是在單個(gè)元胞內(nèi)為多個(gè)豎條或橫條或圓形或任意多邊形?？梢杂梢环N形狀的圖形重復(fù)設(shè)置，也可以是多種形狀的圖形的組合設(shè)置。只要保證介質(zhì)埋層21的邊緣不與柵氧化層20接觸(間距如B4中所要求)，介質(zhì)埋層21圖形與圖形之間可以接觸，也可以不接觸。(B7)如附圖14所示，在(B6)的基礎(chǔ)上，介質(zhì)埋層21的厚度可以均勻設(shè)置，也可以不均勻設(shè)置。具體為從其剖視圖中，兩端(端頭朝下，不考慮朝上的設(shè)置)的厚度比中間的厚度厚O. 2um I. 5um,可以?xún)啥嗽O(shè)置向下的端頭,還可以只在一端設(shè)置向下的端頭,還可以在中間設(shè)置多個(gè)向下的端頭。每個(gè)端頭的厚度可以相同，也可以不相同。每個(gè)端頭的寬度可以相同，也可以不相同。端頭之間的間距可以相同，也可以不相同。這樣的形狀對(duì)空穴的阻擋效應(yīng)更強(qiáng)。此外，介質(zhì)埋層21也可以進(jìn)行選擇性設(shè)置，即可以對(duì)所有的元胞都設(shè)置介質(zhì)埋層21，也可以對(duì)部分元胞設(shè)置介質(zhì)埋層21，可參照前述的第一 N型載流子埋層16和/或第二N型載流子埋層17的選擇性設(shè)置。如附圖15所示，作為另一種實(shí)施方式，具有雙重空穴阻擋效應(yīng)的溝槽柵型IGBT結(jié)構(gòu)還可以考慮N型載流子埋層與介質(zhì)埋層21的相關(guān)形狀、濃度、厚度等信息同上(包括前述的所有可能情況)，只是在縱向位置上將介質(zhì)埋層21下移至第一 N型載流子埋層16的下方，緊靠著第一 N型載流子埋層16設(shè)置。如附圖9和12所示，在單個(gè)元胞內(nèi)，介質(zhì)埋層21的寬度為L(zhǎng)3。如附圖16所示，為常規(guī)的溝槽柵型IGBT (D線(xiàn))、只有N型載流子埋層的溝槽柵型IGBT (C線(xiàn))、只有介質(zhì)埋層21的溝槽柵型IGBT (B線(xiàn))及具有雙重空穴阻擋效應(yīng)的溝槽柵型IGBT (A線(xiàn))的導(dǎo)通壓降的對(duì)比?？梢钥闯觯哂须p重空穴阻擋效應(yīng)的溝槽柵型IGBT的導(dǎo)通壓降得到明顯的降低。本發(fā)明提出一種具有雙重空穴阻擋效應(yīng)的溝槽柵型IGBT結(jié)構(gòu)，利用N型載流子埋層的勢(shì)壘阻擋，以及介質(zhì)埋層21的物理阻擋。雙重空穴阻擋效應(yīng)使得IGBT發(fā)射極附近的空穴濃度大大提高，IGBT的N-漂移區(qū)10內(nèi)的電導(dǎo)調(diào)制效應(yīng)大大增強(qiáng)，從而大大降低了 IGBT的導(dǎo)通壓降。本發(fā)明從提高IGBT發(fā)射極電子注入效率出發(fā)來(lái)增強(qiáng)電導(dǎo)調(diào)制效應(yīng)，因而在降低IGBT正向壓降的同時(shí)，對(duì)IGBT的關(guān)斷時(shí)間沒(méi)有什么影響。此外，介質(zhì)埋層21可以設(shè)置在P-基區(qū)13與N型載流子埋層之間的PN結(jié)處，盡可能地減小了相關(guān)的寄生效應(yīng)。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同替換、等效變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種溝槽柵型IGBT芯片，包括至少一個(gè)元胞，其特征在于，所述元胞包括依次排列的集電極金屬電極(40)、P+集電極區(qū)(12)、N-漂移區(qū)(10)、P-基區(qū)(13)、P+歐姆接觸區(qū)(14)、N+源極區(qū)(15)、柵氧化層(20)、多晶硅柵(30)和柵極金屬電極(42)，以及設(shè)置在所述P+歐姆接觸區(qū)(14)上方的發(fā)射極金屬電極(41);所述溝槽柵型IGBT芯片的多晶硅柵(30)采用溝槽柵結(jié)構(gòu)；所述溝槽柵型IGBT芯片還包括N型載流子埋層，所述N型載流子埋層包括第一 N型載流子埋層(16)，所述第一 N型載流子埋層(16)位于P-基區(qū)(13)的下方。
2.—種溝槽柵型IGBT芯片，包括至少一個(gè)元胞，其特征在于，所述元胞包括依次排列的集電極金屬電極(40)、P+集電極區(qū)(12)、N-漂移區(qū)(10)、P-基區(qū)(13)、P+歐姆接觸區(qū)(14)、N+源極區(qū)(15)、柵氧化層(20)、多晶硅柵(30)和柵極金屬電極(42)，以及設(shè)置在所述P+歐姆接觸區(qū)(14)上方的發(fā)射極金屬電極(41);所述溝槽柵型IGBT芯片的多晶硅柵(30)采用溝槽柵結(jié)構(gòu)；所述溝槽柵型IGBT芯片還包括N型載流子埋層，所述N型載流子埋層包括第二 N型載流子埋層(17)，所述第二 N型載流子埋層(17)位于溝槽形的多晶硅柵(30)底部的柵氧化層(20)的下方。
3.根據(jù)權(quán)利要求2所述的一種溝槽柵型IGBT芯片，其特征在于所述N型載流子埋層還包括第一 N型載流子埋層(16)，所述第一 N型載流子埋層(16)位于P-基區(qū)(13)的下方。
4.根據(jù)權(quán)利要求I或3所述的一種溝槽柵型IGBT芯片，其特征在于所述溝槽柵型IGBT芯片還包括介質(zhì)埋層(21)，所述介質(zhì)埋層(21)位于P-基區(qū)(13)的下方外圍，與第一N型載流子埋層(16)的交界處。
5.根據(jù)權(quán)利要求I或3所述的一種溝槽柵型IGBT芯片，其特征在于所述溝槽柵型IGBT芯片還包括介質(zhì)埋層(21)，所述介質(zhì)埋層(21)位于第一 N型載流子埋層(16)的下方，緊靠著第一 N型載流子埋層(16)設(shè)置。
6.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述N型載流子埋層的摻雜濃度為8E15/cm3 2E16/cm3。
7.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述N型載流子埋層的結(jié)深為O. 5um 2um。
8.根據(jù)權(quán)利要求I或3所述的一種溝槽柵型IGBT芯片，其特征在于所述第一N型載流子埋層(16)的寬度與P-基區(qū)(13)的寬度相同。
9.根據(jù)權(quán)利要求2或3所述的一種溝槽柵型IGBT芯片，其特征在于所述第二N型載流子埋層(17)的寬度與多晶硅柵(30)的寬度相同。
10.根據(jù)權(quán)利要求I或3所述的一種溝槽柵型IGBT芯片，其特征在于所述第一N型載流子埋層(16)在芯片正面俯視方向上的形狀與P-基區(qū)(13)的形狀相同。
11.根據(jù)權(quán)利要求2或3所述的一種溝槽柵型IGBT芯片，其特征在于所述第二N型載流子埋層(17)在芯片正面俯視方向上的形狀與多晶硅柵(30)的形狀相同。
12.根據(jù)權(quán)利要求10所述的一種溝槽柵型IGBT芯片，其特征在于所述第一N型載流子埋層(16)在單個(gè)元胞范圍內(nèi)從芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。
13.根據(jù)權(quán)利要求11所述的一種溝槽柵型IGBT芯片，其特征在于所述第二N型載流子埋層(17)在單個(gè)元胞范圍內(nèi)從芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。
14.根據(jù)權(quán)利要求1-3、12、13中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述溝槽柵型IGBT芯片還包括N緩沖層區(qū)(11 )，所述N緩沖層區(qū)(11)位于N-漂移區(qū)(10)和P+集電極區(qū)(12)之間。
15.根據(jù)權(quán)利要求1-3、12、13中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述溝槽柵型IGBT芯片的襯底材料為包括Si半導(dǎo)體材料或SiC或GaN或金剛石在內(nèi)的寬禁帶半導(dǎo)體材料。
16.根據(jù)權(quán)利要求15所述的一種溝槽柵型IGBT芯片，其特征在于所述襯底材料的摻雜濃度為 8E12/cm3 5E14/cm3。
17.根據(jù)權(quán)利要求16所述的一種溝槽柵型IGBT芯片，其特征在于所述襯底材料的厚度為 60um 750um。
18.根據(jù)權(quán)利要求4所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的材料為包括SiO2或氮氧化物在內(nèi)的絕緣材料。
19.根據(jù)權(quán)利要求5所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的材料為包括SiO2或氮氧化物在內(nèi)的絕緣材料。
20.根據(jù)權(quán)利要求4所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)位于第一 N型載流子埋層(16)內(nèi)。
21.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于:所述介質(zhì)埋層(21)的厚度為O. Ium I. 5umο
22.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)與多晶硅柵(30 )底部的柵氧化層(20 )非接觸。
23.根據(jù)權(quán)利要求22所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)與柵氧化層(20)之間的間距為O. 2um lum。
24.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的厚度均勻設(shè)置。
25.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的形狀與第一 N型載流子埋層(16)在芯片正面俯視方向上的形狀相同。
26.根據(jù)權(quán)利要求18、19、20、23中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)在單個(gè)元胞范圍內(nèi)的從芯片正面俯視方向上的形狀為條形或方形或正六邊形或圓形或三角形或任意多邊形。
27.根據(jù)權(quán)利要求26所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)在單個(gè)元胞內(nèi)設(shè)置為多個(gè)在芯片正面俯視方向上形狀為豎條或橫條或圓形或任意多邊形的圖形的組合。
28.根據(jù)權(quán)利要求26所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)在單個(gè)元胞內(nèi)的多個(gè)圖形為一相同的圖形的組合。
29.根據(jù)權(quán)利要求27或28所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)在單個(gè)元胞內(nèi)的多個(gè)圖形之間相互接觸。
30.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)兩個(gè)端部的厚度比中部的厚度厚O. 2um I. 5um。
31.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的兩個(gè)端部或其中任意一個(gè)端部設(shè)置有向下的端頭。
32.根據(jù)權(quán)利要求18、19、20中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的中部設(shè)置有多個(gè)向下的端頭。
33.根據(jù)權(quán)利要求32所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的端頭的厚度相同或不相同。
34.根據(jù)權(quán)利要求32所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的端頭的寬度相同或不相同。
35.根據(jù)權(quán)利要求32所述的一種溝槽柵型IGBT芯片，其特征在于所述介質(zhì)埋層(21)的端頭之間的間距相同或不相同。
36.根據(jù)權(quán)利要求1、3、12、18-20、23、27、28、33-35中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于當(dāng)所述溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在所述溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有第一 N型載流子埋層(16)。
37.根據(jù)權(quán)利要求2、3、13中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于當(dāng)所述溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在所述溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有第二 N型載流子埋層(17 )。
38.根據(jù)權(quán)利要求18、19、20、23、27、28、33-35中任一權(quán)利要求所述的一種溝槽柵型IGBT芯片，其特征在于當(dāng)所述溝槽柵型IGBT芯片包括兩個(gè)以上的元胞時(shí)，在所述溝槽柵型IGBT芯片的所有元胞或部分元胞設(shè)置有介質(zhì)埋層(21)。
全文摘要
本發(fā)明公開(kāi)了一種溝槽柵型IGBT芯片，包括至少一個(gè)元胞，元胞包括依次排列的集電極金屬電極、P+集電極區(qū)、N-漂移區(qū)、P-基區(qū)、P+歐姆接觸區(qū)、N+源極區(qū)、柵氧化層、多晶硅柵和柵極金屬電極，以及設(shè)置在P+歐姆接觸區(qū)上方的發(fā)射極金屬電極。溝槽柵型IGBT芯片還包括第一N型載流子埋層和/或第二N型載流子埋層。溝槽柵型IGBT芯片的多晶硅柵采用溝槽柵結(jié)構(gòu)。第一N型載流子埋層位于P-基區(qū)的下方。第二N型載流子埋層位于溝槽形的多晶硅柵底部的柵氧化層的下方。本發(fā)明優(yōu)化并降低了IGBT芯片的導(dǎo)通壓降與關(guān)斷損耗的折中關(guān)系，實(shí)現(xiàn)了更低的功耗，從而提高IGBT芯片的功率密度，工作結(jié)溫，以及長(zhǎng)期可靠性。
文檔編號(hào)H01L29/06GK102969350SQ20121052092
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年12月7日 優(yōu)先權(quán)日2012年12月7日
發(fā)明者劉國(guó)友, 覃榮震, 黃建偉 申請(qǐng)人:株洲南車(chē)時(shí)代電氣股份有限公司