半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件制造方法，包括：在襯底上形成柵極溝槽；在柵極溝槽中依次形成柵極絕緣層、柵極導(dǎo)電層；在柵極導(dǎo)電層上形成氮化鎢材質(zhì)的阻擋層；采用ALD法，在阻擋層上形成金屬鎢層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在ALD法沉積W之前形成WN的阻擋層，防止了硼向下擴(kuò)散至金屬柵極以及高k材料，提升了器件的可靠性，此外還進(jìn)一步降低了柵極電阻。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效防止后柵工藝的金屬柵極中硼擴(kuò)散的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]MOSFET器件等比例縮減至45nm之后，器件需要高介電常數(shù)（高k)作為柵極絕緣層以及金屬作為柵極導(dǎo)電層的堆疊結(jié)構(gòu)以抑制由于多晶硅柵極耗盡問題帶來的高柵極泄漏以及柵極電容減小。
[0003]后柵工藝目前廣泛應(yīng)用于先進(jìn)IC制造，其通常是先去除假柵極，隨后在留下的柵極溝槽中填充高k/金屬柵（HK/MG)膜層的堆疊。HK和MK膜層的堆疊類型和厚度對于器件參數(shù)的確定是重要的，諸如閾值電壓（Vt)、等效柵氧厚度（EOT)、平帶電壓（Vfb)，此外對于高深寬比（AR)結(jié)構(gòu)孔隙填充率也有影響。
[0004]現(xiàn)有技術(shù)中金屬柵（MG)頂部通常是CVD、PVD等常規(guī)方法制備的AL、M。等金屬，然而其臺階覆蓋性能較差，而且后續(xù)的CMP工藝較難控制對于小尺寸器件的超薄金屬層厚度而言，CVD, PVD法制備的MG質(zhì)量較差，無法適用于40nm以下的工藝。
[0005]由于原子層沉積（ALD)具有基于化學(xué)吸收的表面限制反應(yīng)，業(yè)界新近開始采用ALD方法來制備金屬柵薄膜。ALD工藝過程并不取決于質(zhì)量傳輸現(xiàn)象，并且應(yīng)當(dāng)提供固有的單層沉積以及在高深寬比（AR)縫隙中具有100%的臺階覆蓋率。
[0006]在現(xiàn)有的利用ALD法制備HK/MG堆疊的工藝中，通常采用ALD法來制備位于MG之上的用作柵極填充層或電阻調(diào)節(jié)層的金屬鎢（W)層，由此提供具有良好臺階覆蓋率和縫隙填充能力的共形成核層，使得能良好填充W以使其適用于40nm甚至更小尺寸的后柵器件。作為ALD法制備W而言，現(xiàn)有技術(shù)可以采用硅烷（SiH4)或者硼烷（B2H6)與WF6來作為前驅(qū)物，并且為了降低電阻率、提高縫隙填充能力以及臺階覆蓋率，優(yōu)選采用硼烷（B2H6)與WF6。
[0007]然而，當(dāng)采用硼烷作為前驅(qū)物之一時(shí)，現(xiàn)有的柵極堆疊中的較薄的（例如約3nm厚）阻擋層，例如Ti、Ta、TiN, TaN無法有效阻擋硼（B)擴(kuò)散進(jìn)入金屬柵極以及高k材料的柵極絕緣層中，將極大影響器件的性能。例如采用X射線光電子能譜分析（XPS)測定ALD法制備的W膜中各元素含量，可以得知含有17. 2%的B，勢必改變器件的預(yù)設(shè)性能。然而若增加阻擋層的厚度，則后續(xù)金屬沉積時(shí)縫隙填充率將明顯降低，可能形成孔洞。

【發(fā)明內(nèi)容】

[0008]因此，本發(fā)明的目的在于克服上述困難，提供一種能有效防止后柵工藝的金屬柵極中硼擴(kuò)散的半導(dǎo)體器件及其制造方法。
[0009]本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成柵極溝槽；在柵極溝槽中依次形成柵極絕緣層、柵極導(dǎo)電層；在柵極導(dǎo)電層上形成氮化鎢材質(zhì)的阻擋層；采用ALD法，在阻擋層上形成金屬鎢層。
[0010]其中，形成柵極溝槽的步驟具體包括：在襯底上形成偽柵極堆疊結(jié)構(gòu)；在襯底中偽柵極堆疊結(jié)構(gòu)兩側(cè)形成源漏區(qū)，并且在襯底上偽柵極堆疊結(jié)構(gòu)兩側(cè)形成柵極側(cè)墻；在襯底上形成層間介質(zhì)層；去除偽柵極堆疊結(jié)構(gòu)，在層間介質(zhì)層中留下柵極溝槽。
[0011]其中，去除偽柵極堆疊結(jié)構(gòu)之前，還進(jìn)一步包括形成應(yīng)力襯層，覆蓋源漏區(qū)、柵極側(cè)墻、偽柵極堆疊結(jié)構(gòu)，其材質(zhì)為氮化硅、DLC及其組合。
[0012]其中，形成柵極絕緣層之前還包括在柵極溝槽底部的襯底上形成界面層。
[0013]其中，在含有IOppm臭氧的去離子水中浸泡20s，以形成氧化物的界面層。
[0014]其中，柵極絕緣層為CVD、PVD、ALD法制備的高k材料，并且執(zhí)行沉積后退火；柵極導(dǎo)電層為CVD、PVD、ALD法制備的金屬，包括Al、Ti、TiAl、TiN及其組合。
[0015]其中，在柵極絕緣層和柵極導(dǎo)電層之間還形成蓋帽層，其材質(zhì)包括Ti、Ta、TiN,TaN、WN及其組合。
[0016]其中，ALD法制備金屬鎢層的步驟中，前驅(qū)物為B2H6與WF6。
[0017]其中，采用ALD或者PVD方法制備氮化鎢的阻擋層。
[0018]本發(fā)明還提供了一種半導(dǎo)體器件，包括襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底中的源漏區(qū)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底上的柵極側(cè)墻，其特征在于：柵極堆疊結(jié)構(gòu)依次包括高k的柵極絕緣層、柵極導(dǎo)電層、阻擋層以及金屬鎢層，其中金屬鎢層采用ALD法制備，阻擋層材質(zhì)為氮化鎢。
[0019]其中，柵極絕緣層與襯底之間還包括界面層，其材質(zhì)為氧化物。
[0020]其中，柵極絕緣層和柵極導(dǎo)電層之間還包括蓋帽層，其材質(zhì)包括Ti、Ta、TiN, TaN,WN及其組合。
[0021]其中，柵極側(cè)墻和/或源漏區(qū)上還包括應(yīng)力襯層，其材質(zhì)為氮化硅、DLC及其組合。
[0022]其中，柵極絕緣層為高k材料；柵極導(dǎo)電層包括Al、Ti、TiAl、TiN及其組合。
[0023]依照本發(fā)明的半導(dǎo)體器件及其制造方法，在ALD法沉積W之前形成WN的阻擋層，防止了硼向下擴(kuò)散至金屬柵極以及高k材料，提升了器件的可靠性，此外還進(jìn)一步降低了柵極電阻。
【專利附圖】

【附圖說明】
[0024]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中：
[0025]圖I至圖13分別顯示了依照本發(fā)明的半導(dǎo)體器件制作方法各步驟的剖面示意圖；以及
[0026]圖14為依照本發(fā)明的ALD法沉積W的示意圖。
【具體實(shí)施方式】
[0027]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能有效防止后柵工藝的金屬柵極中硼擴(kuò)散的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或工藝步驟。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或工藝步驟的空間、次序或?qū)蛹夑P(guān)系。
[0028]首先，參照圖I，形成基礎(chǔ)結(jié)構(gòu)，也即在襯底上形成偽柵極堆疊結(jié)構(gòu)、在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底中形成源漏區(qū)、在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底上形成柵極側(cè)墻。提供襯底1，襯底I可以是體S1、絕緣層上Si (SOI)等常用的半導(dǎo)體硅基襯底，或者體Ge、絕緣體上Ge(GeOI)，也可以是SiGe、GaAs, GaN, InSb, InAs等化合物半導(dǎo)體襯底，襯底的選擇依據(jù)其上要制作的具體半導(dǎo)體器件的電學(xué)性能需要而設(shè)定。在本發(fā)明中，實(shí)施例所舉的半導(dǎo)體器件例如為場效應(yīng)晶體管(MOSFET)，因此從與其他工藝兼容以及成本控制的角度考慮，優(yōu)選體硅或SOI作為襯底I的材料。優(yōu)選地，襯底I具有摻雜以形成阱區(qū)(未示出)，例如PMOS器件中η襯底中的P-阱區(qū)。在襯底I上通過LPCVD、PECVD, HDPCVD, RTO等常規(guī)工藝沉積形成襯墊層2，其材質(zhì)包括氮化物(例如Si3N4或SiNx，其中X為I~2)、氧化物(例如SiO或SiO2)或氮氧化物(例如SiON)，并優(yōu)選Si02。襯墊層2用于稍后刻蝕的停止層，以保護(hù)襯底I，其厚度依照刻蝕工藝需要而設(shè)定。隨后在襯墊層2上通過LPCVD、PECVD, HDPCVD,MBE、ALD、蒸發(fā)、濺射等常規(guī)工藝沉積形成偽柵極層3，其材質(zhì)包括多晶硅、非晶硅、微晶硅、非晶碳、非晶鍺等及其組合，用在后柵工藝中以便控制柵極形狀。刻蝕襯墊層2與偽柵極層3，余下的堆疊結(jié)構(gòu)構(gòu)成偽柵極堆疊結(jié)構(gòu)2/3。以偽柵極堆疊結(jié)構(gòu)2/3為掩模，進(jìn)行第一次源漏離子注入，在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底I中形成輕摻雜、淺Pn結(jié)的源漏擴(kuò)展區(qū)4L(也即LDD結(jié)構(gòu))。隨后在整個(gè)器件表面沉積絕緣隔離材料并刻蝕，僅在偽柵極堆疊結(jié)構(gòu)周圍的襯底I上形成柵極側(cè)墻5。柵極側(cè)墻5的材質(zhì)包括氮化物、氧化物、氮氧化物、DLC及其組合，其與襯墊層2和偽柵極層3材質(zhì)均不同，便于選擇性刻蝕。特別地，柵極側(cè)墻5可以包括多層結(jié)構(gòu)(未示出)，例如具有垂直部分以及水平部分的剖面為L形的第一柵極側(cè)墻，以及位于第一柵極側(cè)墻水平部分上的高應(yīng)力的第二柵極側(cè)墻，第二柵極側(cè)墻的材質(zhì)可包括SiN或類金剛石無定形碳(DLC)，應(yīng)力優(yōu)選大于2GPa。以柵極側(cè)墻5為掩模，進(jìn)行第二次源漏離子注入，在柵極側(cè)墻5兩側(cè)的襯底I中形成重?fù)诫s、深pn結(jié)的源漏重?fù)诫s區(qū)4H。源漏擴(kuò)展區(qū)4L與源漏重?fù)诫s區(qū)4H共同構(gòu)成MOSFET的源漏區(qū)4，其摻雜類型和濃度、深度依照MOSFET器件電學(xué)特性需要而定。
[0029]其次，優(yōu)選地，參照圖2，在整個(gè)器件上形成應(yīng)力襯層。通過LPCVD、PECVD、HDPCVD、MBE、ALD、磁控濺射、磁過濾脈沖陰極真空弧放電(FCVA)技術(shù)等常規(guī)工藝，形成應(yīng)力襯層6，覆蓋了源漏區(qū)4、柵極側(cè)墻5以及偽柵極層3。應(yīng)力襯層6的材質(zhì)可以是氧化硅、氮化硅、氮氧化硅、DLC及其組合。優(yōu)選地，應(yīng)力襯層6的材質(zhì)是氮化硅，并且更優(yōu)選地具有應(yīng)力，其絕對值例如大于lGPa。對于PMOS而言，應(yīng)力襯層6可以具有壓應(yīng)力，絕對值例如大于3GPa ；對于NMOS而言，應(yīng)力襯層6可以具有張應(yīng)力，其絕對值例如大于2GPa。應(yīng)力襯層6的厚度例如是10~lOOOnm。此外，層6還可以是DLC與氮化硅的組合，或者是摻雜有其他元素的氮化硅(例如摻雜C、F、S、P等其他元素以便提高氮化硅應(yīng)力)。值得注意的是，應(yīng)力襯層6并非必須形成，僅是為了進(jìn)一步提高器件的性能。
[0030]參照圖3，在整個(gè)器件上形成層間介質(zhì)層(ILD)并且刻蝕露出應(yīng)力襯層。通過旋涂、噴涂、絲網(wǎng)印刷、CVD等常規(guī)方法形成低k材料的ILD 7，其材質(zhì)包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無機(jī)低k材料(例如二氧化硅、無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、836、？36、8?36)、多孔低1^材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C 二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔有機(jī)聚合物)。采用回刻(濕法和/或干法刻蝕)、CMP等技術(shù)平坦化ILD 7和應(yīng)力襯層6，直至暴露出偽柵極層3。
[0031]參照圖4，去除偽柵極層3，留下柵極溝槽3T。對于多晶硅、非晶硅、微晶硅等Si基材質(zhì)的偽柵極層3而言，可以采用TMAH濕法腐蝕，或者碳氟基氣體等離子體干法刻蝕，去除偽柵極層3，直至露出襯墊層2，留下柵極側(cè)墻5、應(yīng)力襯層6和ILD 7包圍的柵極溝槽3T。
[0032]優(yōu)選地，參照圖5，在柵極溝槽3T中沉積形成界面層8。優(yōu)選地，通過HF基濕法腐蝕液去除氧化硅材質(zhì)的襯墊層2，并清洗、干燥暴露出的襯底I表面，以減小溝道區(qū)表面缺陷。隨后，在襯底I上柵極溝槽3T中形成界面層8。界面層8材質(zhì)是氧化硅，其形成方法可以是PECVD、HDPCVD、MBE、ALD等常規(guī)方法，還可以是化學(xué)氧化方法，例如在含有IOppm臭氧的去離子水中浸泡20s，使得硅材質(zhì)的襯底I表面被氧化形成氧化硅的界面層8。該薄層界面層用于降低襯底I與未來高k材料的柵極絕緣層之間的界面態(tài)密度。值得注意的是，界面層8并非必須形成，僅是為了進(jìn)一步提高器件的性能。
[0033]參照圖6，在ILD 7上以及柵極溝槽3T中形成高k材料的柵極絕緣層9。高k材料包括但不限于氮化物(例如SiN、AIN、TiN)、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如 Al2O3' Ta2O5' Ti02、Zn。、ZrO2, HfO2, Ce02、Y2O3> La2O3)、鈣鈦礦相氧化物(例如PbZrxTi1^xO3(PZT)、BaxSr1-JiO3(BST))。形成方法可以是 CVD、PVD、ALD 等常規(guī)方法。隨后，采用沉積后退火(PDA)，例如在450°C下退火15s，以提高HK材料的質(zhì)量。
[0034]優(yōu)選地，參照圖7，在柵極絕緣層9上沉積蓋帽層10。沉積方法例如是CVD、PVD,ALD等，材質(zhì)例如是T1、Ta、TiN, TaN及其組合，此外還可以是氮化鎢(WN)以進(jìn)一步防止B向下擴(kuò)散進(jìn)入HK層9。蓋帽層10可以阻擋上層的金屬(MG中的Al等)擴(kuò)散到HK層9中(僅WN能防止B擴(kuò)散進(jìn)入HK，其他的材料僅能阻擋Al擴(kuò)散)，并非必須形成而僅是為了進(jìn)一步提聞器件性能。
[0035]參照圖8，在蓋帽層10上形成柵極導(dǎo)電層11。柵極導(dǎo)電層11用于調(diào)整柵極功函數(shù)，對于NMOS而言可以選用Al、TiAl、對于PMOS而言可以選用T1、TiN、Ta、TaN。沉積方法例如是CVD、PVD、ALD等。
[0036]參照圖9，在柵極導(dǎo)電層11上形成阻擋層12。形成方法例如是CVD、PVD、ALD等，其材質(zhì)可以是WN，用于調(diào)整金屬柵極功函數(shù)以及勢壘阻擋層。值得注意的是，WN的阻擋層還可以在稍后ALD法制備W時(shí)有效防止硼(B)擴(kuò)散進(jìn)入柵極導(dǎo)電層11以及柵極絕緣層9。阻擋層12的厚度例如是10~50A。
[0037]參照圖10，采用ALD法，在阻擋層12上形成金屬W層13以用作電阻調(diào)節(jié)層。
[0038]可選地，預(yù)熱晶片，將晶片送入CVD反應(yīng)室，加熱至約200°C，提聞?wù)麄€(gè)晶片熱量以促進(jìn)分子運(yùn)動，利于稍后的反應(yīng)和沉積。
[0039]可選地，在晶片上沉積薄硅層(未示出)。通入硅烷(SiH4)等含硅氣體，分解從而在晶片表面沉積形成了薄硅層，例如為單原子Si層，該單原子層Si可以保護(hù)其下方的T1、Ta、TiN, TaN等材質(zhì)的阻擋層/粘附層免受稍后WF6的侵蝕。
[0040]采用原子層沉積(ALD)工藝，在晶片上形成W層13。ALD工藝的前驅(qū)物包括硼烷(B2H6)與氟化鎢(WF6),工藝溫度為250~350°C并且優(yōu)選300°C。具體地，參照圖14所示，在ALD沉積的循環(huán)周期內(nèi)=WF6最先沉積在晶片表面(優(yōu)選地包括薄Si層)形成第一層W單原子層，并且W-F鏈上F —側(cè)朝向上；隨后停止通入WF6轉(zhuǎn)而通入B2H6, B和H取代了 W-F鏈上的F ;接著停止通入B2H6轉(zhuǎn)而繼續(xù)通入WF6,第一層W上方的B和H還原了通入的WF6從而形成了第二層W單原子層；然后停止WF6R而通入B2H6，B和H再次取代了第二層W單原子層頂部的F，此后周而復(fù)始，間歇地交替通入WFf^PB2H6，最終形成了多個(gè)W單原子層，構(gòu)成最終的W層。ALD工藝中,沉積速率例如是2. 3A/周期至3. OA/周期并且優(yōu)選為2. 7A/周期，最終沉積得到的w層13的厚度例如是IO?1000人并且優(yōu)選是750 Ac[0041 ] 在此ALD法步驟中形成的W層13，不同于以往CVD法制備的W層，臺階覆蓋性有了顯著提升，填洞的能力有效增強(qiáng)，有利于提高器件的可靠性。
[0042]值得注意的是，在ALD法制備W過程中，由于其下方是WN材質(zhì)的阻擋層12，硼無法或者極少穿過層12而擴(kuò)散，例如使得MG層11中含有的B小于等于5%或者擴(kuò)散深度小于等于層11總厚度的5%，因此有效提高了器件的可靠性。
[0043]參照圖11，采用CMP等方法，平坦化層9?13，直至暴露ILD 7。
[0044]參照圖12，形成源漏接觸硅化物。在ILD 7中刻蝕形成源漏接觸孔7C，直至暴露源漏區(qū)4(4H)。在接觸孔7C中沉積Ni、Pt、Co、Ti等金屬及其組合，退火使得金屬薄層與源漏區(qū)中的Si反應(yīng)形成源漏接觸金屬硅化物14。隨后濕法刻蝕去除未反應(yīng)的金屬薄層。
[0045]參照圖13，填充接觸孔形成源漏接觸。在接觸孔7C中沉積I?7nm厚的TiN、TaN的阻擋層15，隨后采用CVD或者ALD法沉積金屬W、Al、Mo、Cu及其組合，形成源漏接觸16。最后CMP或者回刻，直至暴露ILD7。
[0046]最終形成的器件結(jié)構(gòu)如圖13所示，包括襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底中的源漏區(qū)4、柵極堆疊結(jié)構(gòu)兩側(cè)襯底上的柵極側(cè)墻5，其特征在于柵極堆疊結(jié)構(gòu)依次包括界面層8、高k的柵極絕緣層9、蓋帽層10、柵極導(dǎo)電層11、WN材質(zhì)的阻擋層12以及金屬W層13，其中金屬W層13采用ALD法制備。對其余各個(gè)部件及其材料、幾何參數(shù)在制造方法中已詳細(xì)描述，在此不再贅述。
[0047]依照本發(fā)明的半導(dǎo)體器件及其制造方法，在ALD法沉積W之前形成WN的阻擋層，防止了硼向下擴(kuò)散至金屬柵極以及高k材料，提升了器件的可靠性，此外還進(jìn)一步降低了柵極電阻。
[0048]盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)和/或工藝流程做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，包括: 在襯底上形成柵極溝槽； 在柵極溝槽中依次形成柵極絕緣層、柵極導(dǎo)電層； 在柵極導(dǎo)電層上形成氮化鎢材質(zhì)的阻擋層； 采用ALD法，在阻擋層上形成金屬鎢層。
2.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成柵極溝槽的步驟具體包括:在襯底上形成偽柵極堆疊結(jié)構(gòu)；在襯底中偽柵極堆疊結(jié)構(gòu)兩側(cè)形成源漏區(qū)，并且在襯底上偽柵極堆疊結(jié)構(gòu)兩側(cè)形成柵極側(cè)墻；在襯底上形成層間介質(zhì)層；去除偽柵極堆疊結(jié)構(gòu)，在層間介質(zhì)層中留下柵極溝槽。
3.如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，去除偽柵極堆疊結(jié)構(gòu)之前，還進(jìn)一步包括形成應(yīng)力襯層，覆蓋源漏區(qū)、柵極側(cè)墻、偽柵極堆疊結(jié)構(gòu)，其材質(zhì)為氮化硅、DLC及其組合。
4.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成柵極絕緣層之前還包括在柵極溝槽底部的襯底上形成界面層。
5.如權(quán)利要求5的半導(dǎo)體器件制造方法，其中，在含有IOppm臭氧的去離子水中浸泡20s，以形成氧化物的界面層。
6.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，柵極絕緣層為CVD、PVD、ALD法制備的高k材料，并且執(zhí)行沉積后退火；柵極導(dǎo)電層為CVD、PVD、ALD法制備的金屬，包括Al、T1、TiAl、TiN及其組合。
7.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，在柵極絕緣層和柵極導(dǎo)電層之間還形成蓋帽層，其材質(zhì)包括T1、Ta、TiN, TaN, WN及其組合。
8.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，ALD法制備金屬鎢層的步驟中，前驅(qū)物為 B2H6 與 WF6。
9.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，采用ALD或者PVD方法制備氮化鎢的阻擋層。
10.一種半導(dǎo)體器件，包括襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底中的源漏區(qū)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底上的柵極側(cè)墻，其特征在于:柵極堆疊結(jié)構(gòu)依次包括高k的柵極絕緣層、柵極導(dǎo)電層、阻擋層以及金屬鎢層，其中金屬鎢層采用ALD法制備，阻擋層材質(zhì)為氮化鎢。
11.如權(quán)利要求10的半導(dǎo)體器件，其中，柵極絕緣層與襯底之間還包括界面層，其材質(zhì)為氧化物。
12.如權(quán)利要求10的半導(dǎo)體器件，其中，柵極絕緣層和柵極導(dǎo)電層之間還包括蓋帽層，其材質(zhì)包括T1、Ta、TiN, TaN, WN及其組合。
13.如權(quán)利要求10的半導(dǎo)體器件，其中，柵極側(cè)墻和/或源漏區(qū)上還包括應(yīng)力襯層，其材質(zhì)為氮化硅、DLC及其組合。
14.如權(quán)利要求10的半導(dǎo)體器件，其中，柵極絕緣層為高k材料；柵極導(dǎo)電層包括Al、T1、TiAl、TiN及其組合。
【文檔編號】H01L21/28GK103839806SQ201210473032
【公開日】2014年6月4日 申請日期:2012年11月20日 優(yōu)先權(quán)日:2012年11月20日
【發(fā)明者】王桂磊, 徐強(qiáng), 楊濤, 閆江, 李俊峰, 趙超 申請人:中國科學(xué)院微電子研究所