高電子遷移率晶體管及其制造方法
【專利摘要】本發(fā)明提供了一種高電子遷移率晶體管及其制造方法。該高電子遷移率晶體管的制造方法包括：在襯底上形成半導(dǎo)體層；在半導(dǎo)體層中形成凹槽；在凹槽底部形成介質(zhì)層；在半導(dǎo)體層的表面上形成源極和漏極；以及在介質(zhì)層上形成柵極。通過以上方法可以降低溝道中二維電子氣的濃度，提高高電子遷移率晶體管正向閾值電壓，并增強(qiáng)器件對噪聲的抗干擾能力。
【專利說明】高電子遷移率晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地涉及一種高電子遷移率晶體管的制造方法。
【背景技術(shù)】
[0002]傳統(tǒng)的硅工藝，已經(jīng)逐漸達(dá)到物理極限。由于襯底漏電流較大，因此在高功率和高頻率電路中，寬禁帶半導(dǎo)體材料更優(yōu)于傳統(tǒng)硅工藝制造的半導(dǎo)體。氮化鎵作為第三代半導(dǎo)體材料，具有禁帶寬度大、擊穿電壓高、電子飽和遷移率高、介電常數(shù)小、抗輻射能力強(qiáng)和良好的化學(xué)穩(wěn)定性等特點(diǎn)，在光顯示、存儲、探測以及高溫高頻電路中應(yīng)用廣泛。而氮化鎵(GaN)和氮化鋁鎵(AlGaN)界面異質(zhì)結(jié)中產(chǎn)生的二維電子氣(2DEG)對于高電子遷移率晶體管(HEMT)的制作有著先天的優(yōu)勢。但氮化鎵單晶生長條件苛刻，制備極其困難。至今，AlGaN/GaN外延材料的生長仍是GaN器件領(lǐng)域研究的核心，其中，襯底材料主要為碳化硅(SiC)、藍(lán)寶石(sapphire/Al203)和娃(Si)。
[0003]目前，大部分的對于具有AlGaN/GaN異質(zhì)結(jié)的HEMT的研究致力于耗盡型器件。在AlGaN/GaN異質(zhì)結(jié)溝道處自然形成的2DEG，在不做任何處理的情況下，需要加負(fù)的柵極電壓才能將2DEG耗盡從而夾斷導(dǎo)電溝道，此為耗盡型高電子遷移率晶體管(HEMT)器件的典型特征。但是，在數(shù)字電路、高壓開關(guān)等領(lǐng)域，經(jīng)常需要使用增強(qiáng)型器件，即，零柵壓時關(guān)斷的高電子遷移率晶體管(HEMT)器件。同時，采用增強(qiáng)型器件的電路，其安全性較采用耗盡型器件的更高，因此，增強(qiáng)型高電子遷移率晶體管(HEMT)器件的研制越來越受到重視。
[0004]國際上，在實(shí)現(xiàn)增強(qiáng)型高電子遷移率晶體管(HEMT)上做出了很多努力并取得了一定成效。例如，利用槽柵技術(shù)成功研制增強(qiáng)型高電子遷移率晶體管(HEMT)器件；利用氟基等離子體轟擊柵下區(qū)域，實(shí)現(xiàn)閾值電壓的提升；引入MIS/M0S結(jié)構(gòu)、氧等離子體轟擊、添加帽層、無極化效應(yīng)的異質(zhì)結(jié)設(shè)計(jì)等，在實(shí)現(xiàn)增強(qiáng)型器件成果方面，取得了一定效果。
[0005]雖然實(shí)現(xiàn)增強(qiáng)型器件的方法呈多樣化趨勢，歸納起來，主要為槽柵結(jié)構(gòu)和等離子體注入兩種。在器件性能上，主要還存在如下缺點(diǎn):1、正向閾值電壓普遍不高，目前只有金屬-絕緣體-半導(dǎo)體(MIS,metal-1nsulator-semiconductor)結(jié)構(gòu)的運(yùn)用可將正向閾值電壓提升至2V以上；2、材料損失不可避免，在柵下刻槽或等離子注入技術(shù)處理之后，即使是經(jīng)過退火處理，器件性能依然會受到影響；3、器件尺寸較大，短溝道器件實(shí)現(xiàn)難度大；4、器件穩(wěn)定性不高，在溫度較高的環(huán)境下使用還沒有得到有效的驗(yàn)證。
[0006]因此，需要一種能夠提高高電子遷移率晶體管(HEMT)正向閾值電壓的方法。

【發(fā)明內(nèi)容】

[0007]為了解決常規(guī)高電子遷移率晶體管(HEMT)器件在不加電壓下自然導(dǎo)通的問題，提供了一種高電子遷移率晶體管的制造方法，包括:在襯底上形成半導(dǎo)體層；在半導(dǎo)體層中形成凹槽；在凹槽底部形成介質(zhì)層；在凹槽兩側(cè)的半導(dǎo)體層的表面上分別形成源極和漏極；以及在介質(zhì)層上形成柵極。[0008]根據(jù)本發(fā)明的另一方面，提供了一種高電子遷移率晶體管，包括:襯底；在所述襯底上形成的半導(dǎo)體層，其中，所述半導(dǎo)體層中具有凹槽；位于在所述凹槽底部的介質(zhì)層；位于所述介質(zhì)層上方的柵極；以及在所述半導(dǎo)體層上位于所述柵極兩側(cè)的源極和漏極。
[0009]本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn):
[0010]1.根據(jù)本發(fā)明提出的方法，通過使用與AlGaN極化效應(yīng)相反的材料，例如InGaN、InAlN或InN等，以抵消在AlGaN/GaN異質(zhì)結(jié)處產(chǎn)生的二維電子氣的濃度，提高正向閾值電壓。
[0011]2.本發(fā)明中使用的槽柵工藝以降低AlGaN層的厚度，縮短柵極金屬與二維電子氣的距離，從而利于柵極電壓對溝道進(jìn)行控制。同時，AlGaN層厚度的降低還可降低溝道中二維電子氣(2DEG)的濃度。
[0012]3.本發(fā)明使用類似于金屬-絕緣體-半導(dǎo)體(MIS，metal-1nsulator-semiconductor)的結(jié)構(gòu)來控制柵壓，可實(shí)現(xiàn)正向閾值電壓的大幅度提高，增強(qiáng)器件對噪聲的抗干擾能力。
【專利附圖】

【附圖說明】
[0013]參照下面結(jié)合附圖對本發(fā)明實(shí)施例的說明，會更加容易地理解本發(fā)明的以上和其它目的、特點(diǎn)和優(yōu)點(diǎn)。附圖中的部件只是為了示出本發(fā)明的原理。在附圖中，相同的或類似的技術(shù)特征或部件將采用相同或類似的附圖標(biāo)記來表示。
[0014]圖1是根據(jù)本發(fā)明的高電子遷移率晶體管的制造方法的流程圖；以及
[0015]圖2-圖8是使用圖1所示的方法制造的根據(jù)本發(fā)明的高電子遷移率晶體管在各個階段形成的中間結(jié)構(gòu)的剖面圖。
【具體實(shí)施方式】
[0016]下面參照附圖來說明本發(fā)明的實(shí)施例。在本發(fā)明的一個附圖或一種實(shí)施方式中描述的元素和特征可以與一個或更多個其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述。
[0017]下面參照圖1，示出了根據(jù)本發(fā)明實(shí)施例的高電子遷移率晶體管的制造方法的流程圖。提供了一種高電子遷移率晶體管的制造方法，包括:
[0018]步驟S102，在襯底上形成半導(dǎo)體層；
[0019]步驟S104，在半導(dǎo)體層中形成凹槽；
[0020]步驟S106，在凹槽底部形成介質(zhì)層；
[0021]步驟S108，在凹槽兩側(cè)的半導(dǎo)體層的表面上分別形成源極和漏極；以及
[0022]步驟S110，在介質(zhì)層上形成柵極。
[0023]以下參照圖2至圖8，進(jìn)一步示出了使用圖1所示的方法制造的根據(jù)本發(fā)明的高電子遷移率晶體管在各個階段形成的中間結(jié)構(gòu)的剖面圖。
[0024]如圖2所示，提供了一種根據(jù)本發(fā)明的方法制造器件所需的GaN-on-Si外延片剖面結(jié)構(gòu)示意圖。圖2中，高電子遷移率晶體管(HEMT)器件基礎(chǔ)材料，包括:襯底I和半導(dǎo)體層。半導(dǎo)體層進(jìn)一步包括緩沖層2、GaN層3、AlGaN層5、以及在GaN層3與AlGaN層5之間的二維電子氣溝道層4。在本實(shí)施例中，襯底I的材料可以是藍(lán)寶石、硅、碳化硅和氮化鎵中的一種。
[0025]可以在GaN層3與AlGaN層5之間的二維電子氣溝道層4處插入AlN層(圖中未示出)。該AlN層的厚度在0.1nm-1Onm之間。
[0026]如圖3所示，利用SiCl4等離子體ICP-RIE干法刻蝕AlGaN層5，形成柵極區(qū)域的凹槽6，凹槽6的深度不超過AlGaN層5的厚度，保留一部分AlGaN以免使2DEG消失，其中所保留的AlGaN厚度至少在3nm以上。
[0027]如圖4所示，在形成凹槽6之后，對具有凹槽的AlGaN層5執(zhí)行金屬有機(jī)化合物化學(xué)氣相淀積(M0CVD)，以在其上外延介質(zhì)層7。該介質(zhì)層的材料可以為與AlGaN極化效應(yīng)相反的材料，例如InN或InXN，其中，X為除In之外的其他第III族元素。介質(zhì)層的厚度不超過凹槽的深度。
[0028]如圖5所示，在介質(zhì)層7上涂上光刻膠，在曝光、顯影和去膠的步驟之后留下凹槽區(qū)域的光刻膠，利用干法刻蝕去除凹槽區(qū)域外的介質(zhì)層，然后在N2中進(jìn)行退火，以修復(fù)損傷。在去除凹槽以外介質(zhì)層之后，再次涂抹光刻膠，通過曝光、顯影和去膠的步驟保證AlGaN層5上的工作區(qū)域所對應(yīng)的位置受到光刻膠保護(hù)。對工作區(qū)被光刻膠保護(hù)的半導(dǎo)體層執(zhí)行Cl基ICP-RIE干法刻蝕，直至GaN層，以實(shí)現(xiàn)器件的臺面隔離。然后，在N2中執(zhí)行退火，以修復(fù)刻蝕帶來的損傷。
[0029]如圖6所示，在實(shí)現(xiàn)了臺面隔離的AlGaN層5上涂上光刻膠，經(jīng)曝光、顯影和去膠的步驟之后露出源極區(qū)域和漏極區(qū)域，該源極區(qū)域和漏極區(qū)域位于凹槽的兩端。在源極區(qū)域和漏極區(qū)域上沉積金屬。具體地，可以在源極區(qū)域和漏極區(qū)域處依次沉積T1、Al、Mo和Au，或者依次沉積T1、Al、Ni和Au。去除多余光刻膠，在N2環(huán)境中以700-900° C的溫度退火30s，以實(shí)現(xiàn)歐姆接觸，從而形成源極8和漏極9。
[0030]如圖7所示，在形成了源極8和漏極9的AlGaN層5上，涂上光刻膠，曝光、顯影和去膠的步驟之后露出柵極區(qū)域。在該柵極區(qū)域上沉積金屬Ni或Au，以實(shí)現(xiàn)肖特基接觸，從而形成柵極10。在本發(fā)明中，柵極與漏極之間的距離大于源極與漏極之間的距離。
[0031]如圖8所示，在形成了源極8、漏極9和柵極10的AlGaN層5上，沉積鈍化層11，以實(shí)現(xiàn)表面鈍化。該鈍化層11的材料可以是SiO2或Si3N4。
[0032]在本發(fā)明的另一實(shí)施例中，提供了一種高電子遷移率晶體管。參見圖8，該高電子遷移率晶體管包括:襯底I;在所述襯底I上形成的半導(dǎo)體層，其中，所述半導(dǎo)體層中具有凹槽；位于在所述凹槽底部的介質(zhì)層7 ;位于所述介質(zhì)層7上方的柵極10 ;以及在所述半導(dǎo)體層上位于所述柵極10兩側(cè)的源極8和漏極9。
[0033]具體地，該半導(dǎo)體層包括:緩沖層2、GaN層3、AlGaN層5、以及在GaN層3與AlGaN層5之間的二維電子氣溝道層4。二維電子氣溝道層4是由GaN與AlGaN組成的異質(zhì)結(jié)，并且AlGaN層5位于二維電子氣溝道層4的上方，以及GaN層3在二維電子氣溝道層4的下方。
[0034]在AlGaN層5中形成凹槽，并且凹槽的深度不超過AlGaN層5的厚度。在凹槽以下至少保留3nm厚的AlGaN層5，以防止2DEG消失。
[0035]介質(zhì)層的材料可以為與AlGaN極化效應(yīng)相反的材料，例如InN或InXN，其中，X為除In之外的其他第III族元素。介質(zhì)層的厚度不超過凹槽的深度。[0036]在另一實(shí)施例中，在形成有源極8、柵極10和漏極9的半導(dǎo)體表面上還可以形成有鈍化層11。該鈍化層11的材料可以是SiO2或Si3N4。
[0037]根據(jù)本發(fā)明的高電子遷移率晶體管及其制造方法，通過在AlGaN層上刻蝕凹槽，在凹槽處，生長一薄層介質(zhì)層，該介質(zhì)層的材料可以是InN或者InXN，其中，X為其他第III族元素，如Ga，Al等。該介質(zhì)層的作用在于抵消AlGaN層的極化效應(yīng)，在優(yōu)選的情況下該介質(zhì)層可以產(chǎn)生正極化效應(yīng)，從而減少在AlGaN/GaN界面處的二維電子氣濃度。從而在界面處產(chǎn)生空穴，從而實(shí)現(xiàn)正閾值電壓。在OV偏壓下，器件處于關(guān)斷狀態(tài)，當(dāng)外加一定正向偏壓時，則器件導(dǎo)通。
[0038]應(yīng)該強(qiáng)調(diào)，術(shù)語“包括/包含”在本文使用時指特征、要素、步驟或組件的存在，但并不排除一個或更多個其它特征、要素、步驟或組件的存在或附加。
[0039]本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解在不超出由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種改變、替代和變換。而且，本發(fā)明的范圍不僅限于說明書所描述的過程、設(shè)備、手段、方法和步驟的具體實(shí)施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本發(fā)明的公開內(nèi)容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此的相應(yīng)實(shí)施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來要被開發(fā)的過程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過程、設(shè)備、手段、方法或者步驟。
【權(quán)利要求】
1.一種高電子遷移率晶體管的制造方法，包括: 在襯底上形成半導(dǎo)體層； 在所述半導(dǎo)體層中形成凹槽； 在所述凹槽底部形成介質(zhì)層； 在所述凹槽兩側(cè)的所述半導(dǎo)體層的表面上分別形成源極和漏極；以及 在所述介質(zhì)層上形成柵極。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體層包括緩沖層、GaN層、AlGaN層和二維電子氣溝道層，其中，所述二維電子氣溝道層在所述GaN層與所述AlGaN層之間，所述二維電子氣溝道層是由GaN與AlGaN組成的異質(zhì)結(jié)，并且所述AlGaN層位于所述二維電子氣溝道層的上方，以及所述GaN層在所述二維電子氣溝道層的下方。
3.根據(jù)權(quán)利要求2所述的方法，其中，在所述AlGaN層中形成所述凹槽。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述凹槽的深度小于所述AlGaN層的厚度。
5.根據(jù)權(quán)利要求3所述的方法，其中，利用SiCl4等離子體干法刻蝕所述凹槽。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述介質(zhì)層由與AlGaN極化效應(yīng)相反的材料制成。
7.根據(jù)權(quán)利要求`6所述的方法，其中，所述介質(zhì)層由InXN或InN制成，其中，X為除In之外的第III族元素。
8.根據(jù)權(quán)利要求2所述的方法，其中，所述介質(zhì)層的厚度小于所述凹槽的深度。
9.根據(jù)權(quán)利要求2所述的方法，其中，在所述GaN層與所述AlGaN層之間形成AlN層。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述AlN層的厚度在0.1nm-1Onm之間，包括端點(diǎn)值。
11.根據(jù)權(quán)利要求1所述的方法，其中，在所述介質(zhì)層上形成柵極之后，所述方法還包括: 在形成有所述柵極、所述源極和所述漏極的所述介質(zhì)層上形成鈍化層。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述鈍化層由SiO2或Si3N4制成。
13.一種高電子遷移率晶體管，包括: 襯底； 在所述襯底上形成的半導(dǎo)體層，其中，所述半導(dǎo)體層中具有凹槽； 位于在所述凹槽底部的介質(zhì)層； 位于所述介質(zhì)層上方的柵極；以及 在所述半導(dǎo)體層上位于所述柵極兩側(cè)的源極和漏極。
14.根據(jù)權(quán)利要求13所述的高電子遷移率晶體管，其中，所述半導(dǎo)體層包括緩沖層、GaN層、AlGaN層和二維電子氣溝道層，其中，所述二維電子氣溝道層在所述GaN層與所述AlGaN層之間，所述二維電子氣溝道層是由GaN與AlGaN組成的異質(zhì)結(jié)，并且所述AlGaN層位于所述二維電子氣溝道層的上方，以及所述GaN層在所述二維電子氣溝道層的下方。
15.根據(jù)權(quán)利要求14所述的高電子遷移率晶體管，其中，在所述AlGaN層中形成所述凹槽。
16.根據(jù)權(quán)利要求14所述的高電子遷移率晶體管，其中，所述介質(zhì)層由與AlGaN極化效應(yīng)相反的材料制成。
17.根據(jù)權(quán)利要求16所述的高電子遷移率晶體管，其中，所述介質(zhì)層由InXN或InN制成，其中，X為除In之外的第III族元素。
18.根據(jù)權(quán)利要求14所述的高電子遷移率晶體管， 其中，所述介質(zhì)層的厚度小于所述凹槽的深度。
【文檔編號】H01L21/335GK103681831SQ201210343035
【公開日】2014年3月26日 申請日期:2012年9月14日 優(yōu)先權(quán)日:2012年9月14日
【發(fā)明者】包琦龍, 鄧堅(jiān), 羅軍, 趙超 申請人:中國科學(xué)院微電子研究所