專利名稱：提高靜態(tài)隨機存儲器寫入冗余度的方法
技術領域：
本發(fā)明涉及半導體制備技術領域，更確切的說，本發(fā)明涉及一種提高靜態(tài)隨機存儲器寫入冗余度的方法、以及采用了該提高靜態(tài)隨機存儲器寫入冗余度的方法的靜態(tài)隨機存儲器制造方法。
背景技術：
靜態(tài)隨機存儲器(SRAM)作為半導體存儲器中的一類重要產(chǎn)品，在計算機、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應用。圖I所示的是一個90納米以下的通常的靜態(tài)隨機存儲器單元的版圖結構，包括有源區(qū)、多晶硅柵、和接觸孔這三個層次。圖中區(qū)域I所標示出來的為控制管(Pass Gate),該器件為一 NMOS器件，區(qū)域2所標示出來的為下拉管(Pull Down M0S)，該器件同樣為一 NMOS器件，區(qū)域3所標示出來的為上拉管(Pull UpM0S),該器件為一 PMOS器件。寫入冗余度(Write Margin)是衡量靜態(tài)隨機存儲器單元寫入性能的一個重要參數(shù)，圖2是一個靜態(tài)隨機存儲器器件在寫入時的工作示意圖，圖中4為控制管，5為下拉管，6為上拉管，假設節(jié)點7存儲數(shù)據(jù)為低電位(即存儲數(shù)據(jù)為“0”)，相應的，節(jié)點8存儲數(shù)據(jù)為高電位(即存儲數(shù)據(jù)為“I”)?，F(xiàn)在以向節(jié)點7寫入高電位而節(jié)點8寫入低電位為例，在寫入動作前，位線9會被預充到高電位，位線10會被預充電到低電位，寫入動作開始時，字線11打開，由于節(jié)點7初始存儲的數(shù)據(jù)為低電位，所以初始狀態(tài)時，上拉管6打開而下拉管5關閉。由于上拉管6和控制管4都是打開的，所以節(jié)點8的電位不再是“1”，而是位于某一中間電位。該中間電位由上拉管6和控制管4的等效電阻所決定。為了完成寫入動作，節(jié)點8的中間電位必須小于一定數(shù)值，即控制管4和上拉管6的等效電阻的比例必須要小于一定數(shù)值，中間電位值越低，靜態(tài)隨機存儲器單元的寫入冗余度就越大。如果增大上拉管6的等效電阻，就可以降低節(jié)點8的中間電位，從而增大靜態(tài)隨機存儲器單元的寫入冗余度。隨著工藝代的進步，特別是在65納米以下工藝代中，會采用通孔刻蝕停止層應力工程來提高CMOS器件性能。對于NMOS器件，溝道中的張應力，會對提高NMOS器件的電子遷移率有益，因此可以采用產(chǎn)生張應力的通孔刻蝕停止層的應力工程來提高NMOS器件的性能。而對于PMOS器件，溝道中的壓應力，會對提高PMOS器件的空穴遷移率有益，因此可以采用產(chǎn)生壓應力的通孔刻蝕停止層的應力工程來提高PMOS器件的性能。為了同時提高NMOS和PMOS器件的性能，雙重通孔刻蝕停止層應力工程應運而生。雙重通孔刻蝕停止層應力工程，其在NMOS器件區(qū)域會采用產(chǎn)生張應力的通孔刻蝕停止層，而在PMOS器件區(qū)域會采用產(chǎn)生壓應力的通孔刻蝕停止層，從而達到同時提高NMOS和PMOS器件性能的目的。特別的，對于SRAM中的上拉管，由于其為一 PMOS器件，所以通常工藝中會對其采用產(chǎn)生壓應力的通孔刻蝕停止層應力工程。但是，根據(jù)現(xiàn)有技術的靜態(tài)隨機存儲器制造方法所制造的靜態(tài)隨機存儲器的寫入冗余度并不是特別理想，所以，希望能夠提供一種可有效提高靜態(tài)隨機存儲器寫入冗余度的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是針對現(xiàn)有技術中存在上述缺陷，提供一種可有效提高靜態(tài)隨機存儲器寫入冗余度的方法、以及采用了該提高靜態(tài)隨機存儲器寫入冗余度的方法的靜態(tài)隨機存儲器制造方法。根據(jù)本發(fā)明的第一方面，提供了一種提高靜態(tài)隨機存儲器寫入冗余度的方法，其包括當采用雙重應力通孔刻蝕停止層應力處理時，所有NMOS器件的區(qū)域覆蓋了張應力通孔刻蝕停止層，上拉管區(qū)域之外的其它所有PMOS器件區(qū)域覆蓋了壓應力通孔刻蝕停止層，上拉管區(qū)域的覆蓋了張應力通孔刻蝕停止層；由此使上拉管區(qū)域與NMOS器件區(qū)域保留張應力。優(yōu)選地，當采用雙重應力通孔刻蝕停止層應力處理時，在移除PMOS器件區(qū)域的產(chǎn)生張應力通孔刻蝕停止層時，使得上拉管區(qū)域被光刻膠所覆蓋，由此上拉管區(qū)域的產(chǎn)生張應力通孔刻蝕停止層得以保留；接下來沉積產(chǎn)生壓應力的通孔刻蝕停止層，其中在上拉管區(qū)域上保留的張應力通孔刻蝕停止層上沉積了壓應力通孔刻蝕停止層；在之后的移除NMOS區(qū)域的壓應力通孔刻蝕停止層時，使得上拉管區(qū)域同NMOS器件一樣被打開，上拉管區(qū)域的壓應力通孔刻蝕停止層得以移除，最終上拉管區(qū)域留下的是張應力通孔刻蝕停止層。優(yōu)選地，所述提高靜態(tài)隨機存儲器寫入冗余度的方法用于45nm及以下靜態(tài)隨機存儲器制備處理。優(yōu)選地，所述提高靜態(tài)隨機存儲器寫入冗余度的方法是通過邏輯運算實現(xiàn)的。根據(jù)本發(fā)明的第二方面，提供了一種靜態(tài)隨機存儲器制造方法，其采用了根據(jù)本發(fā)明的第一方面所述的提高靜態(tài)隨機存儲器寫入冗余度的方法。本發(fā)明在靜態(tài)隨機存儲器制備工藝過程中，當采用雙重應力通孔刻蝕停止層應力工程時，在上拉管區(qū)域使用可以在溝道中產(chǎn)生張應力的通孔刻蝕停止層，從而降低了上拉管空穴遷移率，增大了上拉管的等效電阻，提高了隨機存儲器寫入冗余度。


結合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖I示意性地示出了通常的靜態(tài)隨機存儲器單元的版圖結構。圖2示意性地示出了靜態(tài)隨機存儲器單元的電路結構。圖3是現(xiàn)有技術的工藝中采用雙重應力通孔刻蝕停止層應力工程后，NMOS器件、PMOS器件和上拉管區(qū)域的通孔刻蝕停止層示意圖。圖4示意性地示出了采用了根據(jù)本發(fā)明優(yōu)選實施例的提高靜態(tài)隨機存儲器寫入冗余度的方法的上拉管區(qū)域采用張應力通孔刻蝕停止層的示意圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。具體地說，參考圖3來先描述現(xiàn)有技術。圖3為現(xiàn)有技術的工藝中采用的示意圖，在雙重應力通孔刻蝕停止層應力工程處理之后，所有NMOS器件的區(qū)域NMOSl覆蓋了第一張應力通孔刻蝕停止層L11，上拉管6區(qū)域之外的其它所有PMOS器件(以下稱為“其它所有PMOS器件”)的區(qū)域PM0S2和上拉管6區(qū)域的覆蓋了第一壓應力通孔刻蝕停止層L21。如圖3所示，其中NMOS器件區(qū)域采用產(chǎn)生張應力的通孔刻蝕停止層(第一張應力通孔刻蝕停止層Lll)覆蓋，其溝道中產(chǎn)生的應力為張應力(第一溝道內(nèi)張應力F11)。所有的PMOS器件區(qū)域和上拉管區(qū)域采用產(chǎn)生壓應力的通孔刻蝕停止層(第一壓應力通孔刻蝕停止層L21)覆蓋，其溝道中產(chǎn)生的應力均為壓應力(其它所有PMOS器件的第一溝道內(nèi)壓應力F21以及上拉管6的第二溝道內(nèi)壓應力F12)。現(xiàn)在，參考圖4來描述本發(fā)明的實施例。圖4為本發(fā)明中上拉管區(qū)域采用張應力 通孔刻蝕停止層的示意圖。如圖4所示，在雙重應力通孔刻蝕停止層應力工程處理之后，所有NMOS器件的區(qū)域NMOSl覆蓋了第一張應力通孔刻蝕停止層L11，上拉管6區(qū)域之外的其它所有PMOS器件(即，“其它所有PMOS器件”)的區(qū)域PM0S2覆蓋了壓應力通孔刻蝕停止層(第二壓應力通孔刻蝕停止層L22)，上拉管6區(qū)域的覆蓋了張應力通孔刻蝕停止層(第二張應力通孔刻蝕停止層L12)。由此，在本發(fā)明實施例的最終結果中，上拉管6區(qū)域與NMOS器件區(qū)域NMOSl —樣，會保留產(chǎn)生張應力的通孔刻蝕停止層(第二張應力通孔刻蝕停止層L12)，從而上拉管6區(qū)域存在張應力(第二溝道內(nèi)張應力F22)。由此，上拉管6的空穴遷移率得到降低，從而增大了上拉管的有效電阻，提高了隨機存儲器的寫入冗余度。更具體地說，上述各個通孔刻蝕停止層的覆蓋可以通過下述方式實現(xiàn)當采用雙重應力通孔刻蝕停止層應力處理時，在移除PMOS器件區(qū)域的產(chǎn)生張應力通孔刻蝕停止層時，使得上拉管區(qū)域被光刻膠所覆蓋，由此上拉管區(qū)域的產(chǎn)生張應力通孔刻蝕停止層得以保留；接下來沉積產(chǎn)生壓應力的通孔刻蝕停止層，其中在上拉管區(qū)域上保留的張應力通孔刻蝕停止層上沉積了壓應力通孔刻蝕停止層；在之后的移除NMOS區(qū)域的壓應力通孔刻蝕停止層時，使得上拉管區(qū)域同NMOS器件一樣被打開，上拉管區(qū)域的壓應力通孔刻蝕停止層得以移除，最終上拉管區(qū)域留下的是張應力通孔刻蝕停止層。根據(jù)本發(fā)明實施例，由于上拉管區(qū)域留下的是張應力通孔刻蝕停止層，從而降低了上拉管器件的載流子遷移率，增大了上拉管的等效電阻，在寫入過程中，降低了節(jié)點8的電位，從而提高了隨機存儲器的寫入冗余度。此外，根據(jù)本發(fā)明的另一優(yōu)選實施例，本發(fā)明還提供了一種采用了上述提高靜態(tài)隨機存儲器寫入冗余度的方法的靜態(tài)隨機存儲器制造方法。例如，優(yōu)選地，本發(fā)明的上述實施例可應用在45nm及以下靜態(tài)隨機存儲器制備工藝中，以提聞其與入幾余度?？傮w上來說，根據(jù)本發(fā)明的提高靜態(tài)隨機存儲器寫入冗余度的方法以及采用了該提高靜態(tài)隨機存儲器寫入冗余度的方法的靜態(tài)隨機存儲器制造方法至少還具有如下技術效果I.不增加現(xiàn)有工藝步驟。
2.當采用雙重應力通孔刻蝕停止層應力處理時，由于上拉管區(qū)域留下的是張應力通孔刻蝕停止層，從而降低了上拉管器件的載流子遷移率，增大了上拉管的等效電阻，在寫入過程中，降低了節(jié)點8的電位，從而提高了隨機存儲器的寫入冗余度。3.當采用雙重應力通孔刻蝕停止層應力處理時，在移除PMOS器件區(qū)域的產(chǎn)生張應力通孔刻蝕停止層時，使得上拉管區(qū)域被光刻膠所覆蓋，由此上拉管區(qū)域的產(chǎn)生張應力通孔刻蝕停止層得以保留；接下來沉積產(chǎn)生壓應力的通孔刻蝕停止層，其中在上拉管區(qū)域上保留的張應力通孔刻蝕停止層上沉積了壓應力通孔刻蝕停止層；在之后的移除NMOS區(qū)域的壓應力通孔刻蝕停止層時，使得上拉管區(qū)域同NMOS器件一樣被打開，上拉管區(qū)域的壓應力通孔刻蝕停止層得以移除，最終上拉管區(qū)域留下的是張應力通孔刻蝕停止層。這樣的方法降低了上拉管器件的載流子遷移率，增大了上拉管的等效電阻；并且，上述方法可邏輯運算來實現(xiàn)。
4.在寫入過程中，降低了節(jié)點8的電位，從而提高了隨機存儲器的寫入冗余度。可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領域的技術人員而言，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
權利要求
1.一種提高靜態(tài)隨機存儲器寫入冗余度的方法，其特征在于包括當采用雙重應力通孔刻蝕停止層應力處理時，所有NMOS器件的區(qū)域覆蓋了張應力通孔刻蝕停止層，上拉管區(qū)域之外的其它所有PMOS器件區(qū)域覆蓋了壓應力通孔刻蝕停止層，上拉管區(qū)域的覆蓋了張應力通孔刻蝕停止層；由此使上拉管區(qū)域與NMOS器件區(qū)域保留張應力。
2.根據(jù)權利要求I所述的提高靜態(tài)隨機存儲器寫入冗余度的方法，其特征在于，當采用雙重應力通孔刻蝕停止層應力處理時，在移除PMOS器件區(qū)域的產(chǎn)生張應力通孔刻蝕停止層時，使得上拉管區(qū)域被光刻膠所覆蓋，由此上拉管區(qū)域的產(chǎn)生張應力通孔刻蝕停止層得以保留；接下來沉積產(chǎn)生壓應力的通孔刻蝕停止層，其中在上拉管區(qū)域上保留的張應力通孔刻蝕停止層上沉積了壓應力通孔刻蝕停止層；在之后的移除NMOS區(qū)域的壓應力通孔刻蝕停止層時，使得上拉管區(qū)域同NMOS器件一樣被打開，上拉管區(qū)域的壓應力通孔刻蝕停止層得以移除，最終上拉管區(qū)域留下的是張應力通孔刻蝕停止層。
3.根據(jù)權利要求I或2所述的提高靜態(tài)隨機存儲器寫入冗余度的方法，其特征在于，所述提高靜態(tài)隨機存儲器寫入冗余度的方法用于45nm及以下靜態(tài)隨機存儲器制備處理。
4.根據(jù)權利要求I或2所述的提高靜態(tài)隨機存儲器寫入冗余度的方法，其特征在于，所述提高靜態(tài)隨機存儲器寫入冗余度的方法是通過邏輯運算實現(xiàn)的。
5.一種靜態(tài)隨機存儲器制造方法，其特征在于采用了根據(jù)權利要求I至4之一所述的提高靜態(tài)隨機存儲器寫入冗余度的方法。
全文摘要
本發(fā)明提供了一種提高靜態(tài)隨機存儲器寫入冗余度的方法。根據(jù)本發(fā)明的提高靜態(tài)隨機存儲器寫入冗余度的方法包括當采用雙重應力通孔刻蝕停止層應力處理時，所有NMOS器件的區(qū)域覆蓋了張應力通孔刻蝕停止層，上拉管區(qū)域之外的其它所有PMOS器件區(qū)域覆蓋了壓應力通孔刻蝕停止層，上拉管區(qū)域的覆蓋了張應力通孔刻蝕停止層；由此使上拉管區(qū)域與NMOS器件區(qū)域保留張應力。本發(fā)明在靜態(tài)隨機存儲器制備工藝過程中，當采用雙重應力通孔刻蝕停止層應力工程時，在上拉管區(qū)域使用可以在溝道中產(chǎn)生張應力的通孔刻蝕停止層，從而降低了上拉管空穴遷移率，增大了上拉管的等效電阻，提高了隨機存儲器寫入冗余度。
文檔編號H01L21/8244GK102637644SQ20121013796
公開日2012年8月15日 申請日期2012年5月4日 優(yōu)先權日2012年5月4日
發(fā)明者俞柳江 申請人:上海華力微電子有限公司