專利名稱：互連勢壘結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體領(lǐng)域，更具體地來說，涉及互連勢壘結(jié)構(gòu)和方法。
背景技術(shù)：
通常，通過預(yù)先形成部分地穿過襯底的開口而在半導(dǎo)體晶圓中形成襯底通孔(through substrate vias, TSV)。為了防止隨后形成的導(dǎo)電材料(例如，銅)擴散到襯底中，形成勢壘層來內(nèi)襯(line)開口，其中，該擴散有可能使在半導(dǎo)體晶圓上所形成的其他器件的整體性能劣化。同樣地，該勢壘層還防止了由導(dǎo)電材料所導(dǎo)致的損壞。一旦形成導(dǎo)電材料，就可以在TSV的頂部上形成第二勢壘層，以防止連接至TSV頂部的導(dǎo)電材料擴散，并且還可以在TSV的底部上形成第三勢壘層，以防止連接至TSV的底部的導(dǎo)電材料的擴散。然而，用于形成這些勢壘層的工藝和材料對于不同位置和分叉位置來說并不理想，可能期望勢壘層處于該不同位置和分叉位置。例如，通過諸如物理汽相沉積(PVD)的工藝可以形成在TSV的頂部上和TSV的底部上具有適當電阻的材料。然而，這種PVD工藝并未向具有高縱橫比的開口(比如那些用于形成TSV的開口)的側(cè)壁提供足夠的覆蓋(還稱作側(cè)壁的階梯覆蓋(step coverage))。同樣地,通過PVD工藝所形成的材料不適合內(nèi)襯TSV。為了防止導(dǎo)電材料擴散出TSV，利用另一種工藝(比如化學(xué)汽相沉積(CVD))能夠獲得沿著TSV的側(cè)壁的適當?shù)碾A梯覆蓋。然而，CVD還形成了比PVD更高的電阻的材料。由此，為了獲得這種CVD提供的階梯覆蓋，還會得到由CVD所形成的材料的更高電阻。這種在階梯覆蓋和電阻之間的折中使得由CVD形成的勢壘層對于TSV的頂部和底部來說不夠理
本巨
ο

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的技術(shù)問題，根據(jù)本發(fā)明的一方面，提供了一種器件，包括導(dǎo)電材料，從襯底的第一面延伸至所述襯底的第二面；第一勢壘層，位于所述導(dǎo)電材料和所述襯底之間，所述第一勢壘層包含第一材料；第二勢壘層，沿著所述襯底的所述第一面和所述導(dǎo)電材料設(shè)置所述第二勢壘層，所述第二勢壘層包含第二材料，所述第二材料與所述第一材料不同；以及第三勢壘層，沿著所述襯底的所述第二面和所述導(dǎo)電材料設(shè)置所述第三勢壘層，所述第三勢壘層包含第三材料，所述第三材料與所述第一材料不同。在該器件中，所述第二材料與所述第三材料相同。在該器件中，所述第一勢壘層是復(fù)合勢壘層。在該器件中，所述復(fù)合勢壘層進一步包括第一鈦層；以及第二氮化鈦層。在該器件中，所述第一勢壘層的第一階梯覆蓋大于所述第二勢壘層的第二階梯覆至jul o該器件進ー步包括導(dǎo)電連接件，鄰近所述第三勢壘層。
在該器件中，所述導(dǎo)電連接件是銅柱。在該器件中，所述導(dǎo)電連接件是再分布層。根據(jù)本發(fā)明的另一方面，提供了ー種器件，包括第一開ロ，穿過襯底，所述第一開ロ具有第一寬度，所述襯底具有第一面和第二面；第一介電層，位于所述襯底的所述第一面上方；第ニ開ロ，穿過所述第一介電層，所述第二開ロ具有第二寬度，所述第二寬度大于所述第一寬度；第一勢壘層，沿著所述第一開ロ的側(cè)壁和所述第二開ロ的側(cè)壁設(shè)置所述第一勢壘層，所述第一勢壘層包含第一材料；導(dǎo)電材料，位于所述第一開ロ內(nèi)和所述第二開ロ內(nèi)；以及第ニ勢壘層，沿著所述襯底的所述第二面位于所述導(dǎo)電材料上方，所述第二勢壘層包含第二材料，所述第二材料與所述第一材料不同。在該器件中，所述襯底進ー步包括第二介電層，鄰近所述第一介電層。在該器件中，所述第一勢壘層是復(fù)合勢壘層。在該器件中，所述復(fù)合勢壘層進ー步包括鈦層；以及氮化鈦層。該器件進ー步包括導(dǎo)電連接件，鄰近所述第二勢壘層。在該器件中，所述導(dǎo)電連接件是銅柱。 在該器件中，所述導(dǎo)電連接件是再分布層。在該器件中，所述襯底包含硅。根據(jù)本發(fā)明的另一方面，提供了一種制造器件的方法，所述方法包括在襯底的第一形成開ロ，所述開ロ包括側(cè)壁；沿著所述開ロ的所述側(cè)壁形成第一勢壘層，所述第一勢壘層包含第一材料，并且至少部分地通過第一エ藝實施形成所述第一勢壘層；利用第一導(dǎo)電材料填充所述開ロ ；在所述導(dǎo)電材料上方形成第二勢壘層，其中，至少部分地通過第二エ藝實施形成所述第二勢壘層，所述第二エ藝與所述第一エ藝不同；薄化所述襯底的第二面，從而暴露出所述開ロ內(nèi)的所述第一導(dǎo)電材料；以及在所述導(dǎo)電材料上方和所述襯底的所述第ニ面上方形成第三勢壘層，其中，至少部分地通過第三エ藝實施形成所述第三勢壘層，所述第三エ藝與所述第一エ藝不同。在該方法中，所述第一エ藝是化學(xué)汽相沉積。在該方法中，所述第二エ藝是物理汽相沉積。在該方法中，形成所述第一勢壘層進ー步包括形成鈦層；以及形成氮化鈦層。


為了全面理解本實施例及其優(yōu)點，現(xiàn)在結(jié)合附圖進行以下描述作為參考，其中圖I示出了根據(jù)實施例的帶有第一開ロ的器件；圖2示出了根據(jù)實施例的隔離層、第一勢壘層、以及第ー導(dǎo)電材料的形成；圖3示出了根據(jù)實施例的第一導(dǎo)電材料的平坦化；圖4示出了根據(jù)實施例的第二層間電介質(zhì)和第二開ロ的形成；圖5示出了根據(jù)實施例的第二勢壘層和第二導(dǎo)電材料的形成；圖6示出了根據(jù)實施例的襯底的第二面的薄化；圖7示出了根據(jù)實施例的第三勢壘層的形成；
圖8示出了根據(jù)實施例的背面導(dǎo)體(backside conductor)的形成；圖9-圖12示出了根據(jù)實施例的通過雙鑲嵌工藝形成襯底通孔；圖13示出了根據(jù)實施例的襯底通孔延伸到第一層間電介質(zhì)的實施例；以及圖14示出了根據(jù)實施例的襯底通孔穿過多層金屬化層延伸的實施例。除非另有說明，否則不同附圖中的對應(yīng)數(shù)字和符號通常表示對應(yīng)部分。為了清楚地示出實施例的相關(guān)方面而繪制附圖，這些附圖并未按照比例繪制。
具體實施方式

下面，詳細討論各實施例的制造和使用。然而，應(yīng)該理解，本實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的概念。所討論的具體實施例僅僅示出了制造和使用實施例的具體方式，而不用于限制本發(fā)明的范圍。本實施例將針對特定語境(即用于襯底通孔的勢壘結(jié)構(gòu))中的實施例進行描述。然而，還可以將本實施例應(yīng)用于其他勢壘結(jié)構(gòu)和/或其他互連結(jié)構(gòu)?，F(xiàn)在參考圖1，示出了帶有襯底101的器件100、形成在襯底101上的有源器件103、襯底101上方的第一層間電介質(zhì)(ILD) 105、穿過第一 ILD105到達有源器件103的接觸件107、以及形成為穿過第一 ILD 105并且進入襯底101中的第一開口 109。襯底101包括第一面111和相對于該第一面111的第二面113,并且該襯底101包括摻雜或者未摻雜的體硅或者絕緣體上硅(SOI)襯底的有源層。通常，SOI襯底包括含有諸如硅、鍺、硅鍺、SOI、絕緣體上硅鍺(SGOI)、或者其組合的半導(dǎo)體材料的層?？梢允褂玫钠渌r底，包括玻璃襯底、多層襯底、梯度襯底、或者混合定向襯底(hybrid orientation substrate)。在圖I上，有源器件103表示為襯底101的第一面111上的單個晶體管。然而，本領(lǐng)域普通技術(shù)人員將了解到，可以使用各種各樣的諸如晶體管、電容器、電阻器、電感器、上述的組合等等的無源器件和有源器件來獲得器件100的整體設(shè)計的期望的結(jié)構(gòu)需求和功能需求?？梢允褂萌魏芜m當方法在襯底101的表面內(nèi)或者表面上形成有源器件103?？梢孕纬傻谝?ILD 105，以將有源器件103和襯底101與上覆的金屬化層(未示出)電隔離，并且，可以通過化學(xué)汽相沉積、濺射、或者任何本領(lǐng)域所公知和使用的用于形成第一 ILD 105的其他方法，在襯底101和有源器件103上方形成該第一 ILD 105。第一ILD 105通常具有經(jīng)過平坦化的表面，并且可以由氧化硅構(gòu)成，但是可選地，可以使用其他材料，比如低k材料?？蛇x地，可以形成第一 ILD 105，從而對有源器件103內(nèi)的襯底101施加應(yīng)變，如本領(lǐng)域所公知，該第一 ILD會提高有源器件103的整體性能。接觸件107可以穿過第一 ILD 105延伸，以與至少一個有源器件103電接觸。根據(jù)公知的光刻技術(shù)和蝕刻技術(shù)，可以形成穿過第一 ILD 105的接觸件107。通常，光刻工藝包括沉積光刻膠材料，將該光刻膠材料遮蓋(mask)、曝光、以及顯影，從而暴露要去除的第一 ILD 105的部分。剩下的光刻膠材料保護了下面的材料防止實施后續(xù)處理步驟，比如蝕刻。使用光刻膠材料來形成經(jīng)過圖案化的掩模，從而限定出接觸件107。還可以使用可選掩模，比如硬掩模。接觸件107可以形成在去除了第一 ILD 105的區(qū)域中，并且可以包括勢壘/粘附層(未示出)，以防止擴散并且提供在接觸件107和第一 ILD 105之間的更好粘附。在實施例中，勢壘層由一層或者多層的鈦、氮化鈦、鉭、氮化鉭等等形成。可以通過化學(xué)汽相沉積形成勢壘層，但是可選地，還可以使用其他技木。勢壘層可以形成為具有大約IOA至大約500A的總厚度。接觸件107可以由任何適當導(dǎo)電材料形成，比如高導(dǎo)電低阻金屬、元素金屬、過渡金屬等等。在實施例中，接觸件107可以由鎢形成，但是可選地，還可以利用其他材料，t匕如銅。在接觸件107由鎢形成的實施例中，可以通過本領(lǐng)域公知的CVD技術(shù)沉積該接觸件107，但是可選地，可以使用任何形成方法?？梢酝ㄟ^涂覆并顯影適當光刻膠(未示出)，然后蝕刻第一 ILD105和襯底101的至少一部分來形成第一開ロ 109。該第一開ロ 109可以被形成為延伸到襯底101中，該第一開ロ的延伸至少比形成在襯底101中和該襯底上方的有源器件103更遠，并且該第一開ロ 109的深度至少大于襯底101的最終期望高度。因此，雖然第一開ロ 109自襯底101的表面的深度取決于期望芯片的整體設(shè)計，但是該深度可以處于大約20 y m和大約200 y m之 間，比如大約50 u m。而且,第一開ロ 109的直徑可以處于大約2 um和大約50 um之間，t匕如大約5 ii m。圖2示出了隔離襯墊201、第一勢壘層203、以及第ー導(dǎo)電材料205形成在第一 ILD105上方和第一開ロ 109中?？梢孕纬筛綦x襯墊201以覆蓋第一開ロ 109的側(cè)壁和底部。隔離襯墊201可以是正硅酸こ酷(TEOS)或者氮化硅，但是可選地，可以使用任何適當電介質(zhì)?？梢允褂玫入x子體增強化學(xué)汽相沉積(PECVD)エ藝形成隔離襯底201，但是可選地，還可以使用其他適當エ藝，比如物理汽相沉積或者熱氧化工藝。為了防止第一導(dǎo)電材料205移出第一開ロ 109和擴散到諸如襯底101的周圍材料中，第一勢壘層203可以在隔離襯墊201上方并沿著第一開ロ 109的側(cè)壁和底部形成?？梢孕纬傻谝粍輭緦?03，從而覆蓋隔離襯底201和TSV第一開ロ 109的側(cè)壁和底部，其中，厚度處于大約IOA和大約2,OOOA之間，比如厚度處于大約20人和大約500A之間?？梢岳肅VDエ藝形成第一勢壘層203，以獲得沿著第一開ロ 109的側(cè)壁的CVDエ藝的階梯覆蓋優(yōu)點，從而改進了沿著TSV的面的階梯覆蓋(例如，相比于具有類似縱橫比的開口中的PVD沉積)，相比于其他位置(比如TSV的頂部和底部)，TSV的面的電阻不那么關(guān)鍵。然而，盡管可以通過使用CVD而獲得該CVD中優(yōu)點，但是CVDエ藝并不是唯一可以用來形成第一勢壘層203的エ藝?？蛇x地，可以使用其他エ藝(比如PVD和ALD)和其他適當エ藝，從而形成第一勢壘層203，并且，所有這些エ藝都完全g在包括在實施例的范圍內(nèi)。第一勢壘層203可以包含鈦、氮化鈦、鉭、氮化鉭等等。另外，第一勢壘層203可以形成為復(fù)合層，該復(fù)合層具有通過第一方法形成第一材料層和通過第二方法形成第二材料層，其中，第一材料層可以是相同材料，或者可以是不相同材料，并且其中，第一方法和第二方法可以是相同的形成方法，或者可以是不相同的形成方法。例如，在一個實施例中，第一勢壘層203可以是復(fù)合層，該復(fù)合層包括通過CVD形成的第一鈦層和通過CVD形成的第二氮化鈦層。然而，本領(lǐng)域普通技術(shù)人員將意識到，該實例僅僅g在進行說明，而并非g在進行限定，因此，可以使用材料和方法的任何適當組合來形成第一勢壘層203?？梢允褂镁ХN層(未在圖2中單獨示出)在第一開ロ 109內(nèi)形成第一導(dǎo)電材料205?？梢酝ㄟ^PVD或者CVD將該晶種層沉積在第一勢壘層203上方并且該晶種層可以由銅形成，但是可選地，必要時還可以使用其他方法和材料。另外，晶種層的厚度將至少部分取決于第一開ロ 109的深度，晶種層的厚度可以處于大約50人和大約10,000A之間。例如，對于深度為大約50 μ m的第一開口 109，晶種層的厚度可以處于大約5GA和大約10,000A之間，比如大約5,000人。一旦形成了晶種層，可以將第一導(dǎo)電材料205電鍍到該晶種層上。第一導(dǎo)電材料205可以包含銅，但是可選地，還可以使用其他適當材料，比如鋁、合金、摻雜多晶硅、上述的組合等等?？梢酝ㄟ^將銅電鍍到晶種層上，填充并且過填充第一開口 109來形成第一導(dǎo)電材料205，但是可選地，還可以利用適合于期望材料的其他工藝。圖3不出了，一旦填充了第一開口 109,為了將第一導(dǎo)電材料205與第一 ILD 105平坦化，可以去除位于第一開口 109之外的多余的隔離襯墊201、第一勢壘層203、晶種層、以及第一導(dǎo)電材料205。在實施例中，可以使用化學(xué)機械拋光(CMP)工藝，在該工藝中，使用化學(xué)和機械的蝕刻和研磨來去除和平坦化各個層。然而，盡管描述了 CMP工藝，但是可選地，可以使用任何適當去除工藝。
圖4示出了第二 ILD 401的形成和圖案化。第二 ILD 401可以形成在第一 ILD105上方，并且可以包含介電材料，比如氧化物或者氮化硅，但是可選地，可以使用其他適當?shù)碾娊橘|(zhì)，比如低k電介質(zhì)或者聚酰亞胺?？梢允褂肞ECVD工藝形成第二 ILD 401，但是可選地，還可以使用其他任何適當工藝。第二 ILD 401的厚度可以處于大約O. 5μπι和大約
2.Oym之間，比如大約Ιμ ο一旦形成了第二 ILD 401，可以將該第二 ILD 401圖案化，從而形成了第二開口403，并且暴露出第一導(dǎo)電材料205的至少一部分?？梢允褂萌魏芜m當?shù)墓饪碳夹g(shù)來圖案化第二 ILD 401，其中，將涂覆到第二 ILD 401上的光敏光刻膠(未示出)曝光和顯影，從而形成光刻膠。一旦進行了顯影，可以使用適當蝕刻劑去除第二 ILD 401的曝光部分，從而暴露出第一導(dǎo)電材料205的至少一部分。圖5示出了第二勢壘層501和第二導(dǎo)電材料503形成在第二開口 403內(nèi)?？梢允褂弥T如PVD的工藝將第二勢壘層501形成為厚度處于大約IOA和大約2,000Α之間，比如處于大約20Α和大約500Α之間。通過在形成第二勢壘層501的工藝中利用PVD，在較低電阻比CVD的提高階梯覆蓋優(yōu)選的區(qū)域中可以獲得PVD的優(yōu)點(比如，相比于CVD，PVD的電阻較低)。然而，盡管PVD能夠?qū)⒌谝粚?dǎo)電材料205和第二導(dǎo)電材料503之間的電阻降低,但是第二勢壘層501的形成并不限于PVD，并且可選地，該第二勢壘層501還可以通過其他工藝形成，比如CVD、ALD、或者其他適當工藝。第二勢壘層501可以包含氮化鉭，但是可選地，還可以使用其他材料，比如鉭、鈦、氮化鈦、上述的組合等等。另外，第二勢壘層501的材料可以與第一勢壘層203的材料不同。通過使得第二勢壘層501的材料與第一勢壘層203的材料不同，可以順序設(shè)置具有具體位置期望性能的材料，從而將整個器件100的性能最大化。在實施例中，為了利用通過PVD形成在第一導(dǎo)電材料205上方的氮化鉭的較低電阻，以及第一導(dǎo)電材料205和隔離襯墊201之間的復(fù)合層的較好階梯覆蓋，如果第一勢壘層203是通過CVD形成的鈦和通過CVD形成的氮化鈦的復(fù)合層，則第二勢壘層501可以是包含通過PVD所形成的氮化鉭和通過PVD所形成的鉭的復(fù)合層。然而，可選地，可以使用任何適當組合，其中，第一勢壘層203和第二勢壘層501具有不同的材料成分，從而獲得材料和形成方法的不同組合的優(yōu)點?？梢允褂镁ХN層(未在圖5中單獨示出)和電鍍工藝形成第二導(dǎo)電材料503，該第二導(dǎo)電材料503類似于(上面所描述的)第一導(dǎo)電材料205?？梢酝ㄟ^PVD或者CVD將晶種層沉積在第二勢壘層501上方，并且該晶種層可以由銅形成，但是可選地，必要時可以使用其他方法和材料。一旦形成了晶種層，可以將第二導(dǎo)電材料503電鍍到晶種層上。第二導(dǎo)電材料可以包含銅，但是可選地，還可以使用其他適當材料，比如鋁、合金、摻雜多晶硅、上述的組合等等?？梢酝ㄟ^將銅電鍍到晶種層上，填充和過填充第二開ロ 403來形成第二導(dǎo)電材料503。圖6示出了，一旦填充了第二開ロ 403，為了將第二導(dǎo)電材料503與第二 ILD 401平坦化，可以去除位于第二開ロ 403之外的多余的第二勢壘層501、晶種層、以及第ニ導(dǎo)電材料503。在實施例中，可以使用化學(xué)機械拋光(CMP)エ藝，在該エ藝中，使用化學(xué)和機械的蝕刻和研磨來去除和平坦化各個層。然而，盡管描述了 CMPエ藝，但是可選地，可以使用任何適當?shù)娜コㄋ?。圖6另外還示出了將襯底101的第二面113的薄化。在實施例中，可以去除襯底101的第二面113的一部分，從而暴露出位于第一開ロ 109內(nèi)的第一導(dǎo)電材料205,進而形成襯底通孔(TSV)601?？梢岳弥T如化學(xué)機械拋光(CMP)的研磨エ藝來實施上述去除，但 是可選地，可以使用諸如蝕刻的其他適當エ藝或者多種エ藝的組合。可以繼續(xù)去除襯底101的第二面113，直到襯底101具有期望厚度，比如處于大約IOiim和大約200iim之間，比如處于大約25 ii m和大約100 V- m之間。圖7示出了第三勢壘層701形成在襯底101的第二面113上方，從而覆蓋第一導(dǎo)電材料205?？梢岳弥T如PVD的エ藝形成第三勢壘層701該第三勢壘層的厚度處于大約IOA和大約2,000A之間，比如處于大約20A和大約500A之間。通過在形成第三勢壘層701的エ藝中使用PVD，在較低電阻比CVD的提高階梯覆蓋更優(yōu)選的區(qū)域中可以獲得PVD的優(yōu)點，例如，相比于CVD，PVD的電阻更低。然而，盡管PVD能夠降低第一導(dǎo)電材料205和背面導(dǎo)體801之間的電阻，但是第三勢壘層701的形成方法并不限于PVD，可選地，該第三勢壘層701還可以通過其他エ藝形成，比如CVD、ALD、或者其他適當エ藝。第三勢壘層701可以包含鈦，但是可選地，還可以使用其他材料，比如鉭、氮化鉭、氮化鈦、這些的組合等等。另外，第三勢壘層701可以與第二勢壘層501類似，并且還可以具有與第一勢壘層203不同的材料(與第二勢壘層501類似)。通過第三勢壘層701具有與第一勢壘層203不同的材料，為了將其性能最大化，可以更具體地調(diào)整上述材料。在實施例中，如果第一勢壘層203是通過CVD所形成的鈦和通過CVD所形成的氮化鈦的復(fù)合層，則第三勢壘層701可以是通過PVD所形成的氮化鉭。然而，可選地，可以利用第一勢壘層203和第二勢壘層501具有不同的材料成分的任何適當組合，并且還可以使用第三勢壘層701的成分與第二勢壘層501的成分不同的組合?？梢允褂萌魏芜m當?shù)墓饪碳夹g(shù)來圖案化第三勢壘層701，從而形成第一導(dǎo)電材料205的勢壘(barrier)，而沒有覆蓋襯底101的整個第二面113，其中，將涂覆到第三勢壘層701上的光敏光刻膠(未示出)進行曝光和顯影，從而形成光刻膠。一旦進行了顯影，可以使用適當蝕刻劑去除第三勢壘層701的曝光部分，從而暴露出襯底101的第二面113的至少一部分。圖8示出了背面導(dǎo)體801形成第三勢壘層701上方。背面導(dǎo)體801可以用于將TSV601連接到其他內(nèi)部點或者外部點，例如，作為再分布層，或者作為襯底101的外部接觸件。在一個實施例中，背面導(dǎo)體801可以是再分布層，其中，該背面導(dǎo)體用于將來自TSV 601的信號再分布到襯底101的第二面113上的另一點。在該實施例中，背面導(dǎo)體801可以包含導(dǎo)電材料，比如銅。然而，可選地，背面導(dǎo)體801可以包含其他材料，比如鋁，并且可選地，還可以包含互不相同的材料。在實施例中，可以通過首先在第三勢壘層701上方涂覆晶種層(未示出)來形成背面導(dǎo)體801的導(dǎo)電材料。然后，為了暴露出期望背面導(dǎo)體801定位的晶種層，可以形成并且圖案化光刻膠(未示出)。然后，例如，在為了將導(dǎo)電材料電鍍在晶種層上方的電鍍工藝中，可以使用晶種層，從而在經(jīng)過圖案化的光刻膠內(nèi)的第三勢壘層701上形成背面導(dǎo)體801。一旦形成，可以去除光刻膠和晶種層的不期望部分(例如，晶種層的被光刻膠覆蓋的那些部分)。在另一實施例中，背面導(dǎo)體801可以是凸塊底部金屬化(UBM)層,該凸塊底部金屬化層用作導(dǎo)電連接件的接合焊盤(未示出)(比如焊料凸塊)。在該實施例中，可以使用例如電鍍工藝將背面導(dǎo)體801形成在TSV 601上方，然后，可以使用例如化學(xué)鍍鎳金(ENIG)工藝電鍍該背面導(dǎo)體801，從而形成ENIG層(也未示出)。一旦形成了 ENIG層，為了提供與襯底101的第二面113的外部連接，可以將諸如焊料球的導(dǎo)電連接件設(shè)置在該ENIG層上 并且回流。在又一實施例中，為了提供另一種類型的外部連接件，背面導(dǎo)體801可以是銅柱。在該實施例中，可以通過以下步驟形成背面導(dǎo)體801 :首先在襯底101的第二面113和第三勢壘層701上方形成光刻膠(未示出)，然后可以將該光刻膠圖案化，從而暴露出第三勢壘層701的要與導(dǎo)電柱接觸的部分。可以通過以下步驟在光刻膠的開口內(nèi)形成銅柱首先形成晶種層(未示出)，然后使用晶種層作為引發(fā)劑(initiator)來形成該導(dǎo)電柱。導(dǎo)電柱可以通過諸如銅的導(dǎo)電材料形成，但是還可以使用其他導(dǎo)電材料，比如，鎳、鈦(Ti)、釩(V)、或者鋁(Al)、上述的組合等等。另外，為了填充和/或過填充光刻膠的開口，可以通過開口內(nèi)的溶液沉淀物(例如，銅)內(nèi)的電流和浸液的組合，使用諸如電鍍的工藝形成導(dǎo)電柱，從而形成該導(dǎo)電柱。在形成了該導(dǎo)電柱之后，可以去除光刻膠。圖9示出了另一個實施例，其中，可以通過雙鑲嵌方法形成TSV 601。在該實施例中，不是在形成第二 ILD 401之前，在第一 ILD 105中形成第一開口 109，而是第二 ILD 401可以形成在第一 ILD 105上方，然后，可以將第二 ILD 401圖案化(例如，通過與上文結(jié)合圖3所述的圖案化第二 ILD401相類似的方法)，從而形成第二開口 403。在實施例中，可以將第二開口 403成型為溝槽，作為將TS V601連接至器件100的其他部分的互連結(jié)構(gòu)的一部分。在第二 ILD 401中形成第二開口 403之后，可以形成穿過第一 ILD 105和襯底101的第一開口 109?？梢酝ㄟ^與上文結(jié)合圖I所述的類似方法形成第一開口 109，并且可以將該第一開口 109形成為具有上文結(jié)合圖I所述的類似深度。例如，可以使用適當光刻工藝在第二 ILD 401和第一 ILD 105的暴露部分上方形成光刻膠或者其他掩模,從而形成第一開口 109的期望形狀，然后可以使用蝕刻工藝在襯底101中形成第一開口 109。圖10示出了隔離襯墊201、第一勢壘層203、以及第一導(dǎo)電材料205形成在第一開口 109和第二開口 403中?？梢酝ㄟ^與上文結(jié)合圖2所述的工藝相類似的工藝和使用與上文結(jié)合圖2所述的材料相類似的材料，形成隔離襯墊201、第一勢壘層203、以及第一導(dǎo)電材料205。例如，可以使用氧化工藝來形成隔離襯墊201，可以使用CVD工藝形成第一勢壘層，并且可以使用電鍍エ藝形成第一導(dǎo)電材料205。然而，在該實施例中，沿著第一開ロ 109和第二開ロ 403的側(cè)壁形成第一勢壘層203和第一導(dǎo)電材料205，從而同時形成用作互連的TSV 601和溝槽，從而簡化了制造器件100的整體エ藝。圖11示出了，為了將第一導(dǎo)電材料205與第二 ILD 401平坦化，一旦形成了第一勢壘層203和第一導(dǎo)電材料205，可以去除位于第一開ロ 109和第二開ロ 403之外的多余的第一勢壘層203和第一導(dǎo)電材料205。在實施例中，可以使用化學(xué)機械拋光(CMP)エ藝，在該エ藝中，使用化學(xué)和機械的蝕刻和研磨來去除和平坦化各個層。然而，盡管描述了 CMPエ藝，但是可選地，可以使用任何適當?shù)娜コㄋ?。另外，圖11還示出了將襯底101的第二面113薄化。在實施例中，將襯底101的第二面113的一部分去除,從而暴露出位于第一開ロ 109內(nèi)的第一導(dǎo)電材料205,進而形成TSV 601。可以利用諸如化學(xué)機械拋光(CMP)的研磨エ藝實施該去除，但是可選地，還可以 使用其他適當エ藝，比如蝕刻?？梢岳^續(xù)去除襯底101的第二表面113，直到襯底101的厚度處于大約10 u m和大約200 u m之間，比如處于大約25 u m和大約100 u m。圖12示出了第三勢壘層701和背面導(dǎo)體801形成在襯底101的第二面113上方。在實施例中，可以利用與上文結(jié)合圖9所述的第三勢壘層701類似的方法和類似的材料形成第三勢壘層701，并且可以利用與第一勢壘層203不同的材料和/或不同的エ藝形成該第三勢壘層701。例如，第三勢壘層701可以包含氮化鉭，但是可選地，還可以使用其他材料，比如鉭、鈦、氮化鈦、上述的組合等等。另外，為了將第三勢壘層701的性能最大化，通過第三勢壘層701具有與第一勢壘層203不同的材料，可以更加具體地調(diào)整這些材料。在實施例中，如果第一勢壘層203是通過CVD所形成的鈦和通過CVD所形成的氮化鈦的復(fù)合層，則第三勢壘層701可以是通過PVD所形成的氮化鉭。然而，可選地，可以使用任何適當組合，其中，第一勢壘層203和第三勢壘層701具有不同的材料成分。—旦形成了該第三勢壘層，就可以將該第三勢壘層701圖案化，并且可以在該第三勢壘層701上方形成背面導(dǎo)體801。可以使用與上文結(jié)合圖7和圖8所述的類似エ藝和材料圖案化第三勢壘層701和形成背面導(dǎo)體801。例如，背面導(dǎo)體801可以是再分布層、用作諸如焊料球的導(dǎo)電連接件的UBM、用于外部連接的銅柱等等。圖13-圖14示出了另外的其他實施例，其中，分別通過先通孔方法和后通孔方法形成TSV 601。在圖13所示的先通孔方法中，形成穿過襯底101的TSV 601，但是沒有形成穿過第一 ILD 105的該TSV，其中，第二勢壘層501和第二導(dǎo)電材料503形成在第一 ILD 105中，從而提供與TSV 601的電連接。在圖14所示后通孔方法中，在形成各個金屬化層和介電層(例如，第一 ILD 105、第二 ILD 401、以及其他金屬化層和介電層)之后，形成TSV 601，并且形成穿過所有金屬化層和介電層的TSV 601。通過使用不同材料和不同エ藝來形成第一勢壘層203 (第一導(dǎo)電材料205和隔離襯底201之間以及第ー導(dǎo)電材料205和襯底101之間)和形成第二勢壘層501和第三勢壘層701 (第一導(dǎo)電材料205和其他導(dǎo)電材料之間)，受益于每種形成材料和エ藝。例如，可以在電阻并不那么重要的區(qū)域中使用CVD來提高階梯覆蓋，而在電阻更重要的區(qū)域中使用PVD來獲得更低的電阻。通過使用不同的方法和材料，獲得了 TSV 601和整個器件的整體效率。根據(jù)ー個實施例，提供了ー種器件，該器件包括從襯底的第一面延伸至襯底的第二面的導(dǎo)電材料。第一勢壘層位于導(dǎo)電材料和襯底之間，該第一勢壘層包含第一材料。沿著襯底的第一面和導(dǎo)電材料設(shè)置第二勢壘層，該第二勢壘層包含第二材料，第二材料與第一材料不同。沿著襯底的第二面和導(dǎo)電材料設(shè)置第三勢壘層，該第三勢壘層包含第三材料，第三材料與第一材料不同。根據(jù)另一個實施例，提供了一種器件，該器件包括第一開口，該第一開口穿過襯底，第一開口具有第一寬度，襯底具有第一面和第二面。第一介電層位于襯底的第一面上方。第二開口穿過第一介電層，第二開口具有第二寬度，第二寬度大于第一寬度。沿著第一開口的側(cè)壁和第二開口的側(cè)壁設(shè)置第一勢壘層，該第一勢壘層包含第一材料。導(dǎo)電材料位于第一開口內(nèi)和第二開口內(nèi)。沿著導(dǎo)電材料上方的襯底的第二面設(shè)置第二勢壘層，該第二勢壘層包含第二材料，該第二材料與第一材料不同。根據(jù)又一個實施例，提供了一種制造器件的方法。該方法包括在襯底的第一面中 形成開口，該開口包括側(cè)壁；以及沿著開口的側(cè)壁形成第一勢壘層，第一勢壘層包含第一材料，并且至少部分地通過第一工藝實施形成第一勢壘層。利用第一導(dǎo)電材料填充開口 ；并且在導(dǎo)電材料上方形成第二勢壘層，其中，至少部分地通過第二工藝實施形成第二勢壘層，第二工藝與第一工藝不同。薄化襯底的第二面，從而暴露出開口內(nèi)的第一導(dǎo)電材料；以及在導(dǎo)電材料上方和襯底的第二面上方形成第三勢壘層，其中，至少部分地通過第三工藝實施形成第三勢壘層，第三工藝與第一工藝不同。盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。例如，可以改變用于形成勢壘層的準確方法而仍處于實施例的范圍內(nèi)。另外，可以使用襯底來形成集成電路器件，或者可以使用該襯底來形成其他結(jié)構(gòu)，比如中介層。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本實施例的發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.ー種器件，包括 導(dǎo)電材料，從襯底的第一面延伸至所述襯底的第二面； 第一勢壘層，位于所述導(dǎo)電材料和所述襯底之間，所述第一勢壘層包含第一材料； 第二勢壘層，沿著所述襯底的所述第一面和所述導(dǎo)電材料設(shè)置所述第二勢壘層，所述第二勢壘層包含第二材料，所述第二材料與所述第一材料不同；以及 第三勢壘層，沿著所述襯底的所述第二面和所述導(dǎo)電材料設(shè)置所述第三勢壘層，所述第三勢壘層包含第三材料，所述第三材料與所述第一材料不同。
2.根據(jù)權(quán)利要求I所述的器件，其中，所述第二材料與所述第三材料相同。
3.根據(jù)權(quán)利要求I所述的器件，其中，所述第一勢壘層是復(fù)合勢壘層。
4.根據(jù)權(quán)利要求3所述的器件，其中，所述復(fù)合勢壘層進ー步包括 第一鈦層；以及 第二氮化鈦層。
5.根據(jù)權(quán)利要求I所述的器件，其中，所述第一勢壘層的第一階梯覆蓋大于所述第二勢壘層的第二階梯覆蓋。
6.根據(jù)權(quán)利要求I所述的器件，進ー步包括導(dǎo)電連接件，鄰近所述第三勢壘層。
7.根據(jù)權(quán)利要求6所述的器件，其中，所述導(dǎo)電連接件是銅柱。
8.根據(jù)權(quán)利要求7所述的器件，其中，所述導(dǎo)電連接件是再分布層。
9.ー種器件，包括 第一開ロ，穿過襯底，所述第一開ロ具有第一寬度，所述襯底具有第一面和第二面； 第一介電層，位于所述襯底的所述第一面上方； 第二開ロ，穿過所述第一介電層，所述第二開ロ具有第二寬度，所述第二寬度大于所述第一寬度； 第一勢壘層，沿著所述第一開ロ的側(cè)壁和所述第二開ロ的側(cè)壁設(shè)置所述第一勢壘層，所述第一勢壘層包含第一材料； 導(dǎo)電材料，位于所述第一開口內(nèi)和所述第二開口內(nèi)；以及 第二勢壘層，沿著所述襯底的所述第二面位于所述導(dǎo)電材料上方，所述第二勢壘層包含第二材料，所述第二材料與所述第一材料不同。
10.一種制造器件的方法，所述方法包括 在襯底的第一形成開ロ，所述開ロ包括側(cè)壁； 沿著所述開ロ的所述側(cè)壁形成第一勢壘層，所述第一勢壘層包含第一材料，并且至少部分地通過第一エ藝實施形成所述第一勢壘層； 利用第一導(dǎo)電材料填充所述開ロ； 在所述導(dǎo)電材料上方形成第二勢壘層，其中，至少部分地通過第二エ藝實施形成所述第二勢壘層，所述第二エ藝與所述第一エ藝不同； 薄化所述襯底的第二面，從而暴露出所述開口內(nèi)的所述第一導(dǎo)電材料；以及在所述導(dǎo)電材料上方和所述襯底的所述第二面上方形成第三勢壘層，其中，至少部分地通過第三エ藝實施形成所述第三勢壘層，所述第三エ藝與所述第一エ藝不同。
全文摘要
提供了一種形成襯底通孔的系統(tǒng)和方法。實施例包括在襯底中形成開口，以及通過第一勢壘層內(nèi)襯開口。利用導(dǎo)電材料填充開口，將第二勢壘層形成為與導(dǎo)電材料相接觸。利用與形成第二勢壘層不同的材料和不同的形成方法形成第一勢壘層，使得可以調(diào)整材料和方法，從而將器件內(nèi)的有效性最大化。本發(fā)明還提供了一種互連勢壘結(jié)構(gòu)和方法。
文檔編號H01L23/538GK102856299SQ201210124448
公開日2013年1月2日 申請日期2012年4月25日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者余振華, 邱文智, 吳倉聚 申請人:臺灣積體電路制造股份有限公司