專利名稱：橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件及其制造方法。更具體地，本發(fā)明涉及配置成將集中至柵氧化膜的電場減小并將在器件進(jìn)行向前動作(forwardaction)時產(chǎn)生的導(dǎo)通電阻降低的LDMOS器件及其制造方法。
背景技術(shù)：
近來，隨著采用一個或更多功率半導(dǎo)體器件的裝置和應(yīng)用裝置在尺寸和電容方面趨向于變得越來越大，對例如絕緣柵雙極晶體管(IGBT)或金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的功率半導(dǎo)體器件存在高要求。此外，還對高效功率半導(dǎo)體器件存在高要求。在上述功率半導(dǎo)體器件中，適用于集成電路的LDMOS型功率器件具有現(xiàn)有MOS器件的溝道區(qū)，和能夠耐受高擊穿電壓的低濃度漂移區(qū)。具體地，由于在LDMOS型功率器件工作時可以將高達(dá)數(shù)百伏的高電壓施加到漏極，所以漂移區(qū)應(yīng)當(dāng)保持高擊穿電壓，并且在溝道區(qū)與漏極之間的導(dǎo)通電壓應(yīng)當(dāng)較低。因此，為了獲得漂移區(qū)高擊穿電壓和低導(dǎo)通電阻，開發(fā)了具有降低表面電場(RESURF)結(jié)構(gòu)的器件，其中RESURF結(jié)構(gòu)能夠降低表面電場。具有RESURF結(jié)構(gòu)的常規(guī)功率器件涉及具有其中源電極從源極區(qū)域延伸到部分漂移區(qū)的源場板結(jié)構(gòu)的器件、具有其中源電極從柵極區(qū)域延伸到部分漂移區(qū)的柵場板結(jié)構(gòu)的器件、以及具有其中P-型雜質(zhì)被注入到n-型漂移區(qū)表面中的結(jié)構(gòu)的器件。然而，上述常規(guī)功率器件不能同時實(shí)現(xiàn)高擊穿電壓和低導(dǎo)通電阻。作為高電壓功率器件的LDMOS晶體管具有快速開關(guān)速度、高輸入阻抗、低功率消耗、與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝的兼容性等，并且在顯示器驅(qū)動集成電路(ICs)、功率變換器、電動機(jī)控制器、汽車電源等中廣泛使用。在這種功率器件中，比導(dǎo)通電阻(specific ON-resistance)和擊穿電壓是關(guān)鍵因素,器件的性能通過其大大地受到影響。如此，已提出各種技術(shù)用于在保持導(dǎo)通電阻的同時增大擊穿電壓。圖6是示出常規(guī)LDMOS晶體管結(jié)構(gòu)的橫截面視圖。在圖6中，LDMOS晶體管在P-型基底100中包括用作LDMOS晶體管漂移區(qū)的深n-漂移區(qū)102、將在頂部形成有LDMOS晶體管的溝道的p_基體(body) 104、n+源極106和漏極108、用于基體接觸的p+源極110、具有硅的局部氧化(L0C0S)結(jié)構(gòu)的場氧化膜112、柵氧化膜114、漏電極116、和源電極118。在這種常規(guī)LDMOS晶體管中，n-漂移區(qū)的長度(Ld)和摻雜濃度是用于確定器件的導(dǎo)通電阻和擊穿電壓的重要因素。即，當(dāng)圖6中由箭頭所示的n-漂移區(qū)的長度Ld增大時，擊穿電壓增大并且導(dǎo)通電阻也增大，并且當(dāng)漂移區(qū)的濃度增大時，導(dǎo)通電阻降低并且擊穿電壓也降低。換句話說，漂移區(qū)的長度與濃度之間具有互為消長的關(guān)系。結(jié)果，采用這種常規(guī)LDMOS晶體管結(jié)構(gòu)，難以增大擊穿電壓而不增大導(dǎo)通電阻。許多報(bào)道表明通過在LDMOS晶體管的漂移區(qū)中形成由氧化物代替硅的局部氧化(L0CS0)作為場氧化膜所填充的溝道可以提高擊穿電壓。例如，LDMOS晶體管已經(jīng)發(fā)展，其通過在LDMOS晶體管的漂移區(qū)中經(jīng)由硅溝道蝕刻、氧化膜填縫和化學(xué)機(jī)械拋光(CMP)代替L0C0S形成溝道而表現(xiàn)出擊穿電壓提高而不增大導(dǎo)通電阻(Won-So Son, Young-HoSohn and Sie-young Choi, “SOI RESURF LDMOS transistor using trench filled withoxide”, Electronics Letters, Vol.39,pp.1760-1761(2003))。然而，由于在以上工藝中所涉及的相當(dāng)復(fù)雜的步驟，例如形成這種溝道結(jié)構(gòu)所需的CMP，所以整個工藝變得比工業(yè)中期望的大多數(shù)工藝更加復(fù)雜和昂貴。

發(fā)明內(nèi)容
本發(fā)明提供具有新結(jié)構(gòu)的LDMOS器件，其中在n-漂移區(qū)形成在P-型基底上的狀態(tài)下，通過外延工藝在該n-漂移區(qū)上形成P-基體。接著，將P-基體區(qū)域部分地蝕刻以形成多個P-外延層，使得當(dāng)器件執(zhí)行用于阻斷反向電壓的動作時，耗盡層形成在P-外延層與n-漂移區(qū)的接合面之間，其中所述接合面包括n-漂移區(qū)與P-基體之間的接合面。本發(fā)明的另一方面是提供用于制造這種LDMOS器件的方法。一方面，本發(fā)明提供橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括:在P-型基底上形成的n-漂移區(qū)；在11-漂移區(qū)頂部的一側(cè)形成的P-基體；在11-漂移區(qū)頂部的另一側(cè)形成的多個P-外延層；通過向P-基體注入N-型和P-型離子而形成的n+源極和P+源極；在n-漂移區(qū)上的外延層的一側(cè)處形成的n+漏極；在P-基體的一個端部與各個P-外延層的一個端部之間的空間內(nèi)形成并且形成為將各個P-外延層封裝的場氧化膜；在場氧化膜的溝道部分中形成的柵氧化膜；在n+源極和P+源極上形成的源電極；以及在n+漏極上形成的漏電極。另一方面，本發(fā)明提供用于制造橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件的方法，包括:在n-漂移區(qū)形成在P-型基底上的狀態(tài)下通過外延工藝在n-漂移區(qū)上形成P-基體；通過部分蝕刻P-基體形成與P-基體一起布置成“梳”狀的多個P-外延層；通過向P-基體注入N-型和P-型離子形成包括n+源極和P+源極的源極區(qū)域，并且通過向n-漂移區(qū)注入N-型和P-型離子在n-漂移區(qū)上形成包括n+漏極和漏極區(qū)域；以及在P-基體的一個端部與各個P-外延層的一個端部之間的空間內(nèi)形成場氧化膜，并且在場氧化膜的溝道部分內(nèi)形成柵氧化膜。有利地，當(dāng)n-漂移區(qū)形成在P-型基底上時，將P-基體外延形成在n-漂移區(qū)上，然后P-基體區(qū)域被部分蝕刻以形成多個P-外延層，使得當(dāng)本發(fā)明的示例說明的實(shí)施方式中的半導(dǎo)體器件進(jìn)行反向電壓阻斷操作時，在P-外延層與n-漂移區(qū)的接合面之間以及在n-漂移區(qū)與P-基體的接合面之間形成一個或更多耗盡層。結(jié)果，可以降低集中到柵氧化膜的電場，同時降低操作的復(fù)雜性。此外，由于可以增大n-漂移區(qū)的摻雜濃度，因此本發(fā)明的示例說明的實(shí)施方式還降低在本發(fā)明的半導(dǎo)體器件進(jìn)行向前動作時所產(chǎn)生的導(dǎo)通電阻。


現(xiàn)在將參考附示的本發(fā)明的某些示例性實(shí)施方式來詳細(xì)地描述本發(fā)明的上述和其它特征，下文給出的這些實(shí)施方式僅僅用于示例說明，因此不是對本發(fā)明的限制，其中:圖1是示出本發(fā)明的LDMOS器件的透視圖；圖2是沿圖1中的A-A線截取的橫截面視圖3是沿圖1中的B-B線截取的橫截面視圖；圖4是沿圖1中的C-C線截取的橫截面視圖；圖5是示出本發(fā)明的LDMOS器件的制造工藝的橫截面視圖；圖6是示出常規(guī)LDMOS晶體管結(jié)構(gòu)的橫截面視圖。
具體實(shí)施例方式下面將詳細(xì)地參照本發(fā)明的各個實(shí)施方式，其實(shí)施例圖示在所附附圖中，并在下文加以描述。首先，將參照圖5描述制造碳化硅橫向MOSFET器件的方法，以幫助理解本發(fā)明。當(dāng)在單晶半導(dǎo)體基底即P-型基底10上形成用作漂移區(qū)的n-漂移區(qū)時，將P-基體14外延形成在n-漂移區(qū)12上(參見圖5a)。接著，采用常規(guī)蝕刻工藝將p_基體14蝕刻成梳狀，以在P-基體14中形成多個p_外延層16。P-基體14與p-外延層16在橫向方向上彼此分離，并且P-外延層16在縱向方向上彼此分離(參見圖1和5b)。接著，采用離子注入掩模向P-基體14注入N-型和P-型離子，從而形成包括n+源極18和P+源極20的源極區(qū)域，并且同時，將N-型和P-型離子注入到在外延層16的一側(cè)處暴露的n-漂移區(qū)12，從而形成包括n+漏極的漏極區(qū)域(參見圖1和5c)。隨后，在除n+源極18的部分頂面和一個側(cè)面、P-基體14的一個側(cè)面、n_漂移區(qū)12的整個暴露的表面、以及各個P-外延層16的一個端部的整個表面之上形成場氧化膜24，并且在溝道部分以及場氧化膜24的部分頂面之上形成柵氧化膜26 (參見圖1和5d)。通過本領(lǐng)域公知的后序工藝，在n+源極18和p源極20上形成源電極28，并在n+漏極上形成漏電極30，由此完W成本發(fā)明的示例說明的實(shí)施方式的橫向MOSFET器件(參見圖1和5e)?，F(xiàn)在，將參考圖1至4更詳細(xì)地描述以上述順序制造的本發(fā)明的MOSFET器件的個別部件的特征和形成步驟。與在LDMOS晶體管中將由氧化物代替LOCOS作為場氧化物而填充的溝道形成在n-漂移區(qū)中的現(xiàn)有方法不同，在示例說明的的示例性MOSFET器件即LDMOS器件中，采用外延工藝而非現(xiàn)有的離子注入工藝在n-漂移區(qū)12上形成P-基體14，接著將P-基體14以如下方式進(jìn)行部分蝕刻，即除P-基體14外還將多個外延層14形成為沿著縱向方向呈間隔地布置成梳狀，如圖4所示。此外，如圖2和3所示，在形成P-外延層16之后，通過注入N-型和P-型離子將包括n+源極18和P+源極的源極區(qū)域形成在P-基體14上，并且通過注入N-型和P-型離子將包括n+漏極22的漏極區(qū)域形成于在外延層16的一側(cè)處暴露的n-漂移區(qū)12上。此時，在對部分P-基體14進(jìn)行蝕刻的過程中，部分蝕刻n-漂移區(qū)12的頂部，以形成比P-基體14的一側(cè)的高度與n+源極18的一側(cè)的高度的總和更深，并且比P-外延層16的高度更深的溝道，使得包括場氧化膜24和柵氧化膜26的柵電極可以容易地形成在溝道中。柵氧化膜可以由多晶硅形成。具體地，如上所述通過對部分P-基體14進(jìn)行蝕刻在源極區(qū)域和漏極區(qū)域之間將與n-漂移區(qū)12接合的多個P-外延層形成為沿縱向方向的梳狀布置。當(dāng)器件的反向電壓被阻斷時，在P-外延層16與n-漂移區(qū)12的接合面之間形成一個或更多耗盡層，其中各個所述P-外延層16均為P-型半導(dǎo)體外延層，并且所述n-漂移區(qū)12是N-型半導(dǎo)體外延層。而且，除了在P-型外延層16與n-漂移區(qū)12的接合面之間形成的耗盡層，在P-型基底10與n-漂移區(qū)12的接合面之間也制備出一個或更多耗盡層，其中所述n-漂移區(qū)12是N-型半導(dǎo)體外延層。此外，在場介電層中即在場氧化膜24與作為N-型半導(dǎo)體外延層的n-漂移區(qū)12之間，出現(xiàn)介電RESURF，并且在n_漂移區(qū)12與P-型基底10之間形成超級結(jié)結(jié)構(gòu)。因此，由于當(dāng)n-漂移區(qū)12具有高摻雜濃度時n-漂移區(qū)12會整個形成耗盡層，因此可以獲得高擊穿電壓，并且通過具有高摻雜濃度的n-漂移區(qū)12，可以同時降低導(dǎo)通電阻。此時，假定N-漂移區(qū)12的厚度是、并且摻雜濃度是Nwft，則n-漂移區(qū)的電荷總量可以采用下面的式I計(jì)算。Qn = tn X Ndrift ……(I)優(yōu)選地，為了將n-漂移區(qū)12整個形成為耗盡層，應(yīng)當(dāng)對n-漂移區(qū)的厚度和摻雜濃度進(jìn)行適當(dāng)選擇并對電荷總量進(jìn)行良好控制，從而通過超級結(jié)和RESURF效應(yīng)使擊穿電壓最大化。本發(fā)明參考其示例性實(shí) 施方式進(jìn)行了詳細(xì)描述。然而，本領(lǐng)域技術(shù)人員能夠理解，可以在不偏離本發(fā)明的原理和精神的情況下對這些實(shí)施方式進(jìn)行改變，本發(fā)明的范圍由所附的權(quán)利要求及其等同方式限定。
權(quán)利要求
1.一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括: 在P-型基底上形成的n-漂移區(qū)； 在所述n-漂移區(qū)頂部的一側(cè)形成的P-基體； 在所述n-漂移區(qū)頂部的另一側(cè)形成的多個P-外延層； 通過向所述P-基體注入N-型和P-型離子而形成的n+源極和P+源極； 在所述n-漂移區(qū)上的所述外延層的一側(cè)處形成的n+漏極； 在所述P-基體的一個端部與各個所述P-外延層的一個端部之間的空間內(nèi)形成并且形成為將各個所述P-外延層封裝的場氧化膜； 在所述場氧化膜的溝道部分中形成的柵氧化膜； 在所述n+源極和所述P+源極上形成的源電極；以及 在所述n+漏極上形成的漏電極。
2.如權(quán)利要求1所述的器件，其中所述P-外延層沿與所述P-基體垂直的縱向方向呈間隔地布置成梳狀。
3.如權(quán)利要求1所述的器件，其中在除所述n+源極的部分頂面和一個側(cè)面、所述P-基體的一個側(cè)面、所述n-漂移區(qū)的暴露表面以及各個所述P-外延層的一個端部的整個表面之上形成所述場氧化膜。
4.如權(quán)利要求1所述的器件，其中在所述P-外延層與所述n-漂移區(qū)的接合面之間形成耗盡層，所述接合面包括所述n-漂移區(qū)與所述P-基體之間的接合面。
全文摘要
本發(fā)明公開的是配置為將集中到柵氧化膜的電場減小并將在器件進(jìn)行向前動作時所產(chǎn)生的導(dǎo)通電阻降低的LDMOS器件及其制造方法。更具體地，當(dāng)將n-漂移區(qū)形成在P-型基底上時，通過外延工藝將p-基體形成在n-漂移區(qū)上，然后將該p-基體區(qū)域部分蝕刻，以形成為多個p-外延層，使得當(dāng)器件執(zhí)行用于阻斷反向電壓的動作時，在包括n-漂移區(qū)與p-基體之間的接合面的p-外延層與n-漂移區(qū)的接合面之間形成耗盡層。
文檔編號H01L29/78GK103137661SQ20121012005
公開日2013年6月5日 申請日期2012年3月12日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者李鐘錫, 洪坰國 申請人:現(xiàn)代自動車株式會社