專利名稱：接口連接器的裝置、系統(tǒng)和方法
技術(shù)領(lǐng)域：
一般來(lái)說(shuō)，本申請(qǐng)涉及接ロ連接器，更具體來(lái)說(shuō)，涉及供升級(jí)監(jiān)測(cè)系統(tǒng)中使用的接ロ連接器。
背景技術(shù)：
已知機(jī)器在操作期間可能呈現(xiàn)振動(dòng)或其它異常行為。一個(gè)或多個(gè)傳感器可用于測(cè)量和/或監(jiān)測(cè)這種行為，并且確定例如在馬達(dá)驅(qū)動(dòng)軸中呈現(xiàn)的振動(dòng)量、馬達(dá)驅(qū)動(dòng)軸的轉(zhuǎn)速和/或操作機(jī)器或馬達(dá)的任何其它適當(dāng)操作特性。傳感器往往耦合到包括多個(gè)監(jiān)測(cè)器的監(jiān) 測(cè)系統(tǒng)。至少部分已知監(jiān)測(cè)系統(tǒng)從ー個(gè)或多個(gè)傳感器接收表示測(cè)量的信號(hào)，并且作為響應(yīng)，在將經(jīng)修改信號(hào)傳送到以用戶可用的格式向用戶顯示測(cè)量的診斷平臺(tái)之前，對(duì)信號(hào)執(zhí)行至少ー個(gè)處理步驟。在一些情況下，隨著更換或改進(jìn)機(jī)器并且隨著技術(shù)進(jìn)歩，希望升級(jí)這類監(jiān)測(cè)系統(tǒng)。不是“摧毀”舊系統(tǒng)，而是可更有效且及時(shí)地通過(guò)升級(jí)部件來(lái)升級(jí)現(xiàn)有監(jiān)測(cè)系統(tǒng)。在一些情況下，由監(jiān)測(cè)系統(tǒng)用于進(jìn)行監(jiān)測(cè)的模塊能夠通過(guò)添加諸如處理器、現(xiàn)場(chǎng)可編程門陣列(FPGA)、電阻器、電容器、電感器、存儲(chǔ)器等的電子部件來(lái)增強(qiáng)。在一些情況下，可能需要通過(guò)添加包括新電子部件的第二電路板來(lái)擴(kuò)展監(jiān)測(cè)模塊的原始電路板。因此，預(yù)期克服了本領(lǐng)域的難題(其中一部分如上所述)的裝置、系統(tǒng)和方法。具體來(lái)說(shuō)，預(yù)期用于使用接ロ連接器來(lái)連接第一電路板和第二電路板的裝置、系統(tǒng)和方法。

發(fā)明內(nèi)容
本文描述了用于使用接ロ連接器來(lái)連接兩個(gè)電路板的裝置、方法和系統(tǒng)的實(shí)施例。在ー個(gè)方面，描述用于連接兩個(gè)電路板的接ロ連接器。接ロ連接器的一個(gè)實(shí)施例包括外殼以及在外殼中相互絕緣的多個(gè)導(dǎo)電連接器。各連接器具有第一端和第二端。第一端連接到第一電路板，而第二端連接到第二電路板。接ロ連接器的多個(gè)連接器形成第一行和第二行。第一行包括偶數(shù)號(hào)連接器，而所述第二行包括奇數(shù)號(hào)連接器，并且多個(gè)連接器按如下所述來(lái)指配連接器 1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供第一電路板與第二電路板之間的一般電路連接的電通路；連接器41、42、62-67、72-75和81提供第一電路板與第二電路板之間的主處理器連接的電通路；以及連接器5-12、19-40、76、82、83、85、87-91和93提供第一電路板與第二電路板之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路。在另一方面，描述ー種連接兩個(gè)電路板的方法。該方法的一個(gè)實(shí)施例包括提供接ロ連接器。接ロ連接器的實(shí)施例包括外殼以及在外殼中相互絕緣的多個(gè)導(dǎo)電連接器。各連接器具有第一端和第二端。第一端連接到第一電路板，而第二端連接到第二電路板。多個(gè)連接器形成第一行和第二行，其中第一行包括偶數(shù)號(hào)連接器，而第二行包括奇數(shù)號(hào)連接器。接ロ連接器配置成使得所述多個(gè)連接器按如下所述來(lái)指配連接器1-4、13-18、43-61、68-71、77、78、79、80、84、86、92和94-120提供第一電路板與第二電路板之間的一般電路連接的電通路；連接器41、42、62-67、72-75和81提供第一電路板與第二電路板之間的主處理器連接的電通路；以及連接器5-12、19-40、76、82、83、85、87-91和93提供第一電路板與第ニ電路板之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路。第一電路板和第二電路板使用所配置的接ロ連接器來(lái)連接。在又一方面，描述ー種系統(tǒng)。該系統(tǒng)的一個(gè)實(shí)施例包括接ロ連接器、第一電路板和第二電路板。接ロ連接器用于將第一電路板連接到第二電路板。接ロ連接器包括外殼以及在外殼中相互絕緣的至少120個(gè)導(dǎo)電連接器。各連接器具有第一端和第二端。第一端連接到第一電路板，而第二端連接到第二電路板。多個(gè)連接器形成第一行和第二行，其中第一行包括偶數(shù)號(hào)連接器，而所述第二行包括奇數(shù)號(hào)連接器。多個(gè)連接器按如下所述來(lái)配置連接器 1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供第一電路板與第二 電路板之間的一般電路連接的電通路，其中連接器59、61、79、18、60、80、110、69、71、68、70、77和78是用于第一電路板或第二電路板上的電子部件的電カ連接，以及連接器1-4提供第一電路板與第二電路板之間的多個(gè)鍵相信號(hào)的電通路；連接器41、42、42-67、72-75和81提供第一電路板與第二電路板之間的主處理器連接的電通路，其中連接器63提供第一電路板與第二電路板之間的時(shí)鐘信號(hào)的電通路；以及連接器5-12、19-40、76、82、83、85、87-91和93提供第一電路板與第二電路板之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路。附加優(yōu)點(diǎn)將部分在以下描述中提出，或者可通過(guò)實(shí)踐來(lái)了解。通過(guò)在所附權(quán)利要求書(shū)中具體指出的元件和組合，將會(huì)認(rèn)識(shí)和實(shí)現(xiàn)優(yōu)點(diǎn)。要理解，前面的一般描述和以下的詳細(xì)描述只是示范和說(shuō)明性的，而不是如權(quán)利要求那樣是限制的。


結(jié)合在本說(shuō)明書(shū)中并且構(gòu)成其組成部分的附圖示出實(shí)施例，并且與描述一起用于說(shuō)明方法和系統(tǒng)的原理圖I示出用于將第一電路板電連接到第二電路板的接ロ連接器的一個(gè)實(shí)施例；圖2示出用于將第一電路板電連接到第二電路板的接ロ連接器的一個(gè)實(shí)施例的平面圖；圖3示出用于將第一電路板電連接到第二電路板的接ロ連接器的一個(gè)實(shí)施例的立視圖；圖4是包括兩行連接器的接ロ連接器的一個(gè)實(shí)施例的圖示；圖5是包括120個(gè)連接器的接ロ連接器的一個(gè)實(shí)施例的圖示；圖6是接ロ連接器的引腳分配圖的ー個(gè)實(shí)施例；以及圖7是示出連接兩個(gè)電路板的方法的一個(gè)實(shí)施例的流程圖。
具體實(shí)施例方式在公開(kāi)和描述本方法和系統(tǒng)之前，要理解，方法和系統(tǒng)并不局限于特定合成方法、特定部件或者特定組成。還要理解，本文所使用的術(shù)語(yǔ)僅用于描述具體實(shí)施例，而不是要進(jìn)行限制。本說(shuō)明書(shū)及所附權(quán)利要求書(shū)中使用的単數(shù)形式“一”和“該”、“所述”包括復(fù)數(shù)對(duì)象，除非上下文另加明確說(shuō)明。范圍在本文中可表示為從“大約”ー個(gè)特定值和/或到“大約”另ー個(gè)特定值。當(dāng)表示這種范圍時(shí)，另ー個(gè)實(shí)施例包括從ー個(gè)特定值和/或到另ー個(gè)特定值。類似地，當(dāng)值表示為近似時(shí)，通過(guò)使用前綴“大約”，將會(huì)理解，特定值形成另ー個(gè)實(shí)施例。還將會(huì)理解，每個(gè)范圍的端點(diǎn)是相對(duì)于另ー個(gè)端點(diǎn)并且與另ー個(gè)端點(diǎn)無(wú)關(guān)地有意義的。此外，在本文中提供范圍的示例時(shí)，要理解，給定范圍還包括它們之間的所有子范圍，除非另加具體說(shuō)明?！翱蛇x的”或“可選地”表示隨后描述的事件或情況可能發(fā)生或者可能不發(fā)生，并且描述包括其中發(fā)生所述事件或情況的實(shí)例以及其中沒(méi)有發(fā)生所述事件或情況的實(shí)例。在本說(shuō)明書(shū)的描述和權(quán)利要求書(shū)中，詞語(yǔ)“包括”及其變化、如“包含”通篇表示“包括但不限干”，并且不是要排除例如其它添加物、部件、整數(shù)或步驟?！笆痉兜摹北硎尽捌涫纠保皇且獋鬟_(dá)優(yōu)選或理想實(shí)施例的指示?！爸T如”并不是以限制意義來(lái)使用，而是用于便于說(shuō)明。

公開(kāi)了能夠用于執(zhí)行所公開(kāi)方法和系統(tǒng)的部件。本文中公開(kāi)這些和其它部件，并且要理解，當(dāng)公開(kāi)這些部件的組合、子集、交互、編組等等時(shí)，雖然它們的每個(gè)多種單獨(dú)和共同組合和置換的特定指代可能沒(méi)有明確公開(kāi)，但是各在本文中被具體考慮和描述以用于所有裝置、方法和系統(tǒng)。這適用于本申請(qǐng)的所有方面，包括但不限于所公開(kāi)方法中的步驟。因此，如果存在能夠執(zhí)行的各種附加步驟，要理解，這些附加步驟的每個(gè)能夠隨所公開(kāi)方法的任何具體實(shí)施例或者實(shí)施例的組合來(lái)執(zhí)行。通過(guò)參照優(yōu)選實(shí)施例和其中包含的示例的以下詳細(xì)描述和附圖及其先前和以下描述，可更易于理解本方法和系統(tǒng)。圖I示出用于將第一電路板102電連接到第二電路板104的接ロ連接器100的一個(gè)實(shí)施例。接ロ連接器100提供用于關(guān)聯(lián)第一電路板102上的電部件106的電路與關(guān)聯(lián)第ニ電路板上的電部件108的電路連接的電橋。電路板102、104是本領(lǐng)域的技術(shù)人員已知的，并且一般包括非導(dǎo)電基底，諸如電阻器、電容器、處理器、現(xiàn)場(chǎng)可編程門陣列(FPGA)等的電子部件106、108在非導(dǎo)電基底上通過(guò)導(dǎo)電通路附連和互連。一般來(lái)說(shuō)，在ー個(gè)方面，接ロ連接器包括外殼以及在外殼中相互絕緣的多個(gè)導(dǎo)電連接器。在ー個(gè)方面，接ロ連接器100的實(shí)施例能夠用于諸如General Electric Company ( “GE”)(紐約的斯卡奈塔第)所制造的之類的機(jī)器監(jiān)測(cè)系統(tǒng)中。在ー個(gè)方面，接ロ連接器的實(shí)施例能夠用于升級(jí)機(jī)器監(jiān)測(cè)系統(tǒng)中使用的監(jiān)測(cè)模塊。在2010年9月20日提交的美國(guó)專利申請(qǐng)序號(hào)12/885992中描述了這類機(jī)器監(jiān)測(cè)系統(tǒng)和升級(jí)監(jiān)測(cè)模塊，通過(guò)引用將其完整地結(jié)合到本文中并且作為其中一部分。在ー個(gè)方面，第一電路板102是Bently-Nevada機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)(Bently Nevada是General Electric Company的商標(biāo))的輔助電路板。在ー個(gè)方面，第二電路板104是用于將Bently Nevada型號(hào)3300機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)升級(jí)到Bently Nevada型號(hào)3500機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)的便攜核模塊(PCM)。在ー個(gè)方面，PCM是執(zhí)行核監(jiān)測(cè)和保護(hù)功能、易于可攜到許多平臺(tái)的基于微處理器的模塊。在這個(gè)方面，接ロ連接器100用作Bently Nevada機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)的輔助電路板與便攜核模塊之間的便攜核模塊接ロ連接器，但是其它使用和應(yīng)用被認(rèn)為落入本發(fā)明的實(shí)施例的范圍之內(nèi)。圖2示出用于將第一電路板102電連接到第二電路板104的接ロ連接器100的一個(gè)實(shí)施例的平面圖。如圖2所示，接ロ連接器100的這個(gè)實(shí)施例包括外殼202以及在外殼202中相互絕緣的多個(gè)導(dǎo)電連接器204，其中各連接器204具有第一端和第二端。在ー個(gè)方面，連接器204的第一端連接到第一電路板102，而連接器204的第二端連接到第二電路板104。如圖2所示，多個(gè)連接器204形成第一行和第二行。在ー個(gè)方面，第一行包括偶數(shù)號(hào)連接器204，而第二行包括奇數(shù)號(hào)連接器。例如，偶數(shù)號(hào)連接器能夠是2、4、6、8、10等。奇數(shù)號(hào)連接器204能夠是1、3、5、7、9、11等。圖3示出用于將第一電路板102電連接到第二電路板104的接ロ連接器100的一個(gè)實(shí)施例的立視圖。如圖3所示，連接器204貫穿外殼202，各形成將第一電路板102上的電路與第二電路板104中的電路連接的導(dǎo)電通路。如上所述，各連接器204具有第一端302和第二端304。連接器204的第一端302和第二端304根據(jù)需要能夠是公或母，以便與電路板102、104接ロ。在ー個(gè)方面，多個(gè)連接器204的每個(gè)的第一端302包括用于連接到第一電路板102的母端。在另一方面，多個(gè)連接器204的每個(gè)的第一端302包括用于連接到第一電路板102的公端。在ー個(gè)方面，多個(gè)連接器204的每個(gè)的第二端304包括用于連接到第二電路板104的母端。在另ー個(gè)方面，多個(gè)連接器204的每個(gè)的第二端304包括用于 連接到第二電路板104的公端。其它類型的連接器端也預(yù)期落入本發(fā)明的實(shí)施例的范圍之內(nèi)。圖4是包括兩行連接器402的接ロ連接器400的一個(gè)實(shí)施例的圖示。連接器402編號(hào)成使得接ロ連接器400的一行404中的所有連接器402為偶數(shù)號(hào)，而另一行406中的所有連接器402為奇數(shù)號(hào)。圖5是包括120個(gè)連接器502的接ロ連接器500的一個(gè)實(shí)施例的圖示。連接器502分為兩行504、506，其中各行504、506中具有60個(gè)連接器502。連接器502編號(hào)成使得接ロ連接器500的一行504中的所有連接器502為偶數(shù)號(hào)(編號(hào)為2至120)，而另一行506中的所有連接器502全為奇數(shù)號(hào)(編號(hào)為I至119)。圖6是接ロ連接器的引腳分配圖的ー個(gè)實(shí)施例。這個(gè)引腳分配圖用于將機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)的輔助板與第二電路板連接。在這個(gè)實(shí)施例中，第二電路板是用于升級(jí)機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)的便攜核模塊(PCM)。具體來(lái)說(shuō)，圖6的引腳分配圖用于將Bently Nevada型號(hào)3300機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)的輔助板連接到PCM, PCM能夠?qū)⑾到y(tǒng)從型號(hào)3300系列升級(jí)到型號(hào)3500系列機(jī)械保護(hù)和監(jiān)測(cè)系統(tǒng)。如圖6所示，至少連接器(本文中又稱作“引腳”)1-4、13-18、43-61、68-71、77、78、79、80、84、86、92和94-120提供第一電路板與第二電路板之間的一般電路連接的電通路；連接器41、42、62-67、72-75和81提供第一電路板與第二電路板之間的主處理器連接的電通路；以及連接器5-12、19-40、76、82、83、85、87-91和93提供第一電路板與第二電路板之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路。更具體來(lái)說(shuō)，連接器59、61、79、18、60、80、110、69、71、68、70、77和78是用于第一電路板或第二電路板上的電子部件的電カ連接。在ー個(gè)方面，第一電路板或第二電路板上的電子部件包括主處理器和FPGA。連接器1-4提供第一電路板與第二電路板之間的多個(gè)keyphasor · (General Electric Company的注冊(cè)■商標(biāo))信號(hào)的電通路。keyphasor· 信號(hào)用于機(jī)器監(jiān)測(cè)和診斷。它是從旋轉(zhuǎn)軸上的點(diǎn)得出的電脈沖或觸發(fā)。它用作與轉(zhuǎn)子和機(jī)器有關(guān)的其它測(cè)量的零相參考。連接器63提供第一電路板與第二電路板之間的時(shí)鐘信號(hào)的電通路。具體來(lái)說(shuō)，下表I提供用于將Bently Nevada輔助板連接到Bently Nevada PCM的接ロ連接器的完全連接信息，其中包括一般電路連接、主處理器連接和FPGA連接。
表權(quán)利要求
1.一種用于連接兩個(gè)電路板的接ロ連接器，所述接ロ連接器包括 外殼(202);以及 在所述外殼(202)中相互絕緣的多個(gè)導(dǎo)電連接器(204)，各連接器(204)具有第一端(302)和第二端(304)，其中，所述第一端(302)連接到第一電路板(102)，而所述第二端(304)連接到第二電路板(104)，其中所述多個(gè)連接器(204)形成第一行(404)和第二行(406)，所述第一行(404)包括偶數(shù)號(hào)連接器(204)，而所述第二行(406)包括奇數(shù)號(hào)連接器(204)，所述多個(gè)連接器(204)按照如下所述來(lái)指配 連接器 1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供所述第一電路板(102)與第二電路板(104)之間的一般電路連接的電通路； 連接器41、42、62-67、72-75和81提供所述第一電路板(102)與所述第二電路板(104)之間的主處理器連接的電通路；以及 連接器5-12、19-40、76、82、83、85、87-91和93提供所述第一電路板(102)與所述第二電路板(104)之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路。
2.如權(quán)利要求I所述的接ロ連接器，其中，連接器59、61、79、18、60、80、110、69、71、68、70、77和78是用于所述第一電路板(102)或者所述第二電路板(104)上的電子部件的電カ連接， 其中，連接器1-4提供所述第一電路板(102)與所述第二電路板(104)之間的多個(gè)鍵相信號(hào)的電通路， 連接器63提供所述第一電路板(102)與所述第二電路板(104)之間的時(shí)鐘信號(hào)的電通路， 連接器48和56提供所述第一電路板(102)與所述第二電路板(104)之間的跳閘倍增器信號(hào)的電通路，以及 連接器24至39提供所述第一電路板(102)與所述第二電路板(104)之間的管理數(shù)據(jù)總線信號(hào)的電通路。
3.如權(quán)利要求I所述的接ロ連接器，其中，所述多個(gè)連接器(204)的每個(gè)的所述第一端(302)包括用于連接到所述第一電路板(102)的母端，而所述多個(gè)連接器(204)的每個(gè)的所述第二端(304)包括用于連接到所述第二電路板(104)的公端。
4.如權(quán)利要求I所述的接ロ連接器，其中，所述多個(gè)連接器(304)的每個(gè)的所述第一端(302)包括用于連接到所述第一電路板(102)的公端，而所述多個(gè)連接器(204)的每個(gè)的所述第二端(304)包括用于連接到所述第二電路板(104)的母端。
5.如權(quán)利要求I所述的接ロ連接器，其中，所述第一電路板(102)是BentlyNevada機(jī)器監(jiān)測(cè)系統(tǒng)的電路板，并且所述接ロ連接器用于將所述第二電路板(104)電連接到BentlyNevada機(jī)器監(jiān)測(cè)系統(tǒng)的所述電路板。
6.一種連接兩個(gè)電路板的方法，包括 提供接ロ連接器(100)，其中，所述接ロ連接器(100)包括外殼(202)以及在所述外殼(202)中相互絕緣的多個(gè)導(dǎo)電連接器(204)，各連接器(204)具有第一端(302)和第二端(304)，其中所述第一端(302)連接到第一電路板(102)，而所述第二端(304)連接到第二電路板(104)，所述多個(gè)連接器(204)形成第一行(404)和第二行(406)，所述第一行(404)包括偶數(shù)號(hào)連接器(204)，而所述第二行(406)包括奇數(shù)號(hào)連接器(204)，所述多個(gè)導(dǎo)電連接器(204)包括至少120個(gè)連接器； 將所述接ロ連接器(100)配置成使得所述多個(gè)連接器(204)按如下所述來(lái)指配連接器 1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供所述第一電路板(102)與第二電路板(104)之間的一般電路連接的電通路； 連接器41、42、62-67、72-75和81提供所述第一電路板(102)與所述第二電路板(104)之間的主處理器連接的電通路；以及 連接器5-12、19-40、76、82、83、85、87-91和93提供所述第一電路板(102)與所述第二電路板(104)之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路；以及 使用所配置的接ロ連接器(100)來(lái)連接所述第一電路板(102)和所述第二電路板(104)。
7.如權(quán)利要求6所述的方法，其中，將所述接ロ連接器(100)配置成使得連接器1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供所述第一電路板(102)與所述第二電路板(104)之間的一般電路連接的電通路包括將連接器59、61、79、18、60、80、110、69、71、68、70、77和78配置為所述第一電路板(102)或者所述第二電路板(104)上的電子部件的電カ連接，將連接器1-4配置成提供所述第一電路板與所述第二電路板之間的多個(gè)鍵相信號(hào)的電通路，將連接器48和56配置為所述第一電路板與所述第二電路板之間的跳閘倍增器信號(hào)的電通路， 其中，所述第一電路板(102)或者所述第二電路板(104)上的電子部件包括主處理器和 FPGA， 將所述接ロ連接器配置成使得連接器41、42、62-67、72-75和81提供所述第一電路板與所述第二電路板之間的主處理器連接的電通路包括將連接器63配置成提供所述第一電路板與所述第二電路板之間的時(shí)鐘信號(hào)的電通路，以及 將所述接ロ連接器配置成使得連接器5-12、19-40、76、82、83、85、87-91和93提供所述第一電路板與所述第二電路板之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路包括將連接器24至39配置為所述第一電路板與所述第二電路板之間的管理數(shù)據(jù)總線信號(hào)的電通路。
8.如權(quán)利要求6所述的方法，其中，使用所配置的接ロ連接器(100)來(lái)連接所述第一電路板(102)和所述第二電路板(104)包括將所述第二電路板(104)電連接到BentlyNevada機(jī)器監(jiān)測(cè)系統(tǒng)的電路板。
9.一種系統(tǒng),包括 接ロ連接器(100)； 第一電路板(102);以及 第二電路板(104)，其中所述接ロ連接器(100)用于將所述第一電路板(102)連接到所述第二電路板(104)，并且所述接ロ連接器(100)包括 外殼(202);以及 在所述外殼(202)中相互絕緣的至少120個(gè)導(dǎo)電連接器(204)，各連接器(204)具有第一端(302)和第二端(304)，其中，所述第一端(302)連接到所述第一電路板(102)，而所述第二端(304)連接到所述第二電路板(104)，其中所述多個(gè)連接器(204)形成第一行(404)和第二行(406)，所述第一行(404)包括偶數(shù)號(hào)連接器(204)，而所述第二行(406)包括奇數(shù)號(hào)連接器(204)，所述多個(gè)連接器(204)按照如下所述來(lái)配置連接器 1-4、13-18、43-61、68-71、77、78、79、80、84、86、92 和 94-120 提供所述第一電路板(102)與所述第二電路板(104)之間的一般電路連接的電通路，其中連接器59、61、79、18、60、80、110、69、71、68、70、77和78是所述第一電路板(102)或者所述第二電路板(104)上的電子部件的電カ連接，連接器1-4提供所述第一電路板(102)與所述第二電路板(104)之間的多個(gè)鍵相信號(hào)的電通路，連接器48和56提供所述第一電路板(102)與所述第二電路板(104)之間的跳閘倍增器信號(hào)的電通路； 連接器41、42、62-67、72-75和81提供所述第一電路板(102)與所述第二電路板(104)之間的主處理器連接的電通路，其中連接器63提供所述第一電路板(102)與所述第二電路板(104)之間的時(shí)鐘信號(hào)的電通路；以及 連接器5-12、19-40、76、82、83、85、87-91和93提供所述第一電路板(102)與所述第二電路板(104)之間的現(xiàn)場(chǎng)可編程門陣列(FPGA)連接的電通路，其中連接器24至39提供所述第一電路板(102)與所述第二電路板(104)之間的管理數(shù)據(jù)總線信號(hào)的電通路。
10.如權(quán)利要求9所述的系統(tǒng),其中，所述第一電路板(102)是Bently Nevada機(jī)器監(jiān)測(cè)系統(tǒng)的電路板，并且所述接ロ連接器(100)用于將所述第二電路板(104)電連接到Bently Nevada機(jī)器監(jiān)測(cè)系統(tǒng)的所述電路板。
全文摘要
提供接口連接器的裝置、系統(tǒng)和方法。實(shí)施例描述了使用接口連接器來(lái)連接第一電路板和第二電路板的裝置、方法和系統(tǒng)。描述包括外殼以及在外殼中相互絕緣的多個(gè)導(dǎo)電連接器的接口連接器。各連接器具有第一端和第二端，第一端連接到第一電路板，第二端連接到第二電路板。多個(gè)連接器形成接口連接器的第一行和第二行。第一行包括偶數(shù)號(hào)連接器，第二行包括奇數(shù)號(hào)連接器。多個(gè)連接器指配成連接器1-4、13-18、43-61、68-71、77、78、79、80、84、86、92和94-120提供第一電路板與第二電路板之間的一般電路連接的電通路；連接器41、42、62-67、72-75和81提供第一電路板與第二電路板之間的主處理器連接的電通路；連接器5-12、19-40、76、82、83、85、87-91和93提供第一電路板與第二電路板之間的FPGA連接的電通路。
文檔編號(hào)H01R43/00GK102683930SQ20121003465
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年2月8日 優(yōu)先權(quán)日2011年2月8日
發(fā)明者M·D·科亨 申請(qǐng)人:通用電氣公司