專(zhuān)利名稱(chēng)：鄰接溝道側(cè)壁的三維存儲(chǔ)陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種鄰接溝道側(cè)壁的三維存儲(chǔ)陣列及其制造方法。
背景技術(shù)：
通過(guò)施加適于集成電路的電平的電子脈沖，可使得部分金屬氧化物的電阻在二或多個(gè)合適范圍內(nèi)變化。由于金屬氧化物具有結(jié)構(gòu)簡(jiǎn)單、可與標(biāo)準(zhǔn)CMOS工藝兼容、高速、低耗能以及擁有應(yīng)用于三維疊層中的潛力的特性，將金屬氧化物用于電阻性隨機(jī)存取存儲(chǔ)器(RRAM)裝置一事引起了人們廣泛的興趣。氧化鎢基RRAM已展現(xiàn)了其在二或多個(gè)電阻范圍間，具有良好的電阻切換特性。舉例而言，可參照美國(guó)專(zhuān)利第7，800，094號(hào)「Memory Devices Having an EmbeddedResistance Memory with Tungsten Compound and Manufacturing Methods」(申請(qǐng)于2007/12/12)。隨著所需數(shù)據(jù)儲(chǔ)存量增加，將可形成于單一襯底上的一陣列內(nèi)的存儲(chǔ)單元數(shù)目最大化變得十分重要。其中一種解決辦法是單純地建立一個(gè)更大的晶粒，并沿著存儲(chǔ)單元形成的水平面增加更多的存儲(chǔ)單元。另一種解決辦法是建立一個(gè)三維結(jié)構(gòu)，而存儲(chǔ)單元可彼此疊層于其中。雖然相較于由單一存儲(chǔ)單元層形成存儲(chǔ)單元陣列的晶粒而言，在相同的底面積上，疊層形態(tài)的存 儲(chǔ)單元陣列提供了晶粒更大的數(shù)據(jù)儲(chǔ)存空間，但卻無(wú)法確保在整個(gè)陣列中各存儲(chǔ)單元的存儲(chǔ)元件的輸入/輸出面(存儲(chǔ)單元與位線(xiàn)間以及存儲(chǔ)單元與字線(xiàn)間)都具有良好的電性接觸。良好的電性接觸是確保了在寫(xiě)入及讀取作業(yè)進(jìn)行時(shí)，通過(guò)存儲(chǔ)單元的電流為最大量。再者，要確保存儲(chǔ)元件的輸入/輸出面與字線(xiàn)、位線(xiàn)間建立了良好的電性接觸，會(huì)導(dǎo)致使用多個(gè)額外的掩模以及刻蝕步驟。這些額外的掩模以及刻蝕步驟確保了接觸傳導(dǎo)件(contact conductor)被均勻地沉積,建立起與所有輸入/輸出面間的完整接觸,但所需的多個(gè)步驟也增加了制造成本。因此，希望能通過(guò)實(shí)行一個(gè)不昂貴且簡(jiǎn)單的自對(duì)準(zhǔn)工藝，提供一疊層結(jié)構(gòu)的存儲(chǔ)單元陣列，而能確保在所有陣列內(nèi)存儲(chǔ)單元的存儲(chǔ)元件的輸入/輸出面形成良好的電性接觸。

發(fā)明內(nèi)容
本發(fā)明提供了一種存儲(chǔ)單元陣列的疊層結(jié)構(gòu)以及形成該種結(jié)構(gòu)的方法。存儲(chǔ)單元陣列結(jié)構(gòu)包含鄰接于在溝道內(nèi)形成的導(dǎo)線(xiàn)所具有的相對(duì)二側(cè)面而形成的多個(gè)存儲(chǔ)元件。存儲(chǔ)元件是以一鄰接于導(dǎo)線(xiàn)相對(duì)二側(cè)面的疊層形態(tài)成形，以此使得存儲(chǔ)單元以一種垂直相堆的形式布置。一垂直連接件陣列將存儲(chǔ)元件電性耦接至上方電路。上方電路可包含耦接至垂直連接件陣列的多條字線(xiàn)。在一實(shí)施例中，導(dǎo)線(xiàn)為位線(xiàn)。存儲(chǔ)單元陣列結(jié)構(gòu)可包含一布置于導(dǎo)線(xiàn)與存儲(chǔ)元件表面間的驅(qū)動(dòng)裝置層，以于陣列的寫(xiě)入及讀取作業(yè)進(jìn)行時(shí)，控制通過(guò)存儲(chǔ)單元的電流量，且允許更進(jìn)一步地選擇性控制。
在此所述的結(jié)構(gòu)可特別是使用RRAM存儲(chǔ)單元的存儲(chǔ)單元陣列疊層結(jié)構(gòu)。RRAM存儲(chǔ)單元可包含以鄰接于導(dǎo)線(xiàn)相對(duì)二側(cè)面的方式布置的多個(gè)導(dǎo)電墊。導(dǎo)電墊各包含一對(duì)應(yīng)于導(dǎo)線(xiàn)的其中一側(cè)面的鄰近側(cè)面。鄰近側(cè)面是鄰近于位在溝道內(nèi)的導(dǎo)線(xiàn)。一金屬氧化物存儲(chǔ)元件形成于導(dǎo)電墊的鄰近側(cè)面上，使得金屬氧化物存儲(chǔ)元件被布置于導(dǎo)電墊與導(dǎo)線(xiàn)之間。這樣的結(jié)構(gòu)可包含一氧化物成長(zhǎng)勢(shì)壘層，是形成于溝道之內(nèi)而導(dǎo)線(xiàn)再形成于其上，用以防止電阻性金屬氧化物存儲(chǔ)元件于氧化工藝中向溝道內(nèi)部成長(zhǎng)。氧化物成長(zhǎng)勢(shì)壘層也可提供一表面，讓導(dǎo)線(xiàn)可形成于其上，從而建立一良好的接合電性接觸。在一實(shí)施例中，至少二個(gè)導(dǎo)電墊疊層而使得至少一第一導(dǎo)電墊布置于一第二導(dǎo)電墊之上，且第一導(dǎo)電墊的一遠(yuǎn)離側(cè)面被布置于較第二導(dǎo)電墊的一遠(yuǎn)離側(cè)面接近該導(dǎo)線(xiàn)處，第一及第二導(dǎo)電墊的遠(yuǎn)離側(cè)面與所對(duì)應(yīng)的垂 直連接件有電性交流。在一實(shí)施例中，導(dǎo)電墊各包含位于其中一金屬氧化物存儲(chǔ)元件以及其中一垂直連接件間的一金屬層。一金屬層氧化部分是一電阻性金屬氧化物存儲(chǔ)元件，而使該電阻性金屬氧化物存儲(chǔ)元件布置于導(dǎo)電墊的金屬層的鄰近側(cè)面。在一實(shí)施例中，更包含多個(gè)勢(shì)壘金屬層，金屬層被布置于至少二層勢(shì)壘金屬層間。在一實(shí)施例中，導(dǎo)電墊更包含至少一場(chǎng)增強(qiáng)結(jié)構(gòu)，金屬氧化物存儲(chǔ)元件各包含有鄰近于所對(duì)應(yīng)的溝道第一側(cè)壁與第二側(cè)壁其中一個(gè)的一鄰近端，場(chǎng)增強(qiáng)結(jié)構(gòu)鄰接于該(些)鄰近端。在一實(shí)施例中，一氧化物成長(zhǎng)勢(shì)壘層被布置于至少一金屬氧化物存儲(chǔ)元件與該金屬氧化物存儲(chǔ)元件所對(duì)應(yīng)的導(dǎo)線(xiàn)第一側(cè)面與第二側(cè)面的其中一個(gè)間。在一實(shí)施例中，一驅(qū)動(dòng)裝置層被布置于至少一金屬氧化物存儲(chǔ)元件與該金屬氧化物存儲(chǔ)元件所對(duì)應(yīng)的導(dǎo)線(xiàn)第一側(cè)面與第二側(cè)面的其中一個(gè)間。形成此種結(jié)構(gòu)的方法包含以下步驟:形成多個(gè)由多導(dǎo)電墊所構(gòu)成的層，該多個(gè)導(dǎo)電墊是鄰接于一溝道的一第一側(cè)壁與一第二側(cè)壁，導(dǎo)電墊各具有鄰近側(cè)面，鄰近側(cè)面是鄰近于該多個(gè)導(dǎo)電墊所對(duì)應(yīng)的溝道第一側(cè)壁與第二側(cè)壁的其中一個(gè)；形成多個(gè)金屬氧化物存儲(chǔ)元件于導(dǎo)電墊鄰近側(cè)面上；于溝道內(nèi)形成一導(dǎo)線(xiàn)，而使導(dǎo)線(xiàn)與金屬氧化物存儲(chǔ)元件有電性交流；以及形成一垂直連接件陣列，該垂直連接件陣列與位于層內(nèi)的導(dǎo)電墊各者有電性交流。該方法更包含一于溝道內(nèi)沉積驅(qū)動(dòng)裝置層的步驟，而使驅(qū)動(dòng)裝置層被布置于存儲(chǔ)元件與導(dǎo)線(xiàn)之間。該方法可特別是用于使用RRAM存儲(chǔ)單元的存儲(chǔ)單元陣列疊層結(jié)構(gòu)。此一方法更可包含在氧化步驟前，于導(dǎo)線(xiàn)溝道內(nèi)形成一氧化物成長(zhǎng)勢(shì)壘層。本發(fā)明說(shuō)明書(shū)亦揭露了其他的實(shí)施例。本發(fā)明的其他方面與優(yōu)點(diǎn)是由所附圖式、以下的實(shí)施例以及本申請(qǐng)權(quán)利要求范圍進(jìn)行揭示。


圖1為一集成電路的方塊圖，該集成電路包含一具有多個(gè)電阻性金屬氧化物存儲(chǔ)元件的存儲(chǔ)單元陣列疊層結(jié)構(gòu)。圖2為圖1所示集成電路一部分的電路圖。
圖3為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖。圖4為一存儲(chǔ)單元陣列的布局圖，該存儲(chǔ)單元陣列是如圖3所示并包含背電極。圖5為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，具有一氧化物成長(zhǎng)勢(shì)壘層。圖6為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的布局圖，該存儲(chǔ)單元陣列是如圖5所示，在導(dǎo)線(xiàn)形成前，于導(dǎo)線(xiàn)溝道內(nèi)具有一氧化物成長(zhǎng)勢(shì)壘層。圖7為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，具有一驅(qū)動(dòng)裝置層，在寫(xiě)入及讀取作業(yè)進(jìn)行的過(guò)程中，驅(qū)動(dòng)裝置層調(diào)整各存儲(chǔ)單元的存儲(chǔ)元件中的電流。圖8為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的布局圖，該存儲(chǔ)單元陣列是如圖7所示，在導(dǎo)線(xiàn)形成前，于導(dǎo)線(xiàn)溝道內(nèi)具有一驅(qū)動(dòng)裝置層。圖9為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示在沉積形成存儲(chǔ)單元的多材料層后的結(jié)構(gòu)。圖10為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一形成導(dǎo)線(xiàn)溝道的步驟后的結(jié)構(gòu)。圖11為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一沉積一氧化物成長(zhǎng)勢(shì)壘層的步驟后的結(jié)構(gòu)。圖12為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一氧化以形成多個(gè)金屬氧化物存儲(chǔ)元件的步驟后的結(jié)構(gòu)。圖13為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一于共享溝道內(nèi)形成一驅(qū)動(dòng)裝置層的步驟后的結(jié)構(gòu)。
`
圖14為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一于共享溝道內(nèi)形成導(dǎo)線(xiàn)的步驟后的結(jié)構(gòu)。圖15為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，是繪示經(jīng)過(guò)一形成第一及第二存儲(chǔ)單元背電極溝道的步驟后的結(jié)構(gòu)。主要元件符號(hào)說(shuō)明110:集成電路112、250:存儲(chǔ)陣列114:字線(xiàn)譯碼器與驅(qū)動(dòng)器116、162:字線(xiàn)118:位線(xiàn)譯碼器120:位線(xiàn)122:總線(xiàn)124:區(qū)塊126:數(shù)據(jù)總線(xiàn)128:數(shù)據(jù)輸入線(xiàn)130:其他電路132:數(shù)據(jù)輸出線(xiàn)134:控制器136:偏壓電路電壓電流源150、202、302、324:第一存儲(chǔ)單元
152、220、304、326:第二存儲(chǔ)單元154、156: 二極管158、160:垂直連接件164:共同位線(xiàn)200:三維存儲(chǔ)單元陣列203:第三存儲(chǔ)單元204、400:襯底205:第四存儲(chǔ)單元206:第一電阻性金屬氧化物存儲(chǔ)元件207,221:鄰近側(cè)面210、224、240、310、332、404、408、430:金屬層212、226、238、308、330、402、428:勢(shì)壘金屬層214,230,328:存儲(chǔ)元件表面222:第二電阻性金屬氧化物存儲(chǔ)元件228,406:第 一絕緣層232、244:側(cè)面234、262、305、321、412、415:溝道236:第一背貫孔242,410:第二絕緣層246:第二背貫孔248、420:場(chǎng)增強(qiáng)層251、252、253、254、255、257:存儲(chǔ)單元疊層結(jié)構(gòu)256,432:第一背貫孔258,434:第二背貫孔260:導(dǎo)線(xiàn)261:第一氧化物成長(zhǎng)勢(shì)壘層263:第二氧化物成長(zhǎng)勢(shì)壘層300,320:存儲(chǔ)單元陣列疊層結(jié)構(gòu)306,414:氧化物成長(zhǎng)勢(shì)壘層312:存儲(chǔ)元件表面322、426:驅(qū)動(dòng)裝置層323:第一驅(qū)動(dòng)裝置層325:第二驅(qū)動(dòng)裝置層416,418:電阻性金屬氧化物存儲(chǔ)元件422、424:存儲(chǔ)元件表面
具體實(shí)施例方式以下將配合圖式圖1-圖15，對(duì)本發(fā)明的實(shí)施例進(jìn)行詳述。在此所述的存儲(chǔ)單元陣列疊層結(jié)構(gòu)是特別關(guān)于具有電阻性金屬氧化物存儲(chǔ)單元(resistive metal oxide memory cell)的結(jié)構(gòu)。然而,關(guān)于三維陣列存儲(chǔ)單元構(gòu)造的敘述并不僅限用于具有電阻性金屬氧化物存儲(chǔ)單元的結(jié)構(gòu)，也可用在具有各種不同存儲(chǔ)單元設(shè)計(jì)的結(jié)構(gòu)。這些各種不同的存儲(chǔ)單元設(shè)計(jì)包含相位改變存儲(chǔ)單元(phase change memorycell)、磁阻存儲(chǔ)單元(magneto resistive memory cell)或自旋轉(zhuǎn)移力矩磁阻存儲(chǔ)單元(spin-transfer torque magneto resistive memory cell)，但不限于此。此夕卜，存儲(chǔ)單兀陣列疊層結(jié)構(gòu)并不僅限于兩個(gè)存儲(chǔ)單元彼此疊層的例子，而可以是有多于兩個(gè)存儲(chǔ)單元彼此疊層的設(shè)計(jì)。圖1是一集成電路的方塊圖，集成電路110包含由存儲(chǔ)單元所構(gòu)成的存儲(chǔ)陣列112,該多個(gè)存儲(chǔ)單元具有可以此處所述方式運(yùn)作的金屬氧化物存儲(chǔ)元件(metal-oxidememory element)。一字線(xiàn)譯碼器與驅(qū)動(dòng)器114具有讀取、寫(xiě)入、寫(xiě)入驗(yàn)證(program verify)及高壓再寫(xiě)入(high voltage program retry)模式,被稱(chēng)接至多條沿存儲(chǔ)陣列112的列排列的字線(xiàn)116,并與該多個(gè)字線(xiàn)116有電性交流(electrical communication)。一位線(xiàn)(行)譯碼器118與多條沿存儲(chǔ)陣列112的行排列的位線(xiàn)120有電性交流，以對(duì)存儲(chǔ)陣列112中的金屬氧化物存儲(chǔ)單元進(jìn)行讀取與寫(xiě)入。多條導(dǎo)線(xiàn)各別于各個(gè)溝道中形成，并與鄰接各條導(dǎo)線(xiàn)的側(cè)面的存儲(chǔ)單元疊層耦接，位線(xiàn)120由該多個(gè)導(dǎo)線(xiàn)形成。地址由總線(xiàn)122提供至字線(xiàn)譯碼器與驅(qū)動(dòng)器114以及位線(xiàn)譯碼器118。位于區(qū)塊124的感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu)包含支持讀取、寫(xiě)入、寫(xiě)入驗(yàn)證及高壓再寫(xiě)入模式的電壓及/或電流源，并經(jīng)由數(shù)據(jù)總線(xiàn)126耦接至位線(xiàn)譯碼器118。數(shù)據(jù)自集成電路110的輸入輸出端或其他位于集成電路100內(nèi)部或外部的數(shù)據(jù)源，經(jīng)由數(shù)據(jù)輸入線(xiàn)128，提供至位于區(qū)塊124的數(shù)據(jù)輸入結(jié)構(gòu)。其他電路130可包含于集成電路之上,例如為一通用處理器(general-purpose processor)或特殊目的應(yīng)用電路(special purpose application circuitry),或者為一提供存儲(chǔ)陣列112支持的單芯片系統(tǒng)功能(system-on-a-chip functionality)的多個(gè)模塊的組合。數(shù)據(jù)是自位于區(qū)塊124的感應(yīng)放大器，經(jīng)由數(shù)據(jù)輸出線(xiàn)132，提供至集成電路110上的輸入輸出端或其他位于集成電路110內(nèi)部或外部的數(shù)據(jù)目標(biāo)。本例中，控制器134的實(shí)施是使用一偏壓配置狀態(tài)機(jī)，控制器134包含控制偏壓電路電壓電流源136的應(yīng)用的邏輯，以控制在此所述的偏壓配置的應(yīng)用?？刂破?34的實(shí)施可使用本發(fā)明所屬領(lǐng)域中具有通常知識(shí)者所熟知的特殊目的邏輯電路(special-purposelogic circuitry)?；蛘?在一實(shí)施例中，控制器134包括實(shí)施于相同的集成電路中的一通用處理器，以執(zhí)行一計(jì)算機(jī)程序來(lái)控制裝置的作業(yè)。在又一實(shí)施例中，特殊目的邏輯電路與通用處理器的組合可用于控制器134的實(shí)施。圖2為顯示圖1集成電路的一部分的電路示意圖。該電路包含一由存儲(chǔ)單元疊層而成、至少包含第一及第二存儲(chǔ)單元150及152的三維陣列。第一及第二存儲(chǔ)單元150、152可包含一包括二極管154及156的驅(qū)動(dòng)裝置層(drive device layer)。第一及第二存儲(chǔ)單元150、152各者與所對(duì)應(yīng)的二極管154、156被電性連接至一共同位線(xiàn)164。第一及第二存儲(chǔ)單元150及152并各自通過(guò)垂直連接件158及160耦接至字線(xiàn)162。圖3為一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖。三維存儲(chǔ)單元陣列200包含一第一存儲(chǔ)單元202、一第二存儲(chǔ)單元220、一第三 存儲(chǔ)單元203及一第四存儲(chǔ)單元205。第一存儲(chǔ)單元202是形成于襯底204之上，并鄰接溝道234。襯底204的材料可為任何適合于其上形成存儲(chǔ)單元的材料，包含二氧化硅(SiO2)但不限于此。
第一存儲(chǔ)單元202包含一鄰接溝道234的導(dǎo)電墊(conductive pad)。該導(dǎo)電墊包含夾于勢(shì)魚(yú)金屬層(barrier metal layer) 212間的金屬層210。在圖式中，相同的材料是以相同的紋理表示，例如圖3中的頂部及底部勢(shì)壘金屬層212。導(dǎo)電墊具有一對(duì)應(yīng)于溝道234側(cè)壁的鄰近側(cè)面207。鄰近側(cè)面207是鄰近溝道234。勢(shì)壘金屬層212可為任何適合的勢(shì)壘金屬材料，包含鈷(Co)、釕(Ru)、鉭(Ta)、氮化鉭(TaN)、氮化銦(InN)或氮化鈦(TiN)但不限于此。勢(shì)魚(yú)金屬層212是用以防止在存儲(chǔ)單元的作業(yè)生命周期(operationallifecycle)中，發(fā)生材料自金屬層210與電阻性金屬氧化物存儲(chǔ)元件(例如206)擴(kuò)散出的狀況。勢(shì)壘金屬層212更具有一足以與貫孔(via)建立良好電性接觸的導(dǎo)電性，從而允許電流在裝置作業(yè)的過(guò)程中通過(guò)金屬層210與電阻性金屬氧化物存儲(chǔ)元件。第一存儲(chǔ)單元202包含一第一電阻性金屬氧化物存儲(chǔ)元件206。第一電阻性金屬氧化物存儲(chǔ)元件206是沿著位在導(dǎo)電墊鄰近側(cè)面207之上的金屬層210表面而形成。金屬層210的材料可為任何適合被氧化而形成電阻性金屬氧化物材料層的金屬材料。金屬層210可為任何適合用以形成其所鄰接的電阻性金屬氧化物的材料，包含鎢(W)、鈦(Ti)、鎳(Ni)、鋁(Al)、銅(Cu)、鋯(Zr)、鈮(Nb)、鉭(Ta)、氮化鈦(TiN)、鉻摻雜鍶鋯合金(Cr-doped SrZr)、鉻摻雜銀鈦合金(Cr-doped SrTi)、鐠韓猛合金(PCM)或鑭韓猛合金(LaCaMn)但不限于此。第一電阻性金屬氧化物存儲(chǔ)兀件206可為任何電阻性金屬氧化物材料，當(dāng)一足夠高的電流通過(guò)第一電阻性金屬氧化物存儲(chǔ)元件206，其電阻是隨著不同電壓的施加而有變化。這樣的電阻變化是用以代表數(shù)據(jù)儲(chǔ)存的一個(gè)比特(bit)。這樣的電阻性金屬氧化物材料包含氧化鎢(WOx)、氧化鈦(TiOx)、氧化鎳(NiOx)、氧化鋁(AlOx)、氧化銅(CuOx)、氧化鋯(ZrOx)、氧化鈮(NbOx)、氧化鉭(TaOx)、氮氧化鈦(TiNOx)、鉻摻雜鋯酸鍶(Cr-doped SrZrO3)、鉻摻雜鈦酸鍶(Cr-doped SrTiO3)、鐠鈣錳氧化物(PCMO)或鑭鈣錳氧化物(LaCaMnO)但不限于此。在一疊層結(jié)構(gòu)中，一第二存儲(chǔ)單元220位于第一存儲(chǔ)單元202之上。此一疊層結(jié)構(gòu)建立起一存儲(chǔ)單元的三維陣列。這樣的三維疊層結(jié)構(gòu)使得具有大量存儲(chǔ)單元的存儲(chǔ)陣列得以形成，進(jìn)而建立具有相同平面面積(the same planar footprint)的立體存儲(chǔ)陣列。第二存儲(chǔ)單元220可具有類(lèi)似于第一存儲(chǔ)單元202的設(shè)計(jì)。具體而言，第二存儲(chǔ)單元220包含一鄰接于溝道234側(cè)面的導(dǎo)電墊。該導(dǎo)電墊具有對(duì)應(yīng)于溝道側(cè)壁的一鄰近側(cè)面221。導(dǎo)電墊包含夾于勢(shì)壘金屬層226間的金屬層224。一第二電阻性金屬氧化物存儲(chǔ)元件222是由金屬層224形成。金屬層224可由與第一存儲(chǔ)單兀202的金屬層210相同的材料制造而成。與第一存儲(chǔ)單元相同，勢(shì)壘金屬層226是用以防止材料自第二電阻性金屬氧化物存儲(chǔ)元件222與金屬層224擴(kuò)散而出，而仍具有足以形成電極接點(diǎn)(electrode contact)的導(dǎo)電性。第二存儲(chǔ)單元220的勢(shì)壘金屬層226可由與用以形成第一存儲(chǔ)單元202的勢(shì)壘金屬層212的材料相同的材料制造而成。第二存儲(chǔ)單元220包含一第二電阻性金屬氧化物存儲(chǔ)元件222，第二電阻性金屬氧化物存儲(chǔ)元件222是沿著沿導(dǎo)電墊鄰近側(cè)面221的金屬層224表面而形成。第一及第二電阻性金屬氧化物存儲(chǔ)元件206及222各自包含構(gòu)成溝道234側(cè)壁一部分的存儲(chǔ)元件表面214與230。第一及第二電阻性金屬氧化物存儲(chǔ)元件206、222具有相對(duì)的二側(cè)面:第一及第二電阻性金屬氧化物存儲(chǔ)元件206、222的其中一側(cè)面為存儲(chǔ)元件表面214及230，而另一側(cè)面 是沿著導(dǎo)電墊的鄰近側(cè)面207、221接觸金屬層210與224。存儲(chǔ)元件表面214與230的布置是使得流經(jīng)存儲(chǔ)元件表面214與230的電流，亦直接流入或流出第一及第二電阻性金屬氧化物存儲(chǔ)元件206、222。第一存儲(chǔ)單元202與第二存儲(chǔ)單元220由第一絕緣層228所分離。為防止存儲(chǔ)單元間有電流通過(guò)，第一絕緣層228由一絕緣體材料形成，從而使得第一存儲(chǔ)單元202與第二存儲(chǔ)單元220電性絕緣。用于制造第一絕緣層228的絕緣體材料可為氮化硅(SiN)但不限于此。第一絕緣層228是位于第二存儲(chǔ)單元220的底面與第一存儲(chǔ)單元202的頂面間。第一絕緣層228實(shí)質(zhì)上完全覆蓋第二存儲(chǔ)單元220的底面，以確保在對(duì)第一與第二存儲(chǔ)單元202、220進(jìn)行寫(xiě)入及讀取時(shí)，電流不會(huì)自第二存儲(chǔ)單元220泄漏(leak)至第一存儲(chǔ)單元202 ;反之亦然。存儲(chǔ)單元疊層結(jié)構(gòu)亦包含一位于第二存儲(chǔ)單元220頂部之上的第二絕緣層242。第二絕緣層242可由任何絕緣體材料形成，包含但不限于氮化硅。第二絕緣層242是用以電性隔離(electrically isolate)第二存儲(chǔ)單元220。第二絕緣層242特別是使得第二存儲(chǔ)單元220與位于結(jié)構(gòu)上方而接觸第二絕緣層242頂部的導(dǎo)線(xiàn)部分電性隔離。這樣的設(shè)置可確保在裝置進(jìn)行讀取與寫(xiě)入作業(yè)時(shí)，自三維存儲(chǔ)單元陣列200其他部分泄漏至第二存儲(chǔ)單元220的電流減到最少。第一存儲(chǔ)單元202、第二存儲(chǔ)單元220以及第一與第二絕緣層228、242彼此疊層，而使得第一及第二存儲(chǔ)單元的電阻性金屬氧化物存儲(chǔ)元件的接觸接口(存儲(chǔ)元件表面214,230)是排列于同一平面上。第一及第二絕緣層228及242分別包含側(cè)面232及244，亦與存儲(chǔ)元件表面214、230位于同一平面上,從而形成一平坦表面(planar surface)的一部分。該平坦表面是沿著用以容納導(dǎo)線(xiàn)的溝道234的側(cè)壁。前述的存儲(chǔ)元件表面214、230以及絕緣的側(cè)面232、244亦沿著平坦表面而具有一沿著溝道234側(cè)壁的形貌。一類(lèi)似于第一及第二存儲(chǔ)單元202、220的疊層結(jié)構(gòu)是形成于鄰接溝道234的另一側(cè)面處，而與前述第一及第 二存儲(chǔ)單元202、220的疊層結(jié)構(gòu)相對(duì)。形成于鄰接溝道與第一、第二存儲(chǔ)單元202、220所在疊層相對(duì)的側(cè)面處的疊層結(jié)構(gòu)包含第三及第四存儲(chǔ)單元203及205。第三及第四存儲(chǔ)單元203及205可具有類(lèi)似于于第一及第二存儲(chǔ)單元202及220的結(jié)構(gòu)。此一類(lèi)似疊層結(jié)構(gòu)包含位于各存儲(chǔ)單元的電阻性金屬氧化物存儲(chǔ)元件上，而沿著導(dǎo)電墊的鄰近側(cè)面的存儲(chǔ)元件表面。鄰近側(cè)面是鄰近于溝道234。溝道234具有相對(duì)二側(cè)壁:一側(cè)壁是鄰接于第一及第二存儲(chǔ)單元202及220，另一側(cè)壁則鄰接于第三及第四存儲(chǔ)單元203及205。第三及第四存儲(chǔ)單元203、205存儲(chǔ)元件表面的位置是沿著溝道234鄰接于第三、第四存儲(chǔ)單元203、205的側(cè)壁。一導(dǎo)線(xiàn)形成于溝道234中，以提供第一、第二存儲(chǔ)單元202、220以及第三、第四存儲(chǔ)單元203、205 —電子接點(diǎn)(electrical contact)。在寫(xiě)入及讀取作業(yè)進(jìn)行時(shí),導(dǎo)線(xiàn)是形成陣列中第一至第四存儲(chǔ)單元202、220、203及205的共同位線(xiàn)。如前所述，第一至第四存儲(chǔ)單元202、220、203及205的存儲(chǔ)元件表面是位于沿著溝道234側(cè)壁處。于溝道中形成導(dǎo)線(xiàn)而填滿(mǎn)整個(gè)溝道，確保了導(dǎo)線(xiàn)與第一至第四存儲(chǔ)單元202、220、203及205各者的整面存儲(chǔ)元件表面間形成良好的電性接觸。因此，于溝道中形成導(dǎo)線(xiàn)的工藝為一自對(duì)準(zhǔn)工藝。此一自對(duì)準(zhǔn)工藝不使用任何額外的掩?；蚩涛g工藝來(lái)確保整個(gè)三維疊層陣列中第一至第四存儲(chǔ)單元202、220、203、205各電阻性金屬氧化物存儲(chǔ)元件的存儲(chǔ)元件表面整面皆有良好的電性接觸。該自對(duì)準(zhǔn)工藝減少了此種裝置的制造成本以及制造瑕疵的風(fēng)險(xiǎn)。
圖3所示的實(shí)施例中，導(dǎo)線(xiàn)包含一沉積于溝道234底部及側(cè)壁的勢(shì)壘金屬層238，以及一金屬層240。勢(shì)壘金屬層238可由任何一種前述的勢(shì)壘金屬材料來(lái)形成。金屬層240形成于溝道234內(nèi)而鄰接勢(shì)壘金屬層238。金屬層240可包括例如:鈦(Ti)、鎢(W)、鐿(Yb)、鋱(Tb)、釔⑴、鈧(Sc)、鉿(Hf)、鋯(Zr)、鈮(Nb)、鉻(Cr)、釩(V)、鋅(Zn)、錸(Re)、鈷(Co)、銠(Rh)、鈀(Pd)、鉬(Pt)、鑰(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、銥(Ir)、鑭(La)、鎳(Ni)、氮(N)、氧(O)、釕(Ru)及該多個(gè)元素的組合中的一或多種元素。勢(shì)壘金屬層238是作為一附著層(adhesion layer),以形成一更易于金屬層240的接合(bond)的表面。勢(shì)壘金屬層238自溝道234延伸而出并于存儲(chǔ)單元疊層結(jié)構(gòu)上環(huán)繞金屬層240，以包圍(encapsulate)金屬層240。因此導(dǎo)線(xiàn)的勢(shì)魚(yú)金屬層238形成一位于存儲(chǔ)單元疊層結(jié)構(gòu)頂部之上的表面，是為在后續(xù)的工藝及封裝中建立電性接觸的所在。勢(shì)壘金屬層238的使用更提供一附著表面，相較于存儲(chǔ)元件表面214及230而言，該附著表面是更易于后續(xù)工藝與封裝中建立電性接觸的接合。第一至第四存儲(chǔ)單元202、220、203及205各包含一位于垂直連接件陣列中的對(duì)應(yīng)垂直連接件。垂直連接件陣列提供與上方電路間的電性接觸。垂直連接件陣列包含一第一背貫孔(back via) 236，是延伸通過(guò)第二絕緣層242、第二存儲(chǔ)單元220以及第一絕緣層228，直至第一存儲(chǔ)單元202的勢(shì)壘金屬層212的頂面。第一背貫孔236包含一用以與第一存儲(chǔ)單元202形成電性接觸的導(dǎo)電材料。電極可包括例如:鈦、鎢、鐿、鋱、釔、鈧、鉿、鋯、鈮、鉻、釩、鋅、錸、鈷、銠、鈀、鉬、鑰、鋁、鉭、銅、銥、鑭、鎳、氮、氧、釕及該多個(gè)元素的組合中的一或多種元素。位于第一背貫孔236內(nèi)的導(dǎo)電材料與第一存儲(chǔ)單元202間的電性接觸，是使得電流得以通過(guò)勢(shì)壘金屬層212而進(jìn)入金屬層210以及電阻性金屬氧化物存儲(chǔ)元件206。第一背貫孔236可包含一沿著第一背貫孔236的側(cè)壁形成的絕緣層。該絕緣層確保了填充于第一背貫孔236內(nèi)的導(dǎo)電材料維持著與第二存儲(chǔ)單元220間的電性隔離。一第二背貫孔246延伸通過(guò)第二絕緣層242而到達(dá)第二存儲(chǔ)單元220的勢(shì)壘金屬層226的頂面。一導(dǎo)電材料是形成于第二背貫孔246內(nèi)，以建立上方電路與第二存儲(chǔ)單元220間的電性接觸。第二背 貫孔246內(nèi)的導(dǎo)電材料可包括例如:鈦、鶴、鐿、鋪、乾、鈧、鉿、錯(cuò)、銀、鉻、銀、鋅、錸、鈷、錯(cuò)、鈕、鉬、鑰、招、鉭、銅、銥、鑭、鎳、氮、氧、釕及該多個(gè)元素的組合中的一或多種元素。如同通往第一存儲(chǔ)單元的第一背貫孔236，形成通往勢(shì)壘金屬層226頂部的第二背貫孔246是建立電性接觸，使得電流可自電極而來(lái)，通過(guò)勢(shì)壘金屬層226，而進(jìn)入金屬層224以及電阻性金屬氧化物存儲(chǔ)元件222。第三及第四存儲(chǔ)單元203及205可包含建立與上方電路間的電性接觸的貫孔。第三及第四存儲(chǔ)單元203、205的貫孔可具有與通往第一及第二存儲(chǔ)單元202、220的第一及第二背貫孔236、246相同的結(jié)構(gòu)。第一、第二存儲(chǔ)單元中的第一及第二電阻性金屬氧化物存儲(chǔ)元件206及222可包含場(chǎng)增強(qiáng)層248。如圖3所示，場(chǎng)增強(qiáng)層248具有一鄰接勢(shì)壘金屬層212及226而形成的材料，該材料并覆蓋部分的第一、第二電阻性金屬氧化物存儲(chǔ)元件206、222的頂部與底部水平表面。場(chǎng)增強(qiáng)層248可例如包括氮氧化鈦(TiNOx)、二氧化硅(SiO2)、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鋁(AlOx)、氧化鎢(WOx)等等，并傾向選擇具有較第一、第二電阻性金屬氧化物存儲(chǔ)元件206、222高的電阻的材料作為場(chǎng)增強(qiáng)層248。圖4繪示一存儲(chǔ)陣列250的布局圖，是使用圖3所示的存儲(chǔ)單元疊層結(jié)構(gòu)并有電極形成。存儲(chǔ)陣列250至少包含存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255及257。存儲(chǔ)單元疊層結(jié)構(gòu)可以一種交錯(cuò)方式排列，于溝道262的鄰接側(cè)面，該多個(gè)存儲(chǔ)單元疊層結(jié)構(gòu)是藉此而不直接相對(duì)，如此使得沿著溝道262不存在有鏡向?qū)ΨQ(chēng)。存儲(chǔ)單元疊層結(jié)構(gòu)各包含第一背貫孔256及第二背貫孔258。第一及第二背貫孔256及258的布置方式是使得第二絕緣層242沿著頂面分離第一及第二背貫孔256及258，以確保第一及第二背貫孔256、258彼此電性隔離。第一與第二背貫孔256與258間的電性隔離，是使得對(duì)于存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255及257內(nèi)存儲(chǔ)單元的寫(xiě)入或讀取，可以一選擇群組的方式進(jìn)行。在各個(gè)存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255、257內(nèi)，第一及第二背貫孔256、258將各存儲(chǔ)單元耦接至上方電路。存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255及257各自耦接至導(dǎo)線(xiàn)260。導(dǎo)線(xiàn)260形成于溝道262內(nèi)。如同前文所述，各個(gè)存儲(chǔ)單元疊層結(jié)構(gòu)的存儲(chǔ)單元的存儲(chǔ)元件表面是形成溝道262側(cè)壁的一部分。于溝道262內(nèi)、存儲(chǔ)元件表面形成側(cè)壁一部分處沉積導(dǎo)線(xiàn)260，確保了導(dǎo)線(xiàn)260與各存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255、257內(nèi)各個(gè)存儲(chǔ)單元的電阻性金屬氧化物存儲(chǔ)元件的存儲(chǔ)元件表面整面間有完全的電性接觸。因此，于溝道262中形成導(dǎo)線(xiàn)260為一自對(duì)準(zhǔn)工藝，不須使用任何額外的掩模來(lái)確保與電阻性金屬氧化物存儲(chǔ)元件間有完全的電性接觸。在讀取或?qū)懭胱鳂I(yè)進(jìn)行時(shí)，導(dǎo)線(xiàn)260可作為一共同位線(xiàn)。作為共同位線(xiàn)的導(dǎo)線(xiàn)可耦接至上方電路，如圖1所示。導(dǎo)線(xiàn)260與第一、第二背貫孔256、258各者間，是由第二絕緣層242沿著存儲(chǔ)陣列250的頂面而分開(kāi)。如前文所述，第二絕緣層242可為任合可用以電性隔離存儲(chǔ)陣列內(nèi)元件(包含導(dǎo)線(xiàn)260以及第一及第二背貫孔256及258各者)的材料。圖5為另一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，存儲(chǔ)單元陣列疊層結(jié)構(gòu)300包含氧化物成長(zhǎng)勢(shì)魚(yú)層(oxide growth barrier layer) 306。圖5標(biāo)的存儲(chǔ)單元陣列疊層結(jié)構(gòu)300包含第一存儲(chǔ)單元302及第二存儲(chǔ)單元304。位于疊層結(jié)構(gòu)內(nèi)的第一與第二存儲(chǔ)單元302、304可為具有相同于先前圖3所示的結(jié)構(gòu)的電阻性金屬氧化物存儲(chǔ)單元。圖5所示的存儲(chǔ)陣列疊層結(jié)構(gòu)中的導(dǎo)線(xiàn)包含一氧化物成長(zhǎng)勢(shì)壘層306。于電阻性金屬氧化物存儲(chǔ)元件形成之前，氧化物成長(zhǎng)勢(shì)壘層306是形成一位于溝道中而沿著溝道側(cè)壁的層。

氧化物成長(zhǎng)勢(shì)壘層306允許氧原子于氧化工藝中擴(kuò)散通過(guò)氧化物成長(zhǎng)勢(shì)壘層306，而在整個(gè)氧化以及其他材料的沉積與刻蝕工藝中，仍維持與已形成的氧化物成長(zhǎng)勢(shì)壘層306整體相近的化學(xué)計(jì)量比(stoichiometry)。此外,在氧化包括了部分溝道側(cè)壁的金屬氧化物存儲(chǔ)元件接口(存儲(chǔ)元件表面312)的過(guò)程中，氧化物成長(zhǎng)勢(shì)壘層306是用以防止粗糙情形與缺陷的產(chǎn)生。氧化物成長(zhǎng)勢(shì)壘層306形成于存儲(chǔ)元件表面312上，從而限制了氧化物存儲(chǔ)元件于氧化工藝中往共享溝道內(nèi)的成長(zhǎng)。限制存儲(chǔ)元件表面312往溝道305內(nèi)的成長(zhǎng)是確保了氧化物成長(zhǎng)勢(shì)壘層306、導(dǎo)線(xiàn)與第一及第二存儲(chǔ)單元302、304的電阻性金屬氧化物存儲(chǔ)元件間可建立較強(qiáng)的電性接觸。最后，氧化物成長(zhǎng)勢(shì)壘層306提供了相較于存儲(chǔ)元件表面312而言，更易于導(dǎo)線(xiàn)附著的表面。導(dǎo)線(xiàn)可包含一形成于氧化物成長(zhǎng)勢(shì)壘層306與金屬層310間的勢(shì)壘金屬層308。此一形態(tài)確保了較強(qiáng)的電性接觸是形成于電阻性金屬氧化物存儲(chǔ)元件與導(dǎo)線(xiàn)之間。氧化物成長(zhǎng)勢(shì)壘層306可為任何于氧化工藝中能夠允許氧原子擴(kuò)散通過(guò)的材料。此外，氧化物成長(zhǎng)勢(shì)壘層306必須能夠于提高氧化濃度與工藝溫度的情況下，維持與已形成的氧化物成長(zhǎng)勢(shì)壘層整體相近的化學(xué)計(jì)量比，以助于確保來(lái)自氧化物成長(zhǎng)勢(shì)壘層內(nèi)的原子不會(huì)擴(kuò)散至存儲(chǔ)單元。最后，氧化物成長(zhǎng)勢(shì)壘層306無(wú)論是作為一導(dǎo)體(conductor)或者一介電質(zhì)(dielectric),皆可于施加一電場(chǎng)的情況下傳導(dǎo)電荷。氧化物成長(zhǎng)勢(shì)魚(yú)層306的導(dǎo)電性是確保了在存儲(chǔ)單元的寫(xiě)入及讀取作業(yè)進(jìn)行時(shí)，有足夠的電流自電阻性金屬氧化物存儲(chǔ)元件通過(guò)氧化物成長(zhǎng)勢(shì)壘層306而進(jìn)入導(dǎo)線(xiàn)中。氧化物成長(zhǎng)勢(shì)壘層306可為氮氧化鈦(TiNOx)或任何其他具有以上特性的材料。圖6為圖5所示的存儲(chǔ)單元陣列的布局圖，在導(dǎo)線(xiàn)形成前，于導(dǎo)線(xiàn)溝道具有一氧化物成長(zhǎng)勢(shì)壘層。除此之外，圖6的布局類(lèi)似于圖4。一第一氧化物成長(zhǎng)勢(shì)壘層261及一第二氧化物成長(zhǎng)勢(shì)壘層263是以沿著溝道262的相對(duì)二側(cè)壁的方式布置。第一及第二氧化物成長(zhǎng)勢(shì)壘層261及263各覆蓋溝道262的一側(cè)壁表面。第一及第二氧化物成長(zhǎng)勢(shì)壘層261、263是用以限制各存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255、257的金屬氧化物存儲(chǔ)元件于氧化工藝中向溝道262內(nèi)成長(zhǎng)。此外，相較于附著在各存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255、257的金屬氧化物存儲(chǔ)元件的表面，沉積在溝道262內(nèi)的導(dǎo)線(xiàn)260可更容易地附著至第一及第二氧化物成長(zhǎng)勢(shì)壘層261及263上。圖7為又一存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖，存儲(chǔ)單元陣列疊層結(jié)構(gòu)320具有一驅(qū)動(dòng)裝置層(drive device layer) 322。圖7標(biāo)的存儲(chǔ)單元陣列疊層結(jié)構(gòu)320包含第一存儲(chǔ)單元324及第二存儲(chǔ)單元326。位于疊層結(jié)構(gòu)內(nèi)的第一與第二存儲(chǔ)單元324、326可為具有相同于先前所述結(jié)構(gòu)的結(jié)構(gòu)的電阻性金屬氧化物存儲(chǔ)單元。驅(qū)動(dòng)裝置層322是形成于溝道321內(nèi)，沿著溝道321的側(cè)壁，而形成與存儲(chǔ)元件表面328間的接觸。在圖7所示的實(shí)施例中，一導(dǎo)線(xiàn)是形成于溝道內(nèi)并覆蓋于驅(qū)動(dòng)裝置層322上，而使驅(qū)動(dòng)裝置層322恰好位于存儲(chǔ)元件表面328與導(dǎo)線(xiàn)之間。如同在已經(jīng)描述的實(shí)施例中，導(dǎo)線(xiàn)可包含一勢(shì)壘金屬層330及一金屬層332?；蛘?，一氧化物成長(zhǎng)勢(shì)壘層可位于驅(qū)動(dòng)裝置層322與存儲(chǔ)元件表面328間。氧化物成長(zhǎng)勢(shì)壘層是用以限制電阻性金屬氧化物存儲(chǔ)元件于氧化工藝中向溝道321內(nèi)成長(zhǎng)。此夕卜，在驅(qū)動(dòng)裝置層形成時(shí)，氧化物成長(zhǎng)勢(shì)壘層建立了一個(gè)使驅(qū)動(dòng)裝置層322更容易附著于上的表面。驅(qū)動(dòng)裝置層322可為任何能夠調(diào)整電流而使電流由單一方向通過(guò)存儲(chǔ)單元陣列疊層結(jié)構(gòu)320中存儲(chǔ)單元的結(jié)構(gòu)與材料。在一實(shí)施例中，一二極管可用以調(diào)整通過(guò)存儲(chǔ)單元的電流。該二極管可為任何的二極管結(jié)構(gòu)，并包括任何適用于制造該結(jié)構(gòu)的材料。舉例而言，驅(qū)動(dòng)裝置層322可為一金屬氧化物二極管結(jié)構(gòu)?；蛘?，驅(qū)動(dòng)裝置層322可為一隧穿二極管結(jié)構(gòu)。驅(qū)動(dòng)裝置層322是用以于讀取及寫(xiě)入作業(yè)進(jìn)行時(shí)，控制在一指定存儲(chǔ)單元或存儲(chǔ)單元群內(nèi)的電流。對(duì)于驅(qū)動(dòng)裝置層322施加一偏壓，使得通過(guò)一指定存儲(chǔ)單元的電流引起一選擇機(jī)制，藉此可讀取或?qū)懭朐摱鄠€(gè)電流流經(jīng)的存儲(chǔ)單元。通過(guò)使用存儲(chǔ)元件表面328構(gòu)成溝道321側(cè)壁的一部分的存儲(chǔ)單元陣列疊層結(jié)構(gòu)320，可經(jīng)由一簡(jiǎn)單的沉積工藝輕易地將驅(qū)動(dòng)裝置層322納入整體結(jié)構(gòu)之中。除了工藝容易之外，將驅(qū)動(dòng)裝置層322結(jié)合至沿存儲(chǔ)單元陣列疊層結(jié)構(gòu)320側(cè)壁處，尚有助于確保存儲(chǔ)元件表面328與驅(qū)動(dòng) 裝置層322間的電性接觸。圖8為圖7所示的存儲(chǔ)單元陣列的布局圖，在導(dǎo)線(xiàn)形成前，于導(dǎo)線(xiàn)溝道具有一驅(qū)動(dòng)裝置層。除此之外，圖8的布局類(lèi)似于圖4。在導(dǎo)線(xiàn)形成于溝道262之內(nèi)前，一第一驅(qū)動(dòng)裝置層323及一第二驅(qū)動(dòng)裝置層325是沿著溝道262的相對(duì)二側(cè)壁而形成。第一及第二驅(qū)動(dòng)裝置層323及325沿著溝道262的相對(duì)二側(cè)壁形成，并被布置成位于存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255及257各自的金屬氧化物存儲(chǔ)元件與形成于溝道262內(nèi)的導(dǎo)線(xiàn)間。第一及第二驅(qū)動(dòng)裝置層323、325是通過(guò)限制流經(jīng)相對(duì)應(yīng)的金屬氧化物存儲(chǔ)元件與導(dǎo)線(xiàn)間的電流，而被用以控制通過(guò)存儲(chǔ)單元疊層結(jié)構(gòu)251、252、253、254、255及257的金屬氧化物存儲(chǔ)元件的電流。圖9-圖15是描繪制造前述的各種存儲(chǔ)單元陣列結(jié)構(gòu)的方法的步驟。圖9繪示在沉積形成存儲(chǔ)單元陣列疊層構(gòu)造的多材料層后，于未經(jīng)刻蝕步驟的情況下，一疊層結(jié)構(gòu)的截面圖。該疊層結(jié)構(gòu)包含了多個(gè)層導(dǎo)電墊層。疊層結(jié)構(gòu)是形成于襯底400之上。襯底400可為任何適合于其上形成存儲(chǔ)單元的材料。在所示實(shí)施例中，襯底400為二氧化硅。襯底400可為一介電材料，除非置于一電場(chǎng)中，否則不傳導(dǎo)電荷。第一存儲(chǔ)單元于第一導(dǎo)電墊層內(nèi)形成，第一導(dǎo)電墊層包含了由勢(shì)壘金屬層402、金屬層404以及另一勢(shì)壘金屬層402所構(gòu)成的第一存儲(chǔ)單元疊層。勢(shì)壘金屬層402及金屬層404可為任何于前文提及的材料。金屬層404較佳地選用其氧化物可作為電阻性金屬氧化物存儲(chǔ)元件的金屬。在由勢(shì)壘金屬層402、金屬層404及另一勢(shì)壘金屬層402構(gòu)成的第一存儲(chǔ)單元疊層的頂部，一第一絕緣層406形成于其上。第一絕緣層406是用以隔絕由第一存儲(chǔ)單元疊層形成的存儲(chǔ)單元以及形成于第一絕 緣層406上方的存儲(chǔ)單元。第二存儲(chǔ)單元于第二導(dǎo)電墊層內(nèi)形成，第二導(dǎo)電墊層包含了由沉積于第一絕緣層406上的勢(shì)壘金屬層402、金屬層408與另一勢(shì)壘金屬層402構(gòu)成的第二存儲(chǔ)單元疊層。勢(shì)壘金屬層402及金屬層408可為與用以形成第一存儲(chǔ)單元疊層的勢(shì)壘金屬層402、金屬層404的材料相同的材料。一第二絕緣層410沉積于第二存儲(chǔ)單元疊層之上。第二絕緣層410是用以電性隔絕形成于第二存儲(chǔ)單元疊層的存儲(chǔ)單元以及位于第二絕緣層410上方的材料。如前文所述，第一及第二絕緣層406及410可為任何可用以電性隔絕存儲(chǔ)單元的適當(dāng)材料。在所示實(shí)施例中，第一及第二絕緣層406、410為氮化硅。圖10是繪示在溝道412形成后，該疊層結(jié)構(gòu)的截面圖。在如圖9所示沉積導(dǎo)電墊層后，形成一延伸至襯底的溝道412。溝道412是刻蝕通過(guò)導(dǎo)電墊層而于到達(dá)襯底層時(shí)停止，形成多個(gè)導(dǎo)電墊。導(dǎo)電墊以沿著鄰接溝道412側(cè)面的方式形成，該多個(gè)導(dǎo)電墊各具有對(duì)應(yīng)于溝道一側(cè)面的一鄰近側(cè)面。更具體地說(shuō)，溝道412是通過(guò)刻蝕通過(guò)第二絕緣層410、第二存儲(chǔ)單元疊層(包含由位于頂部的勢(shì)壘金屬層402、金屬層408以及位于底部的勢(shì)壘金屬層402構(gòu)成的疊層)、第一絕緣層406以及第一存儲(chǔ)單元疊層(包含由位于頂部的勢(shì)壘金屬層402、金屬層404以及位于底部的勢(shì)壘金屬層402構(gòu)成的疊層)而形成。溝道412通過(guò)刻蝕通過(guò)該多個(gè)材料層而到達(dá)襯底400的材料，使得襯底400材料的頂面構(gòu)成溝道412的底部。圖11繪示在另一實(shí)施例中，于溝道412形成后再經(jīng)過(guò)一沉積氧化物成長(zhǎng)勢(shì)壘層414的步驟，所得到的存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖。根據(jù)該另一實(shí)施例，在此步驟中，一氧化物成長(zhǎng)勢(shì)壘層是在形成導(dǎo)線(xiàn)用溝道412的步驟后形成于溝道412內(nèi)。如前文所述，氧化物成長(zhǎng)勢(shì)壘層414是用以防止在氧化工藝中，電阻性金屬氧化物元件向共享的溝道412內(nèi)成長(zhǎng)。此外，氧化物成長(zhǎng)勢(shì)壘層414提供一導(dǎo)線(xiàn)或驅(qū)動(dòng)裝置層附著的表面，相較于存儲(chǔ)元件表面，該表面可使形成位線(xiàn)的導(dǎo)線(xiàn)以及驅(qū)動(dòng)裝置層更容易接合于上。氧化物成長(zhǎng)勢(shì)壘層414的沉積可使用任何適合的方法，包含化學(xué)氣相沉積或物理氣相沉積。氧化物成長(zhǎng)勢(shì)壘層414是沉積以便形成沿著溝道412側(cè)壁的一個(gè)層。氧化物成長(zhǎng)勢(shì)壘層可為任何適合于氧化工藝中允許氧原子擴(kuò)散通過(guò)，且于存儲(chǔ)單元寫(xiě)入及讀取作業(yè)進(jìn)行時(shí)將電荷自電阻性金屬氧化物存儲(chǔ)元件傳導(dǎo)至導(dǎo)線(xiàn)的材料。如圖9所示，氧化物成長(zhǎng)勢(shì)壘層的材料為氮化鈦。圖12繪示在經(jīng)過(guò)一氧化形成第一及第二存儲(chǔ)單元的電阻性金屬氧化物存儲(chǔ)元件416及418的步驟后，存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖。在氧化工藝中，該多個(gè)位于溝道內(nèi)的層被氧化，使得部分的金屬層408、404被氧化而形成電阻性金屬氧化物存儲(chǔ)元件418及416。不論在氧化物成長(zhǎng)勢(shì)壘層414存在或不存在的狀況下，氧化步驟皆可發(fā)生。如先前實(shí)施例所述，氧化物成長(zhǎng)勢(shì)壘層可為一經(jīng)氧化而形成一氧化物成長(zhǎng)勢(shì)壘層414的材料。在圖10所示實(shí)施例中，氧化物成長(zhǎng)勢(shì)壘層的原材料為氮化鈦，而經(jīng)氧化以形成氮氧化鈦(TiNOx)。由電阻性金屬氧化物存儲(chǔ)元件416及418形成存儲(chǔ)元件表面(電阻性金屬氧化物存儲(chǔ)元件的接觸接口)422及424，電流通過(guò)存儲(chǔ)元件表面422及424而流入、流出電阻性金屬氧化物存儲(chǔ)元件418及416。在圖12所示的實(shí)施例中，該氧化步驟亦包含形成場(chǎng)增強(qiáng)層420，場(chǎng)增強(qiáng)層420是形成于電阻性金屬氧化物存儲(chǔ)元件416、418頂部及底部水平表面的至少一者的一個(gè)部分。場(chǎng)增強(qiáng)層420可以將電阻性金屬氧化物存儲(chǔ)元件416及418夾于場(chǎng)增強(qiáng)層420間的形態(tài)形成。場(chǎng)增強(qiáng)層是由具有較低的導(dǎo)電性的材料所形成，以使通過(guò)勢(shì)壘金屬層402的電流是被引導(dǎo)出勢(shì)壘金屬層402而進(jìn)入電阻性金屬氧化物存儲(chǔ)元件416、418。此一形態(tài)增加電阻性金屬氧化物存儲(chǔ)元件內(nèi)的電流，使得在存儲(chǔ)陣列整體操作電流較低的情況下，可達(dá)到適當(dāng)?shù)淖x取及寫(xiě)入電流電平(current level)。在所述實(shí)施例中，是通過(guò)在氧化工藝中氧化部分的勢(shì)壘金屬層402來(lái)形成場(chǎng)增強(qiáng)層。如前所述，場(chǎng)增強(qiáng)層可由氮氧化鈦材料形成。或者在另一實(shí)施例中，不形成場(chǎng)增強(qiáng)層420。圖13繪示在又一實(shí)施例中，于氧化步驟后再經(jīng)過(guò)于溝道內(nèi)形成驅(qū)動(dòng)裝置層426的步驟，所得到的存儲(chǔ)單元陣列疊層結(jié)構(gòu)的截面圖。驅(qū)動(dòng)裝置層426可在以氧化方式形成第一及第二存儲(chǔ)單元的電阻性 金屬氧化物存儲(chǔ)元件416、418后，經(jīng)由沉積方式來(lái)形成。如前所述，驅(qū)動(dòng)裝置層426可由任何能夠調(diào)整通過(guò)電阻性金屬氧化物存儲(chǔ)元件416及418的電流的適當(dāng)材料與結(jié)構(gòu)來(lái)形成。舉例而言，驅(qū)動(dòng)裝置層426可為金屬氧化物二極管或隧穿二極管的任一者。此外，可以使用氧化物成長(zhǎng)勢(shì)壘層的結(jié)構(gòu)來(lái)形成驅(qū)動(dòng)裝置層426，而使驅(qū)動(dòng)裝置層426沉積于氧化物成長(zhǎng)勢(shì)壘層頂部之上。圖14繪示在另一實(shí)施例中，一包含氧化物成長(zhǎng)勢(shì)壘層414的疊層結(jié)構(gòu)，于溝道415內(nèi)形成導(dǎo)電位線(xiàn)后所得到的截面圖。于溝道415內(nèi)形成導(dǎo)電位線(xiàn)的步驟，可包含于溝道415內(nèi)沉積一勢(shì)壘金屬層428以及一金屬層430。更具體地說(shuō)，勢(shì)壘金屬層428是沉積于溝道415內(nèi)的氧化物成長(zhǎng)勢(shì)壘金屬層上。溝道415剩下的空間被金屬層430填滿(mǎn)，而勢(shì)壘金屬層428再沉積于溝道415頂部之上，使得金屬層430是完全被勢(shì)壘金屬層428所包圍。勢(shì)壘金屬層428及金屬層430可由任何前述的勢(shì)壘金屬材料或金屬層材料來(lái)形成。導(dǎo)線(xiàn)的形成可在溝道415內(nèi)具有或不具有氧化物成長(zhǎng)勢(shì)壘層414、或溝道415內(nèi)具有或不具有驅(qū)動(dòng)裝置層、或任何其他兩種不同實(shí)施例的組合的狀況下。圖15是繪示在一實(shí)施例中，一不具有氧化物成長(zhǎng)勢(shì)壘層或驅(qū)動(dòng)裝置層的疊層結(jié)構(gòu)，在經(jīng)過(guò)形成一垂直連接件陣列的步驟后所得到的截面圖；該垂直連接件陣列形成步驟包含形成第一及第二背貫孔432及434。第一背貫孔432是由刻蝕通過(guò)第二絕緣層410、第二存儲(chǔ)單元疊層(包含由位于頂部的勢(shì)壘金屬層402、金屬層408以及位于底部的勢(shì)壘金屬層402構(gòu)成的疊層)以及第一絕緣層406的步驟來(lái)形成。此一刻蝕暴露出第一存儲(chǔ)單元疊層的頂面(即第一存儲(chǔ)單元疊層的勢(shì)壘金屬層402的頂面)。形成第一背貫孔432的步驟更包含以一導(dǎo)電材料填充貫孔，以形成上方電路與第一存儲(chǔ)單元間的電性接觸。形成垂直連接件陣列的步驟也包含刻蝕通過(guò)第二絕緣層410的步驟，使得一第二背貫孔434以延伸至第二存儲(chǔ)單元疊層的勢(shì)壘金屬層402頂部的形式形成。形成第二背貫孔434的步驟包含以一導(dǎo)電材料填充貫孔，以制造與第二存儲(chǔ)單元間的電性接觸。第一及第二存儲(chǔ)單元背貫孔是于實(shí)體上與電性上皆彼此隔絕，以使得存儲(chǔ)單元可被選擇性的寫(xiě)入及讀取。綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明 的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種集成電路裝置，包括: 一導(dǎo)線(xiàn)，具有一第一側(cè)面及一第二側(cè)面； 多個(gè)層，該多個(gè)層各由布置于鄰接該導(dǎo)線(xiàn)的該第一側(cè)面與該第二側(cè)面的多個(gè)導(dǎo)電墊所構(gòu)成，該多個(gè)導(dǎo)電墊各具有一鄰近側(cè)面，該多個(gè)鄰近側(cè)面是鄰近于該多個(gè)導(dǎo)電墊對(duì)應(yīng)的該第一側(cè)面與該第二側(cè)面的其中一個(gè)； 多個(gè)金屬氧化物存儲(chǔ)元件，位于該多個(gè)鄰近側(cè)面上，并與該多個(gè)導(dǎo)電墊對(duì)應(yīng)的該第一側(cè)面與該第二側(cè)面的其中一個(gè)有電性交流；以及 一垂直連接件陣列，由多個(gè)垂直連接件所構(gòu)成，該多個(gè)垂直連接件是分別與該多個(gè)導(dǎo)電墊以及一上方電路有電性交流。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其中該多個(gè)導(dǎo)電墊中的至少二個(gè)是疊層而使至少一第一導(dǎo)電墊被布置于一第二導(dǎo)電墊之上，且該第一導(dǎo)電墊的一遠(yuǎn)離側(cè)面被布置于較該第二導(dǎo)電墊的一遠(yuǎn)離側(cè)面接近該導(dǎo)線(xiàn)處，該第一導(dǎo)電墊的該遠(yuǎn)離側(cè)面與該第二導(dǎo)電墊的該遠(yuǎn)離側(cè)面是與對(duì)應(yīng)的該多個(gè)垂直連接件有電性交流。
3.根據(jù)權(quán)利要求1所述的集成電路裝置，其中該多個(gè)導(dǎo)電墊各包含位于該多個(gè)金屬氧化物存儲(chǔ)元件的其中一個(gè)與該多個(gè)垂直連接件的其中一個(gè)之間的一金屬層，該金屬層具有該鄰近側(cè)面。
4.根據(jù)權(quán)利要求3所述的集成電路裝置，其中該金屬層的一氧化部分是一電阻性金屬氧化物存儲(chǔ)元件，使得該電阻性金屬氧化物存儲(chǔ)元件是沿著該多個(gè)導(dǎo)電墊的該多個(gè)金屬層的鄰近側(cè)面布置。
5.根據(jù)權(quán)利要求4所述的集成電路裝置，其中該多個(gè)導(dǎo)電墊更包含多個(gè)勢(shì)壘金屬層，該金屬層被布置于該多個(gè)勢(shì)壘金屬層的至少二者之間。
6.根據(jù)權(quán)利要求4所述的集成電路裝置，其中該多個(gè)導(dǎo)電墊更包含多個(gè)場(chǎng)增強(qiáng)結(jié)構(gòu)，該多個(gè)金屬氧化物存儲(chǔ)元件各包含鄰近于所對(duì)應(yīng)的一溝道的一第一側(cè)壁與一第二側(cè)壁的其中一個(gè)的一鄰近端，該多個(gè)場(chǎng)增強(qiáng)結(jié)構(gòu)是鄰接該多個(gè)鄰近端。
7.根據(jù)權(quán)利要求4所述的集成電路裝置，其中一氧化物成長(zhǎng)勢(shì)壘層被布置于該多個(gè)金屬氧化物存儲(chǔ)元件的至少一者以及該至少一金屬氧化物存儲(chǔ)元件所對(duì)應(yīng)的該第一側(cè)面與該第二側(cè)面的其中一個(gè)之間。
8.根據(jù)權(quán)利要求4所述的集成電路裝置，其中一驅(qū)動(dòng)裝置層被布置于該多個(gè)金屬氧化物存儲(chǔ)元件的至少一者以及該至少一金屬氧化物存儲(chǔ)元件所對(duì)應(yīng)的該第一側(cè)面與該第二側(cè)面的其中一個(gè)之間。
9.根據(jù)權(quán)利要求1所述的集成電路裝置，其中該上方電路包含耦接至該垂直連接件陣列的多條字線(xiàn)。
10.根據(jù)權(quán)利要求1所述的集成電路裝置，其中該導(dǎo)線(xiàn)為位線(xiàn)。
11.一種制造權(quán)利要求1至10中任一項(xiàng)所述裝置的方法，包括: 一層形成步驟，是形成多個(gè)由多導(dǎo)電墊所構(gòu)成的層，該多個(gè)導(dǎo)電墊是鄰接于一溝道的一第一側(cè)壁與一第二側(cè)壁，該多個(gè)導(dǎo)電墊并各具有鄰近側(cè)面，該多個(gè)鄰近側(cè)面是鄰近于該多個(gè)導(dǎo)電墊所對(duì)應(yīng)的該第一側(cè)壁與該第二側(cè)壁的其中一個(gè)； 一金屬氧化物存儲(chǔ)元件形成步驟，是形成多個(gè)金屬氧化物存儲(chǔ)元件于該多個(gè)鄰近側(cè)面 上;一導(dǎo)線(xiàn)形成步驟，是形成一導(dǎo)線(xiàn)于該溝道內(nèi)，使得該導(dǎo)線(xiàn)與該多個(gè)金屬氧化物存儲(chǔ)元件有電性交流；以及 一垂直連接件陣列形成步驟，是形成一垂直連接件陣列，該垂直連接件陣列是與該多個(gè)導(dǎo)電墊各者有電性交流。
12.根據(jù)權(quán)利要求11所述的方法，其中該層形成步驟更包括沉積多導(dǎo)電墊層，該多個(gè)導(dǎo)電墊層各包含位于一第一勢(shì)壘金屬層與一第二勢(shì)壘金屬層間的一第一金屬層。
13.根據(jù)權(quán)利要求12所述的方法，其中該金屬氧化物存儲(chǔ)元件形成步驟包含氧化該金屬層的一部分，以形成至少一電阻性金屬氧化物存儲(chǔ)元件。
14.根據(jù)權(quán)利要求11所述的方法，更包含: 形成多個(gè)場(chǎng)增強(qiáng)結(jié)構(gòu)，該多個(gè)場(chǎng)增強(qiáng)結(jié)構(gòu)是鄰接于多個(gè)鄰近端，該多個(gè)鄰近端是該多個(gè)金屬氧化物存儲(chǔ)元件鄰近于所對(duì)應(yīng)的該溝道的該第一側(cè)壁與該第二側(cè)壁的其中一個(gè)處。
15.根據(jù)權(quán)利要求11所述的方法，更包含: 在該金屬氧化物存儲(chǔ)元件形成步驟前，沿著該溝道的該第一側(cè)壁與該第二側(cè)壁形成一氧化物成長(zhǎng)勢(shì)魚(yú)層。
16.根據(jù)權(quán)利要求11所述的方法，更包含: 沿著該溝道的該 第一側(cè)壁與該第二側(cè)壁形成一驅(qū)動(dòng)裝置層。
17.根據(jù)權(quán)利要求11所述的方法，其中該垂直連接件陣列形成步驟包含以下步驟: 形成穿透位于該多個(gè)導(dǎo)電墊各者上方的材料的多個(gè)孔穴； 沿著該多個(gè)孔穴的側(cè)面形成一絕緣層；以及 以至少一導(dǎo)電材料填充該多個(gè)孔穴。
18.根據(jù)權(quán)利要求11所述的方法，更包含: 形成耦接至該垂直連接件陣列的多條字線(xiàn)。
19.根據(jù)權(quán)利要求11所述的方法，其中該導(dǎo)線(xiàn)為位線(xiàn)。
全文摘要
本發(fā)明公開(kāi)了一種鄰接溝道側(cè)壁的三維存儲(chǔ)陣列及其制造方法。存儲(chǔ)單元陣列包含一由多個(gè)存儲(chǔ)單元構(gòu)成的疊層，該多個(gè)存儲(chǔ)單元以鄰接于在溝道內(nèi)形成的導(dǎo)線(xiàn)所具有的相對(duì)二側(cè)面的方式布置。存儲(chǔ)單元的疊層使得各存儲(chǔ)單元的存儲(chǔ)元件表面成為溝道側(cè)壁的一部分。導(dǎo)線(xiàn)形成于溝道內(nèi)，而建立跨越各存儲(chǔ)單元的存儲(chǔ)元件表面的電性接觸。制造上述結(jié)構(gòu)的方法是通過(guò)一不須使用任何額外掩模的自對(duì)準(zhǔn)工藝。
文檔編號(hào)H01L21/82GK103247653SQ201210022328
公開(kāi)日2013年8月14日 申請(qǐng)日期2012年2月1日 優(yōu)先權(quán)日2012年2月1日
發(fā)明者簡(jiǎn)維志, 李明修, 陳士弘 申請(qǐng)人:旺宏電子股份有限公司