專利名稱：一種提取互連線方塊電阻的方法和裝置的制作方法
技術領域：
本發(fā)明涉及集成電路制造和電子設計自動化領域，具體涉及一種互連線方塊電阻提取的方法和裝置。
背景技術：
在集成電路antegrated Circuit，IC)制造過程中，金屬、電介質(zhì)和其他材料被采用如物理氣相沉積、化學氣相沉積在內(nèi)的各種方法制作在硅片的表面，以形成分層的金屬結(jié)構(gòu)，每一層金屬之間又用多個金屬填充的通孔相連，使得電路具有很高的復雜性和電路密度。集成電路性能的一個重要指標是路徑延時，即從一個輸入到一個輸出所需要的時間， 集成電路的路徑延時包括器件延時以及器件之間的互連線延時?；ミB線的寄生參數(shù)由互連線的材料、幾何信息如寬度長度高度等以及互連線間參數(shù)如距離、正對長度等決定。隨著工藝節(jié)點的減小以及器件數(shù)量的增加，互連線的延時在總延時中所占比例越來越大?；ミB線的延時主要決定于互連線的寄生參數(shù)，如電阻、電容、電感等，通常在布線過程后利用寄生參數(shù)提取工具對集成電路進行提取。提取互連線寄生電阻時，通常采用集成電路代工廠提供的方塊電阻值按照下式計算，
權利要求
1.一種提取互連線方塊電阻的方法，其特征在于，包括步驟設計并制造測試版圖，所述測試版圖包括若干個區(qū)域，所述若干個區(qū)域中每個區(qū)域的互連線線寬和/或線間距不同；測量所述測試版圖每個區(qū)域的表面形貌信息和電阻；根據(jù)所述表面形貌信息提取所述測試版圖每個區(qū)域的等效厚度；根據(jù)所述電阻值和等效厚度提取所述測試版圖每個區(qū)域的等效電阻率；提取待提取版圖不同區(qū)域的互連線厚度，所述待提取版圖與測試版圖采用相同工藝制造，所述待提取版圖不同區(qū)域的互連線線寬和/或線間距不同；根據(jù)所述待提取版圖不同區(qū)域的互連線厚度與測試版圖相應區(qū)域的等效電阻率提取所述待提取版圖不同區(qū)域的互連線方塊電阻。
2.根據(jù)權利要求1所述的提取互連線方塊電阻的方法，其特征在于，測量所述測試版圖每個區(qū)域的表面形貌信息為測量所述每個區(qū)域中互連線的金屬碟形量、介質(zhì)侵蝕量和金屬厚度。
3.根據(jù)權利要求2所述的提取互連線方塊電阻的方法，其特征在于，根據(jù)所述表面形貌信息提取所述測試版圖每個區(qū)域的等效厚度具體為測試版圖每個區(qū)域的互連線沉積厚度減去所述金屬碟形量和介質(zhì)侵蝕量。
4.根據(jù)權利要求3所述的提取互連線方塊電阻的方法，其特征在于，根據(jù)所述電阻值和等效厚度提取所述測試版圖每個區(qū)域的等效電阻率具體為測試版圖每個區(qū)域的電阻乘以等效厚度除以每個區(qū)域的長寬比。
5.根據(jù)權利要求1所述的提取互連線方塊電阻的方法，其特征在于，根據(jù)所述待提取版圖不同區(qū)域的互連線厚度與測試版圖相應區(qū)域的等效電阻率提取所述待提取版圖不同區(qū)域的互連線方塊電阻具體為確定與所述待提取版圖不同區(qū)域的互連線線寬和線間距相等或相近的測試版圖上的區(qū)域；所述互連線線寬和線間距相等或相近的測試版圖上的區(qū)域的等效電阻率除以所述待提取版圖不同區(qū)域的互連線厚度。
6.根據(jù)權利要求1或2所述的提取互連線方塊電阻的方法，其特征在于，采用原子力顯微鏡或掃描電子顯微鏡測量所述測試版圖每個區(qū)域的表面形貌信息。
7.根據(jù)權利要求1或2所述的提取互連線方塊電阻的方法，其特征在于，采用四點法測量所述測試版圖每個區(qū)域的電阻信息。
8.一種提取互連線方塊電阻的裝置，其特征在于，包括版圖提供模塊，所述版圖提供單元包括測試版圖提供單元和待提取版圖提供單元；所述測試版圖提供單元提供包括若干個區(qū)域的版圖，所述若干個區(qū)域的互連線線線寬和/或線間距不同；測量模塊，所述測量模塊包括形貌測量單元和電阻測量單元，用于對測試版圖提供單元提供的測試版圖中的若干個區(qū)域進行形貌測量和電阻測量；參數(shù)提取模塊，所述參數(shù)提取模塊包括等效厚度提取單元、等效電阻率提取單元和互連線厚度提取單元，其中，所述等效厚度提取單元用于根據(jù)所述形貌測量單元提供的表面形貌測量結(jié)果提取測試版圖中每個區(qū)域的等效厚度；所述等效電阻率提取單元用于根據(jù)所述電阻測量單元的測量結(jié)果和等效厚度提取單元提取的等效厚度提取測試版圖中每個區(qū)域的等效電阻率；所述互連線厚度提取單元用于提取待提取版圖中不同區(qū)域的互連線厚度；方塊電阻提取模塊，所述方塊電阻提取模塊用于根據(jù)所述等效電阻率提取單元提取的測試版圖中每個區(qū)域的等效電阻率和互連線厚度提取單元提取的待提取版圖中不同區(qū)域的厚度提取待提取版圖中不同區(qū)域的方塊電阻。
全文摘要
本發(fā)明提供一種提取互連線方塊電阻的方法，設計并制造包括若干個區(qū)域的測試版圖，通過測量測試版圖每個區(qū)域的表面形貌信息和電阻提取測試版圖每個區(qū)域的等效厚度和等效電阻率，結(jié)合模擬工具提取待提取版圖中不同互連線線寬和/或線間距區(qū)域的互連線厚度，提取待提取版圖中不同互連線線寬和/或線間距區(qū)域的互連線方塊電阻。相應地，本發(fā)明還提供一種提取互連線方塊電阻的裝置。本發(fā)明的方法考慮了后續(xù)的CMP工藝可能帶來的版圖互連線厚度差異，對于版圖的不同區(qū)域獲得不同的方塊電阻，在提取互連線寄生電阻時能夠得到更為準確的電阻值。
文檔編號H01L21/66GK102522354SQ201210009449
公開日2012年6月27日 申請日期2012年1月12日 優(yōu)先權日2012年1月12日
發(fā)明者楊飛, 陳嵐, 馬天宇 申請人:中國科學院微電子研究所