專利名稱：用于提高可靠性的具有浮置導(dǎo)電板的3d過孔電容器的制作方法
用于提高可靠性的具有浮置導(dǎo)電板的3D過孔電容器技術(shù)領(lǐng)域
本發(fā)明總地涉及半導(dǎo)體器件，并且更具體地涉及具有浮置導(dǎo)電板的三維(3D)過孔電容器和用于在諸如半導(dǎo)體存儲器器件等的半導(dǎo)體器件中使用的這種3D過孔電容器的陣列。
背景技術(shù)：
電容器是諸如半導(dǎo)體存儲器器件之類的半導(dǎo)體器件的基本電組件。半導(dǎo)體存儲器器件通常包括用于存儲大量信息的多個存儲器單元。每個存儲器單元包括用于存儲電荷的電容器和用于打開和關(guān)閉電容器的充電和放電通路的對應(yīng)場效應(yīng)晶體管。隨著半導(dǎo)體器件尺寸的不斷縮小，存在對減小半導(dǎo)體器件的每個組件所占面積的期望。電容器是依賴于裸片上電容器的大小和/或電容器的數(shù)目而可以在半導(dǎo)體裸片上占據(jù)相當(dāng)大面積的一種組件。
電容器的一個不例為金屬-絕緣體-金屬(MIM)電容器。MIM電容器通常通過在襯底上形成第一金屬板、在第一金屬板之上形成介電材料層并且然后在介電材料層之上形成第二金屬板來制成。傳統(tǒng)MM電容器是二維(2D)的，即，兩個面對的金屬板是平坦的，并且基本彼此平行并且與襯底平行。MIM電容器的電容是兩個面對的金屬板的表面面積以及其它參數(shù)的函數(shù)，該其它參數(shù)諸如介電材料的介電常數(shù)以及兩個板之間的間距。因而，增加MIM電容器的電容的一個主要手段在于增加金屬板的大小。然而，這將消耗襯底的更多表面面積。相應(yīng)地，存在對減小電容器在襯底上占據(jù)的表面面積而不犧牲其電容的需求。
此外，對于一些應(yīng)用(諸如微機電系統(tǒng)(MEMS)和功率放大器中的解耦合電容器)而言，需要電容器在高電壓下工作。傳統(tǒng)電容器的可靠性在高的工作電壓下將明顯降低。相應(yīng)地，也需要制造具有提高的可靠性的電容器。發(fā)明內(nèi)容
相比于上述的常規(guī)MM電容器而言，本發(fā)明提供具有減小的襯底間隔要求和提高的可靠性的三維(3D)過孔電容器。本發(fā)明還提供用于形成這種電容器的方法。
根據(jù)一個實施例，本發(fā)明提供一種電容器，包括:襯底上的絕緣層，所述絕緣層包括具有側(cè)壁和底部的過孔；第一電極，疊置在所述過孔的所述底部的至少一部分和所述側(cè)壁之上；第一高k介電材料層,疊置在所述第一電極之上；第一導(dǎo)電板，在所述第一高k介電材料層之上；第二高k介電材料層，形成為位于所述第一導(dǎo)電板之上并且形成為使得所述過孔的剩余部分未填充；以及第二電極，形成在所述過孔的所述剩余部分中，其中所述第一導(dǎo)電板與所述第一電極基本平行并且不與所述第一電極和所述第二電極接觸。
根據(jù)另一實施例，本發(fā)明提供一種電容器的陣列，包括具有第二電容器的第二芯片，所述第二芯片鍵合在具有第一電容器的第一芯片的頂部上。第一電容器和第二電容器具有基本相同的結(jié)構(gòu)。第一電容器和第二電容器中的每一個包括:襯底上的絕緣層，所述絕緣層包括具有側(cè)壁和底部的過孔；第一電極，疊置在所述過孔的所述底部的至少一部分和所述側(cè)壁之上；第一高k介電材料層，疊置在所述第一電極之上；第一導(dǎo)電板，在所述第一高k介電材料層之上；第二高k介電材料層，形成為位于所述第一導(dǎo)電板之上并且形成為使得所述過孔的剩余部分未填充；以及第二電極，形成在所述過孔的所述剩余部分中，其中所述第一導(dǎo)電板與所述第一電極基本平行并且不與所述第一電極和所述第二電極接觸；在所述襯底和所述絕緣層之間的下互連級，所述下互連級包括其中嵌入有第一導(dǎo)電結(jié)構(gòu)元件的第一介電層；以及在所述絕緣層之上的上互連級，所述上互連級包括其中嵌入有第二導(dǎo)電結(jié)構(gòu)元件的第二介電層，其中所述第一電極與所述第二導(dǎo)電結(jié)構(gòu)元件接觸，并且所述第二電極與所述第一導(dǎo)電結(jié)構(gòu)兀件接觸。第二電容器的第一導(dǎo)電結(jié)構(gòu)兀件與第一電容器的第二導(dǎo)電結(jié)構(gòu)元件相接觸，并且第二電容器的第二導(dǎo)電結(jié)構(gòu)元件通過導(dǎo)體連接到第一電容器的第一導(dǎo)電結(jié)構(gòu)兀件。
根據(jù)又一實施例，本發(fā)明提供一種形成電容器的方法，其包括以下步驟:提供初始結(jié)構(gòu)，所述初始結(jié)構(gòu)包括襯底，所述襯底具有下互連級、在所述下互連級上的第一介電蓋帽層、在所述第一介電蓋帽層上的絕緣層以及具有在所述絕緣層上的頂表面的構(gòu)圖硬掩膜層，所述下互連級包括其中嵌入有第一導(dǎo)電結(jié)構(gòu)元件的第一介電層，其中所述絕緣層具有部分地延伸通過所述第一介電蓋帽層的過孔，所述過孔具有側(cè)壁和底部；在所述過孔的所述側(cè)壁和所述底部以及所述硬掩膜層的所述頂表面之上形成第一電極層；在所述第一電極層之上形成第一高k介電材料層；在所述第一高k介電材料層之上形成第一導(dǎo)電板層；通過去除所述第一導(dǎo)電板層的一部分、所述第一高k介電材料層的一部分、所述第一電極層的一部分、所述第一介電蓋帽層的一部分以及所述第一導(dǎo)電結(jié)構(gòu)元件的一部分，在所述過孔的所述底部處形成過孔開槽(gouging)，所述過孔開槽具有側(cè)壁和底部并且部分地延伸通過所述第一導(dǎo)電結(jié)構(gòu)元件；在所述第一導(dǎo)電板層之上以及在所述過孔開槽的所述側(cè)壁和所述底部之上形成第二高k介電材料層；選擇性地去除在所述過孔開槽的所述下側(cè)壁和所述底部之上的所述第二高k介電材料層；利用第二電極材料填充所述過孔和所述過孔開槽；部分地去除所述第二電極材料以在所述過孔的所述頂部處形成凹陷；在所述凹陷中形成第二介電蓋帽層；以及在所述絕緣層之上形成上互連級，所述上互連級包括其中嵌入有第二導(dǎo)電結(jié)構(gòu)元件的第二介電層，其中第二導(dǎo)電結(jié)構(gòu)元件與所述第一導(dǎo)電板層接觸。


包括附圖以提供對本發(fā)明的進一步理解，并且在本說明書中并入附圖并且附圖構(gòu)成本說明書的一部分。附示了本發(fā)明的實施例，并且與描述一起用于解釋本發(fā)明的原理。
圖1至圖11是根據(jù)本發(fā)明實施例的在各種處理階段處的具有浮置導(dǎo)電板的3D過孔電容器的截面圖。
圖12是根據(jù)本發(fā)明實施例的具有浮置導(dǎo)電板的兩個3D過孔電容器的陣列的截面圖。
圖13是根據(jù)本發(fā)明實施例的具有浮置導(dǎo)電板的三個3D過孔電容器的陣列的截面圖。
將明白的是，為圖示的簡潔和清楚起見，不一定按比例繪出附圖中所示的元件。例如，為清晰的目的，一些元件的尺寸相對于其他元件而言可以放大。
具體實施方式
以下將參照其中示出本發(fā)明優(yōu)選實施例的附圖，更充分地描述本發(fā)明。然而，本發(fā)明可以按照許多不同的形式實施并且不應(yīng)被認為是限制于這里闡述的圖示實施例。而是提供這些實施例使得本公開將是透徹和完整的，并且將向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。貫穿整個附圖，類似的標(biāo)號指代類似的特征。
將明白的是，當(dāng)諸如層之類的元件涉及在另一元件“上”或“上方”時，其可以直接在其它元件上或者也可以存在中間元件。相比之下，當(dāng)元件涉及直接在另一元件上或直接在另一元件上方時，不存在中間元件。
本發(fā)明提供三維(3D)過孔電容器，其具有懸置于兩個電極之間的至少一個浮置導(dǎo)電板。術(shù)語“3D”指代如下事實:過孔電容器的兩個電極的至少一個部分基本垂直于襯底，該襯底上構(gòu)建該電容器。該垂直結(jié)構(gòu)導(dǎo)致對傳統(tǒng)MM電容器的減少襯底空間的要求。至少一個浮置導(dǎo)電板基本平行于兩個電極中的至少一個電極。由于存在至少一個浮置導(dǎo)電板，相比上述常規(guī)MM電容器而言，本發(fā)明的電容器具有提高的可靠性。本發(fā)明還提供具有進一步提高的可靠性的這種3D過孔電容器的陣列。
在一種實施例中，本發(fā)明的電容器包括襯底上的絕緣層，所述絕緣層包括具有側(cè)壁和底部的過孔；第一電極，疊置在所述過孔的所述底部的至少一部分和所述側(cè)壁之上；高k介電材料層，形成為疊置在所述第一電極之上，并且形成為使得所述過孔的剩余部分未填充；第二電極，形成在所述過孔的所述剩余部分中；以及第一導(dǎo)電板，嵌入在高k介電材料層中。第一導(dǎo)電板與第一電極基本平行并且不與第一電極和第二電極接觸。
參照圖1，提供結(jié)構(gòu)100。結(jié)構(gòu)100包括下互連級102、在下互連級102之上的絕緣層Iio以及在絕緣層110之上的構(gòu)圖硬掩膜層112。下互連級102可以位于包括一個或多個半導(dǎo)體器件的半導(dǎo)體襯底(未示出)之上。下互連級102包括介電層104和嵌入在介電層104中的導(dǎo)電結(jié)構(gòu)元件106。優(yōu)選地，下互連級102還包括擴散阻擋層(未示出)，該擴散阻擋層將導(dǎo)電結(jié)構(gòu)元件106與介電層104分開。
圖1的絕緣層110具有位于其中的過孔114。過孔114位于第一導(dǎo)電結(jié)構(gòu)元件106之上。優(yōu)選地，初始結(jié)構(gòu)100具有位于下互連級102與絕緣層110之間的介電蓋帽層108。在這種情況下，過孔114部分地延伸通過介電蓋帽層108并露出介電蓋帽層108的直接位于第一導(dǎo)電結(jié)構(gòu)元件106之上的部分。過孔114可以具有圓筒、立方體或長方體的形狀。
使用構(gòu)圖硬掩膜112作為刻蝕掩膜來在絕緣層110中形成過孔114。盡管圖1所示的結(jié)構(gòu)圖示了單個過孔114，但是本發(fā)明構(gòu)思了在絕緣層110中形成任意數(shù)目的這種過孔。
可以通過本領(lǐng)域技術(shù)人員熟知的常規(guī)技術(shù)來制成結(jié)構(gòu)100。例如，結(jié)構(gòu)100可以通過首先將介電層104涂覆到襯底(未示出)的表面來形成。襯底可以是半傳導(dǎo)材料、絕緣材料、傳導(dǎo)材料或前述材料中的兩種或更多種的組合。當(dāng)襯底包括半傳導(dǎo)材料時，可以使用諸如S1、SiGe, SiGeC, SiC, Ge合金、GaAs, InAs, InP之類的半導(dǎo)體材料或其它III/V或II/VI族半導(dǎo)體材料。除了這些列出的類型的半傳導(dǎo)材料之外，本發(fā)明還構(gòu)思其中襯底為分層半導(dǎo)體諸如Si/SiGe、Si/SiC、絕緣體上硅(SOI)或絕緣體上硅鍺(SGOI)的情況。當(dāng)襯底為半傳導(dǎo)材料時，可以在其上制造諸如互補型金屬氧化物半導(dǎo)體(CMOS)器件之類的一個或更多個半導(dǎo)體器件。
當(dāng)襯底為絕緣材料時,絕緣材料可以為有機絕緣體、無機絕緣體或有機絕緣體與無機絕緣體的組合。襯底可以為單層或多層。
當(dāng)襯底為傳導(dǎo)材料時,襯底可以包括例如多晶娃、兀素金屬、兀素金屬的合金、金屬硅化物、金屬氮化物或前述材料中的兩種或更多種的組合。襯底可以為單層或多層。
下互連級102的介電層104可以為包括無機電介質(zhì)或有機電介質(zhì)的任意級間或級內(nèi)電介質(zhì)。介電層104可以是多孔或非多孔的?？梢杂米鹘殡妼?04的適當(dāng)電介質(zhì)的示例包括但不限于SiO2、娃氧燒、包括S1、C、0和H的C摻雜氧化物(即有機娃酸鹽)、熱固性聚芳乙醚或其多層。在本申請中使用術(shù)語“聚芳”來表示通過鍵、熔環(huán)或諸如氧、硫、砜、亞砜、羥基等的惰性鏈基團鏈接在一起的芳基基團或取代芳基基團。
優(yōu)選地，介電層104具有大約4.0或更小的介電常數(shù)。更優(yōu)選地，介電層104具有大約2.8或更小的介電常數(shù)。與具有高于4.0的介電常數(shù)的介電材料相比，這些電介質(zhì)通常具有較低寄生串?dāng)_。這里提及的介電常數(shù)是在真空中測得的。
介電層104的厚度可以根據(jù)下互連級102內(nèi)的介電層的準確數(shù)目以及使用的介電材料而變化。典型地，并且對于通常的互連結(jié)構(gòu)而言，介電層104具有從大約200nm到大約450nm的厚度。
下互連級102的導(dǎo)電結(jié)構(gòu)元件106可以通過光刻形成。例如，將光致抗蝕劑層涂覆到介電層104的表面。使光致抗蝕劑層曝光于期望的輻射圖案。利用常規(guī)抗蝕劑顯影劑來對曝光的光致抗蝕劑層進行顯影。使用構(gòu)圖的光致抗蝕劑層作為刻蝕掩膜來將圖案轉(zhuǎn)印到介電層104中。然后利用導(dǎo)電材料填充介電材料104的刻蝕區(qū)域以形成導(dǎo)電結(jié)構(gòu)元件106。
導(dǎo)電結(jié)構(gòu)元件106可以由包括但不限于多晶硅、導(dǎo)電金屬、兩種或更多種導(dǎo)電金屬的合金、導(dǎo)電金屬硅化物和前述材料中的兩種或更多種的組合的材料形成。優(yōu)選地，導(dǎo)電結(jié)構(gòu)元件106為諸如Cu、W、Al、T1、Ta、Au或前述金屬的合金之類的導(dǎo)電金屬。更優(yōu)選地，導(dǎo)電結(jié)構(gòu)元件106為Cu或Cu合金(諸如AlCu)。使用常規(guī)沉積工藝，將導(dǎo)電結(jié)構(gòu)元件106填充到介電層104的刻蝕區(qū)域中，該常規(guī)沉積工藝包括但不限于化學(xué)氣相沉積(CVD)、等離子體增強化學(xué)氣相沉積(PECVD)、濺射、化學(xué)溶液沉積或鍍覆。在沉積之后，可以使用諸如化學(xué)機械拋光(CMP)之類的常規(guī)平坦化工藝來提供如下結(jié)構(gòu):其中導(dǎo)電結(jié)構(gòu)元件106具有與介電層104的上表面基本共面的上表面。
導(dǎo)電結(jié)構(gòu)元件106優(yōu)選地通過擴散阻擋層(未示出)與介電層104分離。擴散阻擋層可以包括但不限于Ta、TaN、T1、TiN、Ru、RuTaN、RuTa、W、WN或可以用作阻擋層來防止導(dǎo)電材料擴散到介電材料層中的任意其它材料。擴散阻擋層可以通過諸如原子層沉積(ALD)、CVD、PECVD、物理氣相沉積(PVD)、濺射、化學(xué)溶液沉積或鍍覆之類的沉積工藝來形成。擴散阻擋層也可以包括雙層結(jié)構(gòu)，該雙層結(jié)構(gòu)包括諸如TaN之類的金屬氮化物的下層和諸如Ta之類的上金屬層。
在介電層104中形成導(dǎo)電結(jié)構(gòu)元件106之后，在下互連級102的表面上形成介電蓋帽層108。介電蓋帽層108通過諸如CVD、PECVD、化學(xué)溶液沉積或蒸發(fā)之類的常規(guī)沉積工藝形成。介電蓋帽層108可以為任意合適介電蓋帽材料，包括但不限于SiC、Si4NH3^ SiO2,碳摻雜氧化物、氮和氫摻雜碳化硅 (SiC(N，H))或其多層。介電蓋帽層108的厚度可以根據(jù)采用的材料和沉積工藝的確切手段而變化。典型地，介電蓋帽層108具有從約15nm到約55nm的厚度,其中從約25nm到約45nm的厚度更為典型。
接下來，在介電蓋帽層108的上露出表面上形成絕緣層110。絕緣層110可以是與介電層104相同或不同的介電材料。優(yōu)選地,絕緣層110是與第一介電層104相同的介電材料?？梢杂米鹘^緣層110的適合電介質(zhì)的示例包括但不限于SiO2、硅氧烷、包括S1、C、O和H原子的C摻雜氧化物(即有機硅酸鹽)、熱固性聚芳乙醚或其多層。優(yōu)選地，絕緣層110具有約4.0或更小的介電常數(shù)。更優(yōu)選地，絕緣層110具有約2.8或更小的介電常數(shù)。用于介電層104的處理技術(shù)和厚度范圍這里也適用于絕緣層110。
絕緣層110也可以包括兩種不同的材料，即，首先沉積一種介電材料，之后沉積另一種介電材料。在本發(fā)明的一個實施例中，絕緣層110包括兩種不同的低k介電材料,諸如多孔低k介電材料和致密(或非多孔)低k介電材料。在這樣的實施例中，多孔低k電介質(zhì)具有大約2.8或更小的介電常數(shù)，并且致密多孔低k電介質(zhì)具有大約4.0或更小的介電常數(shù)。
接下來，通過首先在絕緣層110的上表面頂部上形成構(gòu)圖硬掩膜層112，將過孔114形成到絕緣層110中。硬掩膜層112包括氧化物、氮化物、氮氧化物或前述材料中的兩種或更多種的組合。硬掩膜層112可以具有單層或多層結(jié)構(gòu)。優(yōu)選地，硬掩膜層112為諸如SiO2之類的氧化物或諸如Si3N4之類的氮化物。硬掩膜層112利用諸如CVD、PECVD、化學(xué)溶液沉積或蒸發(fā)之類的常規(guī)沉積工藝來形成。這樣沉積的硬掩膜層112的厚度可以根據(jù)所形成的硬掩膜材料的類型、構(gòu)成硬掩膜層112的層數(shù)及其形成時使用的沉積技術(shù)而變化。典型地，這樣沉積的硬掩膜層112具有從約IOnm到約80nm的厚度,其中從約20nm到約60nm的厚度更為典型。
通過光刻工藝對硬掩膜層112進行構(gòu)圖。通過諸如旋轉(zhuǎn)涂覆或化學(xué)溶液沉積之類的常規(guī)沉積工藝，在硬掩膜層112頂部上形成光致抗蝕劑(未示出)。光致抗蝕劑可以為正型或負型光致抗蝕劑。然后使光致抗蝕劑經(jīng)受光刻工藝，該光刻工藝包括使光致抗蝕劑曝光于輻射圖案并且利用常規(guī)抗蝕劑顯影劑對曝光的抗蝕劑進行顯影。光刻步驟在硬掩膜層112頂部上提供限定過孔114的寬度的構(gòu)圖光致抗蝕劑。將過孔圖案轉(zhuǎn)印到硬掩膜層112中并且然后利用一種或更多個刻蝕工藝隨后轉(zhuǎn)印到絕緣層110和介電蓋帽層108中。
可以在將過孔圖案轉(zhuǎn)印到硬掩膜層112中之后，通過常規(guī)剝離工藝立即剝離構(gòu)圖光致抗蝕劑。備選地，可以在將過孔圖案轉(zhuǎn)印到絕緣層Iio和介電蓋帽層108中之后，剝離構(gòu)圖光致抗蝕劑。在轉(zhuǎn)印過孔圖案時使用的刻蝕可以包括干法刻蝕工藝、濕法化學(xué)刻蝕工藝或其組合。這里使用術(shù)語“干法刻蝕”來表示諸如反應(yīng)離子刻蝕、離子束刻蝕、等離子體刻蝕或激光燒蝕之類的刻蝕技術(shù)。
參照圖2A和圖2B，在過孔114的側(cè)壁和底部之上以及在硬掩膜層112的頂表面之上形成第一電極層118。優(yōu)選地，第一電極層118為導(dǎo)電材料。適合于第一電極層118的導(dǎo)電材料包括但不限于Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Ti和前述材料中的兩種或更多種材料的合金。第一電極層118可以利用諸如PVD、CVD、PECVD、原子層沉積(ALD)工藝或等離子體增強原子層沉積(PEALD)之類的常規(guī)沉積工藝來形成。典型地，第一電極層118具有從約Inm到約50nm的厚度,其中從約2nm到約20nm的厚度更為典型。
然后在第一電極層118之上形成第一高k介電材料層120。適合于第一高k介電層120的材料包括但不限于氧化物-氮化物-氧化物、Si02、TaO5, PSiNx, Si3N4, SiON, SiC、TaO2,ZrO2,HfO2,HfSiO2^Al2O3和前述材料中的兩種或更多種的任意組合。優(yōu)選地，第一高k介電層120具有大約5到大約60的介電常數(shù)。更優(yōu)選地，第一高k介電層120具有大約8到大約40的介電常數(shù)。這里提到的介電常數(shù)是在真空中測得的。第一高k介電層120可以利用諸如CVD、PECVD, ALD或PEALD之類的常規(guī)沉積工藝來形成。典型地，第一高k介電層120具有從大約Inm到大約40nm的厚度,其中從大約2nm到大約IOnm的厚度更為典型。
優(yōu)選地，在形成第一電極層118之前，在過孔114的側(cè)壁和底部之上以及在硬掩膜層112的頂表面之上形成阻擋襯墊層116(圖2B)。然后在阻擋襯墊層116之上形成第一電極層118。阻擋襯墊層116增強絕緣層110與第一電極層118之間的粘附。阻擋襯墊層116也防止過孔內(nèi)的任意金屬材料擴散到絕緣層110中。阻擋襯墊層116可以是金屬性的、絕緣的或二者的組合。適合于阻擋襯墊層116的材料包括但不限于Ta(N)、Ti (N)、W(N)、SiO2, Si3N4和SiC。阻擋襯墊層116可以利用諸如PVD、CVD、PECVD、ALD或PEALD之類的常規(guī)沉積工藝來形成。典型地，阻擋襯墊層116具有從大約2nm到大約30nm的厚度，其中從大約3nm到大約IOnm的厚度更為典型。
在圖3中,第一導(dǎo)電板層122形成在第一高k介電材料層120之上。第一導(dǎo)電板層122可以由包括Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Ti或前述材料中的兩種或更多種的合金的材料形成。如圖3所不,第一導(dǎo)電板層122與第一電極層118基本平行。第一導(dǎo)電板層122可以利用諸如PVD、CVD、PECVD、ALD或PEALD之類的常規(guī)沉積工藝來形成。典型地，第一導(dǎo)電板層122具有從大約Inm到大約50nm的厚度,其中從大約2nm到大約30nm的厚度更為典型。
在圖4A和圖4B中，去除第一導(dǎo)電板層122的一部分、第一高k介電材料層120的一部分、第一電極層118的一部分、第一介電蓋帽層116的一部分以及第一導(dǎo)電結(jié)構(gòu)元件106的一部分，以在過孔114的底部形成過孔開槽124。過孔開槽124部分地延伸通過第一導(dǎo)電結(jié)構(gòu)元件106。采用定向濺射工藝來形成過孔開槽124。利用包括但不限于Ar、He、Xe、Ne、Kr、Rn、N2, NH3或H2的氣體源進行定向濺射工藝。
用于創(chuàng)建過孔開槽124的定向濺射工藝也從位于過孔114外部且在硬掩膜層112的頂表面之上的填充區(qū)域中去除第一導(dǎo)電板層122。此外，也去除位于過孔114的頂部附近的第一導(dǎo)電板層122的部分。作為結(jié)果，第一導(dǎo)`電板層122的頂端落在硬掩膜層112的頂表面以下。定向工藝之后的第一導(dǎo)電板層122的高度由用于創(chuàng)建開槽結(jié)構(gòu)元件的定向濺射的量控制。在一個實施例中，在定向派射工藝之后，第一導(dǎo)電板層122的頂端位于硬掩膜層112的頂表面和底表面之間(圖4A)。在另一實施例中,第一導(dǎo)電板層122的頂端位于硬掩膜層112的底表面以下(圖4B)。
在圖5中，在第一導(dǎo)電板層122之上以及在過孔開槽124的側(cè)壁和底部之上形成第二高k介電材料層126。適合于第二高k介電層126的材料包括但不限于氧化物-氮化物-氧化物、Si02、Ta05、PSiNx、Si3N4' SiON, SiC、TaO2, ZrO2, HfO2, HfSiO2^Al2O3 和前述材料中的兩種或更多種的任意組合。優(yōu)選地，第二高k介電層126由與第一高k介電層120相同的材料形成。優(yōu)選地，第二高k介電層126具有大約5到大約60的介電常數(shù)。更優(yōu)選地，第二高k介電層126具有大約8到大約40的介電常數(shù)。這里提到的介電常數(shù)是在真空中測得的。第二高k介電層126可以利用諸如CVD、PECVD, ALD或PEALD之類的常規(guī)沉積工藝來形成。典型地，第二高k介電層126具有從大約Inm到大約40nm的厚度，其中從大約2nm到大約IOnm的厚度更為典型。
使用輕微定向刻蝕/濺射工藝來從過孔開槽124的底部和下側(cè)壁選擇性地去除第二高k介電材料層126 (圖6)。該輕微定向濺射工藝也從場區(qū)域中去除少量的第二高k介電層126。該工藝的主要目的在于使得在電容器與下方的互連級102之間進行電接觸。利用包括但不限于Ar、He、Xe、Ne、Kr、Rn、N2, NH3或H2的氣體源進行輕微定向濺射工藝。
在圖7中，利用第二電極128填充過孔開槽124和過孔114的剩余部分。優(yōu)選地，第二電極128為Cu、Al、W、Ru、Rh、Ir, Co或包括前述金屬中的兩種或更多種的合金。更優(yōu)選地，第二電極128為Cu或AlCu合金。第二電極可以通過CVD、PECVD、濺射、化學(xué)溶液沉積或鍍覆形成。如所示，第二電極128與第一導(dǎo)電結(jié)構(gòu)元件106接觸。
在利用第二電極128填充過孔114和過孔開槽124之前，可以形成可任選的粘附/鍍覆籽晶層(未示出)?？扇芜x的粘附/鍍覆籽晶層由來自元素周期表的VIIIA族的金屬或金屬合金構(gòu)成。用于粘附/鍍覆籽晶層的合適VIIIA族元素的示例包括但不限于Ru、TaRu、Ir、Rh、Pt、Pd、Co和其合金。在一些實施例中，優(yōu)選使用Ru、Ir、Co或Rh作為粘附/鍍覆籽晶層。
粘附/鍍覆籽晶層通過包括例如CVD、PECVD、ALD、鍍覆、濺射和PVD的常規(guī)沉積工藝來形成。粘附/鍍覆籽晶層的厚度可以根據(jù)包括例如粘附/鍍覆籽晶層的組成材料及其形成中使用的技術(shù)的因數(shù)數(shù)目而變化。典型地，粘附/鍍覆籽晶層具有從大約0.5nm到大約IOnm的厚度,其中大約0.5nm到大約6nm的厚度更為典型。
在圖8中，去除在過孔頂部附近和場區(qū)域中的第二電極材料128以形成凹陷130。凹陷130可以經(jīng)由首先通過化學(xué)機械拋光(CMP)工藝和/或研磨工藝去除過孔114外部的第二電極材料而形成。然后通過濕法刻蝕工藝去除第二電極材料的、在過孔114的頂部附近的部分。優(yōu)選地，使用包括HF、HC1、H2S04或所述前述材料的兩種或更多種的任意組合的化學(xué)劑來執(zhí)行濕法刻蝕工藝。
形成第二介電蓋帽層132以填充凹陷130(圖9)。類似于節(jié)點蓋帽層108，第二介電蓋帽層130可以通過諸如CVD、PECVD、化學(xué)溶液沉積或蒸發(fā)之類的常規(guī)沉積工藝來形成。第二介電蓋帽層130可以是任意合適介電蓋帽材料，包括但不限于SiC、Si4NH3^ SiO2、碳摻雜氧化物、氮和氫摻雜碳化硅(SiC(N，H))或其多層。
接下來，使圖9所示的結(jié)構(gòu)經(jīng)受拋光工藝，以去除留在場區(qū)域中的各種層。在一個實施例中，拋光工藝停止在硬掩膜層112上(圖10A)。在另一實施例中，當(dāng)?shù)谝粚?dǎo)電板層122的頂端位于硬掩膜層112的底表面以下時，直到去除整個硬掩膜層112為止拋光工藝才停止(圖10B)。
在圖11中，在絕緣層 110之上形成下層互連級134。下層互連級134具有第二介電層136,在第二介電層136中嵌入有第二導(dǎo)電結(jié)構(gòu)兀件138。
第二介電層136可以為包括無機電介質(zhì)或有機電介質(zhì)的任意級間或級內(nèi)電介質(zhì)。第二介電層136可以為多孔或非多孔的?？梢杂米鞯诙殡妼?36的合適電介質(zhì)的示例包括但不限于SiO2、硅氧烷、包括S1、C、0和H原子的C摻雜氧化物(即有機硅酸鹽)、熱固性聚芳乙醚或其多層。
優(yōu)選地，第二介電層136具有大約4.0或更小的介電常數(shù)。更優(yōu)選地，第二介電層136具有大約2.8或更小的介電常數(shù)。這里提到的介電常數(shù)是在真空中測得的。
第二介電層136的厚度可以根據(jù)使用的介電材料以及上互連級134內(nèi)的介電層的準確數(shù)目而變化。典型地，并且對于正常互連結(jié)構(gòu)而言，第二介電層136具有從大約200nm到大約450nm的厚度。
類似于導(dǎo)電結(jié)構(gòu)元件106，可以通過光刻來形成第二導(dǎo)電結(jié)構(gòu)元件138。第二導(dǎo)電結(jié)構(gòu)元件138可以由如下材料形成:包括但不限于多晶硅、導(dǎo)電金屬、兩種或更多種導(dǎo)電金屬的合金、導(dǎo)電金屬硅化物和前述材料中的兩種或更多種的組合。優(yōu)選地，第二導(dǎo)電結(jié)構(gòu)元件138為諸如Cu、W、Al或前述金屬的合金之類的導(dǎo)電金屬。更優(yōu)選地，第二導(dǎo)電結(jié)構(gòu)元件138為Cu或Cu合金(諸如AlCu)。可以使用諸如CMP之類的常規(guī)平坦化工藝來提供如下結(jié)構(gòu):其中第二導(dǎo)電結(jié)構(gòu)元件138具有與第二介電層136的上表面基本共面的上表面。
第二導(dǎo)電結(jié)構(gòu)元件138優(yōu)選地通過擴散阻擋層(未示出)而與第二介電層136分離。擴散阻擋層可以包括但不限于Ta、TaN, T1、TiN, Ru、RuTaN, RuTa, W、WN或可以用作阻擋以防止導(dǎo)電材料擴散到介電材料層中的任意其它材料。擴散阻擋層可以通過諸如原子層沉積(ALD)、CVD、PECVD、物理氣相沉積(PVD)、濺射、化學(xué)溶液沉積或鍍覆之類的沉積工藝來形成。擴散阻擋層也可以包括雙層結(jié)構(gòu)，該雙層結(jié)構(gòu)包括諸如TaN之類的金屬氮化物的下層和諸如Ta之類的下金屬層。
如圖11所不,在此階段,第一電極層118具有第一部分118a,該第一部分118a與下互連級102和下覆襯底(未示出)基本垂直。第一電極層118也具有第二部分118b，該第二部分118b與下互連級102和下覆襯底基本平行。優(yōu)選地，第一部分118a的高度與第二部分118b的長度之比大于2。更優(yōu)選地，第一部分118a的高度與第二部分118b的長度之比大于4。第一導(dǎo)電板122由第一高k介電材料層120和第二高k介電材料層126圍繞。第一導(dǎo)電板122不與第一電極層118和第二電極128接觸。
注意，可以在形成第二電極128之前，在第二高k介電材料層126之上涂覆第二導(dǎo)電板層和第三高k介電材料層。這將導(dǎo)致在兩個電極之間形成具有兩個浮置導(dǎo)電板的電容器。第二導(dǎo)電板和第三高k介電材料層在第二高k介電材料層126與第二電極128之間。第二導(dǎo)電板與第一電極層118基本平行，并且不與第一電極118和第二電極128以及第一導(dǎo)電板122接觸。第二導(dǎo)電板層可以通過如上所述用于形成第一導(dǎo)電板層122的技術(shù)和材料形成。類似地，第三高k介電材料層可以通過如上所述用于形成第一高k介電材料層120和第二高k介電材料層126的技術(shù)和材料形成。
為了進一步提高圖11所示電容器結(jié)構(gòu)的可靠性，形成這種電容器的陣列。通過將兩個芯片(芯片I和2)鍵合在一起而形成圖12所示的電容器200的陣列。芯片I包含第一電容器。芯片2包含第二電容器。第一電容器和第二電容器具有基本相同的結(jié)構(gòu)。以使得芯片I上的第一電容器的第一導(dǎo)電結(jié)構(gòu)元件206與芯片2上的第二電容器的第二導(dǎo)電結(jié)構(gòu)元件338相接觸的方式，將芯片I鍵合在芯片2的頂部上。然后形成導(dǎo)體240以連接芯片2上的第二電容器的第一導(dǎo)電結(jié)構(gòu)兀件306和芯片I上的第一電容器的第二導(dǎo)電結(jié)構(gòu)兀件238。導(dǎo)體240可以為導(dǎo)電金屬、兩種或更多種導(dǎo)電金屬的合金、導(dǎo)電金屬硅化物和前述材料中的兩種或更多種的組合。優(yōu)選地，導(dǎo)體240為諸如Cu、W、Al或前述金屬的合金之類的導(dǎo)電金屬。更優(yōu)選地，導(dǎo)體240為Cu或Cu合金(諸如AlCu)。
在圖13中，將第三芯片(芯片3)鍵合到圖12上所示的結(jié)構(gòu)以形成三個電容器300的陣列。芯片3具有第三電容器，該第三電容器分別具有與芯片I和芯片2上的第一電容器和第二電容器基本相同的結(jié)構(gòu)，以使得芯片3上的第三電容器的第二導(dǎo)電結(jié)構(gòu)元件438與芯片2上的第二電容器的第一導(dǎo)電結(jié)構(gòu)元件306相接觸的方式，將芯片3鍵合到芯片I和芯片2的陣列。然后形成第二導(dǎo)體242，以連接芯片3上的第三電容器的第一導(dǎo)電結(jié)構(gòu)元件406和芯片2上的第二電容器的第二導(dǎo)電結(jié)構(gòu)元件338。類似地，導(dǎo)體242可以為導(dǎo)電金屬、兩種或更多種導(dǎo)電金屬的合金、導(dǎo)電金屬硅化物以及前述材料中的兩種或更多種的組合。優(yōu)選地，導(dǎo)體242為諸如Cu、W、Al或前述金屬的合金之類的導(dǎo)電金屬。更優(yōu)選地，導(dǎo)體242為Cu或Cu合金(諸如AlCu)。
盡管已經(jīng)結(jié)合優(yōu)選實施例具體示出和描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將理解至IJ，在不脫離本發(fā)明的精神和范圍的情況下可以進行形式和細節(jié)上的前述和其它改變。因此，本發(fā)明不旨在限制于描述和圖示的精確形式和細節(jié)，而是落入所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種電容器,包括: 襯底上的絕緣層，所述絕緣層包括具有側(cè)壁和底部的過孔； 第一電極，疊置在所述過孔的所述底部的至少一部分和所述側(cè)壁之上； 第一高k介電材料層,疊置在所述第一電極之上； 第一導(dǎo)電板，在所述第一高k介電材料層之上； 第二高k介電材料層，形成為疊置在所述第一導(dǎo)電板之上并且形成為使得所述過孔的剩余部分未填充；以及 第二電極，形成在所述過孔的所述剩余部分中，其中所述第一導(dǎo)電板與所述第一電極基本平行并且不與所述第一電極和所述第二電極接觸。
2.根據(jù)權(quán)利要求1所述的電容器，還包括:在所述第二高k介電材料層與所述第二電極之間的第二導(dǎo)電板和第三高k介電材料層，其中所述第二導(dǎo)電板與所述第一電極基本平行并且不與所述第一電極和所述第二電極以及所述第一導(dǎo)電板接觸。
3.根據(jù)權(quán)利要求1所述的電容器，還包括: 在所述襯底和所述絕緣層之間的下互連級，所述下互連級包括第一介電層，所述第一介電層具有在其中嵌入的第一導(dǎo)電結(jié)構(gòu)兀件；以及 在所述絕緣層之上的上互連級，所述上互連級包括第二介電層，所述第二介電層具有在其中嵌入的第二導(dǎo)電結(jié)構(gòu)元件，其中所述第一電極與所述第二導(dǎo)電結(jié)構(gòu)元件接觸，并且所述第二電極與所述第一導(dǎo)電結(jié)構(gòu)元件接觸。
4.根據(jù)權(quán)利要求3所述的電容器，其中所述過孔具有部分地延伸通過所述第一導(dǎo)電結(jié)構(gòu)元件的過孔開槽，并且所述過孔開槽填充有所述第二電極材料。
5.根據(jù)權(quán)利要求3所述的電容器，還包括第一介電蓋帽層，位于所述下互連級與所述絕緣層之間。
6.根據(jù)權(quán)利要求3所述的電容器，還包括第二介電蓋帽層，位于所述上互連級與所述第二電極之間。
7.根據(jù)權(quán)利要求3所述的電容器，還包括硬掩膜層，位于所述上互連級與所述絕緣層之間。
8.根據(jù)權(quán)利要求1所述的電容器，還包括阻擋襯墊層，位于所述第一電極與所述絕緣層之間。
9.根據(jù)權(quán)利要求1所述的電容器，其中所述第一電極具有基本垂直于所述襯底的第一部分和基本平行于所 述襯底的第二部分。
10.根據(jù)權(quán)利要求9所述的電容器，其中所述第一部分的高度與所述第二部分的長度之比大于2。
11.根據(jù)權(quán)利要求1所述的電容器，其中所述第一電極包括Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al或Ti或前述材料中的兩種或更多種材料的合金。
12.根據(jù)權(quán)利要求1所述的電容器，其中所述第一高k介電材料層和所述第二高k介電材料層由相同的介電材料形成，所述介電材料包括氧化物-氮化物-氧化物、SiO2^TaO5,PSiNx, Si3N4, SiON, SiC, TaO2、ZrO2、HfO2、HfSiO2或Al2O3或前述材料中的兩種或更多種材料的任意組合。
13.根據(jù)權(quán)利要求12所述的電容器，其中所述介電材料具有范圍為從約5到約60的介電常數(shù)。
14.根據(jù)權(quán)利要求1所述的電容器，其中所述第二電極包括Cu、Al、W、Ru、Rh、Ir或Co或前述金屬中的兩種或更多種金屬的合金。
15.根據(jù)權(quán)利要求1所述的電容器，其中所述第一導(dǎo)電板包括Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al或Ti或前述材料中的兩種或更多種材料的合金。
16.一種電容器的陣列，包括具有根據(jù)權(quán)利要求3所述的第二電容器的第二芯片，所述第二芯片鍵合在具有根據(jù)權(quán)利要求3所述的第一電容器的第一芯片的頂部上。
17.根據(jù)權(quán)利要求16所述的陣列，還包括具有第三電容器的第三芯片，所述第三芯片鍵合在所述第二芯片的頂部上，其中所述第三電容器具有與所述第一電容器和所述第二電容器基本相同的結(jié)構(gòu)，所述第三電容器的所述第一導(dǎo)電結(jié)構(gòu)元件與所述第二電容器的所述第二導(dǎo)電結(jié)構(gòu)元件接觸，并且所述第三電容器的所述第二導(dǎo)電結(jié)構(gòu)元件通過第二導(dǎo)體連接到所述第二電容器的所述第一導(dǎo)電結(jié)構(gòu)元件。
18.—種形成電容器的方法,包括: 提供襯底，所述襯底具有下互連級、在所述下互連級上的第一介電蓋帽層、在所述第一介電蓋帽層上的絕緣層以及具有在所述絕緣層上的頂表面的構(gòu)圖硬掩膜層，所述下互連級包括第一介電層，所述第一介電層具有在其中嵌入的第一導(dǎo)電結(jié)構(gòu)元件，其中所述絕緣層具有部分地延伸通過所述第一介電蓋帽層的過孔，所述過孔具有側(cè)壁和底部； 在所述過孔的所述側(cè)壁和所述底部以及所述硬掩膜層的所述頂表面之上形成第一電極層； 在所述第一電極層之上形成第一高k介電材料層； 在所述第一高k介電材料層之上形成第一導(dǎo)電板層； 通過去除所述第一導(dǎo)電板層的一部分、所述第一高k介電材料層的一部分、所述第一電極層的一部分、所述第一介電蓋帽層的一部分以及所述第一導(dǎo)電結(jié)構(gòu)元件的一部分，在所述過孔的所述底部處形成過孔開槽，所述過孔開槽具有側(cè)壁和底部并且部分地延伸通過所述第一導(dǎo)電結(jié)構(gòu)兀件； 在所述第一導(dǎo)電板層之上以及在所述過孔開槽的所述側(cè)壁和所述底部之上形成第二高k介電材料層； 選擇性地去除在所述過 孔開槽的下側(cè)壁和所述底部處的所述第二高k介電材料層； 利用第二電極材料填充所述過孔和所述過孔開槽； 部分地去除所述第二電極材料以在所述過孔的所述頂部處形成凹陷； 在所述凹陷中形成第二介電蓋帽層；以及 在所述絕緣層之上形成上互連級，所述上互連級包括第二介電層，所述第二介電層具有在其中嵌入的第二導(dǎo)電結(jié)構(gòu)元件，其中第二導(dǎo)電結(jié)構(gòu)元件與所述第一導(dǎo)電板層接觸。
19.根據(jù)權(quán)利要求18所述的方法，其中所述提供所述襯底包括: 在所述第一介電層中形成所述第一導(dǎo)電結(jié)構(gòu)元件以形成所述下互連級； 在所述下互連級上形成所述第一介電蓋帽層； 在所述第一介電蓋帽層上形成所述絕緣層； 在所述絕緣層上形成具有過孔圖案的構(gòu)圖硬掩膜層；以及 將所述過孔圖案轉(zhuǎn)印到所述絕緣層中并部分地轉(zhuǎn)印到所述第一介電蓋帽層中。
20.根據(jù)權(quán)利要求18所述的方法，還包括:在所述形成所述第一電極層之前，在所述過孔的所述側(cè)壁和所述底部以及所述硬掩膜層的所述頂表面之上形成阻擋襯墊層。
21.根據(jù)權(quán)利要求18所述的方法，其中所述形成所述過孔開槽包括利用氣體源的定向濺射。
22.根據(jù)權(quán)利要求21所述的方法，其中所述氣體源包括Ar、He、Xe、Ne、Kr、Rn、N2,NH3或H2。
23.根據(jù)權(quán)利要求18所述的方法，其中所述形成所述第一電極層包括物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、等離子體增強化學(xué)氣相沉積(PECVD)、原子層沉積(ALD)工藝或等離子體增強原子層沉積(PEALD)。
24.根據(jù)權(quán)利要求23所述的方法，其中所述第一電極層包括Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al或Ti或前述材料中的兩種或更多種材料的合金。
25.根據(jù)權(quán)利要求18所述的方法，其中所述形成所述第一高k介電材料層和所述形成所述第二高k介電材料層包括化學(xué)氣相沉積(CVD)、等離子體增強化學(xué)氣相沉積(PECVD)、原子層沉積(ALD)工藝或等離子體增強原子層沉積(PEALD)。
26.根據(jù)權(quán)利要求25所述的方法，其中所述第一高k介電材料層和所述第二高k介電材料層由同一介電材料形成，所述介電材料包括氧化物-氮化物-氧化物、SiO2, TaO5,PSiNx, Si3N4, SiON, SiC, TaO2, ZrO2, HfO2^Al2O3或前述材料中的兩種或更多種材料的任意組八口 ο
27.根據(jù)權(quán)利要求18所述的方法，其中所述形成所述第一導(dǎo)電板層包括物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、等離子體增強化學(xué)氣相沉積(PECVD)、原子層沉積(ALD)工藝或等離子體增強原子層沉積(PEALD)。
28.根據(jù)權(quán)利要求27所述的方法，其中所述第一導(dǎo)電板層包括Ta、Ru、Co、Pt、W、Rh、Ir、Au、Al、Ti或前述材料中的兩種或更多種材料的合金。
29.根據(jù)權(quán)利要求18所述的方法，其中所述利用所述第二電極材料填充所述過孔和所述過孔開槽包括化學(xué)氣相沉積(CVD)、等離子體增強化學(xué)氣相沉積(PECVD)、濺射、化學(xué)溶液沉積或鍍覆。
30.根據(jù)權(quán)利要求29所述的方法，其中所述第二電極材料包括Cu、Al、W、Ru、Rh、Ir、Co或前述金屬中的兩種或更多種金屬的合金。
31.根據(jù)權(quán)利要求18所述的方法，其中所述部分地去除所述第二電極材料包括濕法刻蝕工藝。
32.根據(jù)權(quán)利要求31所述的方法，其中使用包括HF、HC1、H2S04*所述前述材料中的兩種或更多種材料的任意組合的化學(xué)劑來執(zhí)行所述濕法刻蝕工藝。
全文摘要
本發(fā)明提供3D過孔電容器及其形成方法。該電容器包括在襯底上的絕緣層。絕緣層具有過孔，該過孔具有側(cè)壁和底部。第一電極疊置在過孔的底部的至少一部分以及側(cè)壁之上。第一高k介電材料層疊置在第一電極之上。第一導(dǎo)電板位于第一高k介電材料層之上。第二高k介電材料層疊置在第一導(dǎo)電板之上并留下過孔的剩余部分未填充。在過孔的剩余部分中形成第二電極。第一導(dǎo)電板與第一電極基本平行并且與第一電極和第二電極不接觸。還提供這種3D過孔電容器的陣列。
文檔編號H01L21/02GK103155098SQ201180048249
公開日2013年6月12日 申請日期2011年8月16日 優(yōu)先權(quán)日2010年10月5日
發(fā)明者陳奮, 楊智超, 李保振 申請人:國際商業(yè)機器公司