專利名稱：固態(tài)照明裝置及相關聯(lián)制造方法
技術領域：
本技術一般來說針對固態(tài)照明(SSL)裝置及相關聯(lián)制造方法。
背景技術：
SSL裝置通常使用半導體發(fā)光二極管(LED)、有機發(fā)光二極管(OLED)及/或聚合物發(fā)光二極管(PLED)作為照明源，而非使用電燈絲、等離子或氣體。圖IA是常規(guī)氮化銦鎵(InGaN)LED 10的一部分的橫截面圖。如圖IA中所展示，LED 10包括彼此上下連續(xù)排列的硅襯底12、N型氮化鎵(GaN)材料14、InGaN材料16 (及/或InGaN/GaN多量子阱)及P型GaN材料18。LED 10還包括P型GaN材料18上的第一觸點20及N型GaN材料14上的第二觸點22。 圖IA中的LED 10的一個缺點在于GaN/InGaN材料14、16及18與硅襯底12之間的熱膨脹系數(shù)(TEC)不同且可致使LED 10在熱應力下弓曲及/或以其它方式撓曲。此弓曲或撓曲可致使LED 10的GaN/InGaN材料14、16及18斷裂及/或具有其它結構性缺陷。LED 10的另一缺點在于硅襯底12通常包括具有Si (1，1，I)晶格定向的硅晶片而非具有Si(l，0，0)晶格定向的那些硅晶片。圖IB是硅晶格的一部分的示意性透視圖，其圖解說明Si(l，l，l)及Si(l，0，0)晶格定向兩者。認為，GaN/InGaN材料14、16及18的外延生長偏好Si(l，l，l)晶片所提供的六邊形晶格結構。然而，Si(l，l，l)晶片比通?？捎玫腟i(l,0,0)晶片昂貴。因此，可期望在可靠地且具成本效益地制造LED方面有數(shù)個改進
發(fā)明內容


圖IA是根據(jù)現(xiàn)有技術的LED的一部分的橫截面圖。圖IB是硅晶格的一部分的示意性透視圖，其圖解說明Si (1，1，I)及Si(l，0，0)晶
格定向。圖2A到2C是根據(jù)本技術的實施例經歷表面改質過程的微電子襯底的一部分的橫截面圖。圖3A到3C是根據(jù)本技術的實施例經歷形成非平面LED結構的過程的微電子襯底的一部分的橫截面圖。圖4A到4C是根據(jù)本技術的實施例經歷形成部分平面LED結構的過程的微電子襯底的一部分的橫截面圖。圖5A及5B是根據(jù)本技術的實施例經歷形成額外LED結構的過程的微電子襯底的一部分的橫截面圖。
具體實施例方式下文描述其上形成有LED的微電子襯底及相關聯(lián)制造方法的各種實施例。通篇中使用術語“微電子襯底”以包括在其上及/或其中制作有微電子裝置、微機械裝置、數(shù)據(jù)存儲元件、讀取/寫入組件及其它特征的襯底。術語“硅”通常是指具有晶格間距為
5.430710 A的面心棱形立方體結構的單晶硅材料。術語“硅(1，0，0)”及術語“硅(1，1，
I)”通常分別是指由米勒指數(shù)定義的晶體晶格定向(1，0，0)及(1，1，1)。可在WilliamC. O' Mara 的《半導體娃技術手冊(Handbook of Semiconductor Silicon Technology)))中找到對米勒指數(shù)的論述，所述文獻的揭示內容以全文引用方式并入本文中。相關領域的技術人員還將理解，本技術可具有額外實施例，且可在沒有下文參考圖2A到5B所描述的實施例的細節(jié)中的數(shù)者的情況下實踐本技術。圖2A及2B是根據(jù)本技術的實施例經歷表面改質過程的微電子襯底100的一部分的橫截面圖。在圖2A及2B中所展示的實施例中，微電子襯底100包括具有Si(l，0，0)定 向的硅材料。在其它實施例中，除了具有Si (I，0，0)定向的硅材料以外或代替具有Si (I，0，0)定向的硅材料，微電子襯底100還可包括藍寶石(Al2O3)、氮化硅(SiN)及/或其它適合的襯底材料。如圖2A中所展示，所述過程的初始階段可包括在微電子襯底100的表面101上沉積掩模材料102。在一個實施例中，掩模材料102包括經由熱氧化、化學氣相沉積(CVD)、原子層沉積(ALD)及/或其它適合技術形成于表面101上的氧化硅(SiO2)及/或氮化硅(SiN)。在其它實施例中，掩模材料102可包括經由旋涂及/或其它適合的沉積技術而沉積的光致抗蝕劑及/或其它適合的掩模材料。接著，所述過程可包括經由光刻及/或其它適合的技術圖案化所沉積的掩模材料102。隨后，可經由濕蝕刻、等離子蝕刻、激光燒蝕及/或其它材料移除技術來移除經圖案化掩模材料102的某些部分。如圖2A中所展示，移除掩模材料102的選定部分形成具有開口104的掩模,微電子襯底100的表面101的選定部分經由所述開口而暴露。如圖2B中所展示，所述過程可包括通過從表面101的經暴露部分移除材料(例如，經由開口 104蝕刻微電子襯底100)而在微電子襯底100的表面101上形成六邊形晶格平面。在所圖解說明的實施例中，微電子襯底100包括可與堿性各向異性蝕刻劑(例如，具有大于約12的pH)發(fā)生如下反應的Si(l，0，0)晶片Si+4 (or) — Si (OH) 4+4e_各向異性蝕刻劑的實例可包括四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)、氫氧化銨(NH4OH)、乙二胺鄰苯二酚(EDP)及/或另一適合的各向異性蝕刻劑。在其它實施例中，所述過程可包括基于微電子襯底100的特定材料而用其它適合類型的蝕刻劑來處理表面101的經暴露部分。在不受限于理論的情況下，認為TMAH及其它各向異性蝕刻劑可沿不同晶體平面以不同材料移除速率蝕刻硅襯底。舉例來說，認為TMAH可至少部分地由于這些平面中硅原子的鍵合能量的差異而比從Si(l，l，l)平面移除硅材料快得多地從Si(l，0，0)平面移除硅材料。因此，Si (1，1，I)平面可在蝕刻Si (1，0，0)平面中的硅材料時充當蝕刻停止件。因此，用堿性蝕刻劑來處理微電子襯底100的表面101的經暴露部分可形成具有Si(l，l，l)平面106的多個凹口 111。接著可經由濕蝕刻、激光燒蝕及/或其它適合的技術移除掩模材料 102。通過控制材料移除操作的各種參數(shù)，凹口 111可具有某些輪廓。舉例來說，如圖2B中所展示，在使用長蝕刻周期時，個別凹口 111可包括從表面101朝向微電子襯底100延伸且在接合點107處彼此相交的兩個鄰近Si (1，1，I)平面106以形成“鋸齒形”圖案。兩個鄰近Si(l，l，l)平面106可形成約72°的角度。在其它實施例中，如圖2C中所展示，如果蝕刻周期縮短，那么個別凹口 111可包括從表面101朝向微電子襯底100延伸的兩個鄰近si(i,i,D平面106及在兩個Si(i，i，I)平面106之間的si(i，o，o)平面105。第一及第二平面106相對于Si (1，0，0)平面105形成約54°及126°的角度。在前述實施例中的任一者中，個別凹口 111可延伸到微電子襯底100中距表面101 —深度d處。在某些實施例中，所述過程包括調整蝕刻參數(shù)以控制個別凹口 111的深度d及/或最終形狀。所述蝕刻參數(shù)可包括蝕刻劑的濃度、蝕刻溫度、蝕刻周期、適合添加劑的添加及/或其它適合的蝕刻參數(shù)。在某些實施例中，深度d可足夠大(例如，大于約100微米)使得稍后形成的GaN/InGaN材料116及118 (圖3A到3C)不聚結于微電子襯底100上，如下文參考圖3A到3C更詳細地論述。舉例來說，在此些實施例中，GaN/InGaN材料116及115中的每一者可具有獨立的大體恒定的厚度。在其它實施例中，深度d可足夠小(例如，小于約I微米)使得稍后形成的GaN/InGaN材料確實聚結于微電子襯底100上，如下文參考圖4A到4C更詳細地論述。在此些實施例中，GaN/InGaN材料中的一者或一者以上可具有變化 的厚度。在進一步實施例中，深度d可具有其它所要值使得稍后形成的GaN/InGaN材料部分地聚結。圖3A到3C是根據(jù)本技術的實施例經歷形成非平面LED結構的過程的微電子襯底100的一部分的橫截面圖。如圖3A中所展不,所述過程可包括在微電子襯底100的具有凹口111的表面101上形成LED結構108。在一個實施例中，形成LED結構108可包括在微電子襯底100上連續(xù)地沉積N型GaN材料114 (例如，摻雜有硅)、InGaN材料116及P型GaN材料118 (例如摻雜有鎂)。在其它實施例中，形成LED結構108還可包括沉積砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷砷化鎵(GaAsP)、磷化鋁鎵銦(AlGaInP)、磷化鎵(III) (GaP)JBK鋅(ZnSe)、氮化硼(BN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁鎵銦(AlGaInN)及/或其它適合的半導體材料中的至少一者。用于形成LED結構108的技術可包括金屬有機CVD(MOCVD)、分子束外延(MBE)、液相外延及/或其它適合的技術。在圖3A的所圖解說明的實施例中，LED結構108包括個別地具有鋸齒形圖案的非平面第一表面120及第二表面122。第一表面120及第二表面122大體貼合所述襯底的表面101上的Si (1，1，I)平面106的鋸齒形圖案。在不受限于理論的情況下，認為第一表面120及第二表面122的鋸齒形圖案可至少減小GaN/InGaN材料114、116及118在熱應力下相對于微電子襯底100的撓曲。認為，GaN/InGaN材料114、116及118與襯底100在TEC上的差異可沿第一表面120及第二表面122產生拉伸應力(如箭頭124a及124b所指示)。如圖3A中所展示，所述鋸齒形圖案迫使拉伸應力124a及124b沿所述鋸齒形圖案的兩側至少部分地彼此相反。因此，拉伸應力124a及124b可至少部分地彼此抵消(例如,在水平平面X中)以減小GaN/InGaN材料114、116及118的弓曲及/或以其它方式的撓曲。如圖3B中所展示，所述過程接著可包括經由機械過程(例如背磨及/或其它適合的技術)移除微電子襯底100的底部部分103。如圖3C中所展示，所述過程還可包括經由濕蝕刻、干蝕刻及/或其它適合的技術從LED結構108移除剩余的微電子襯底100。所述過程可進一步包括分別形成用于P型GaN材料118及N型GaN材料114的第一觸點20及第二觸點22及/或其它后續(xù)處理操作。圖4A及4B是根據(jù)本技術的實施例經歷形成部分平面LED結構的過程的微電子襯底100的一部分的橫截面圖。圖4C是圖4B中的平面LED的一部分的部分放大橫截面圖。如圖4A中所展示，所述過程可包括通過在微電子襯底100上連續(xù)地沉積N型GaN材料114 (例如，摻雜有硅)、InGaN材料116及P型GaN材料118 (例如，摻雜有鎂)而在微電子襯底100上形成LED結構108。在所圖解說明的實施例中，N型GaN材料114在正形成于微電子襯底100上時聚結。因此，N型GaN材料114的厚度不恒定而使得其具有與微電子襯底100相對的大體平面表面115。在其它實施例中，InGaN材料116及/或P型GaN材料118可聚結以具有大體平面表面(未展示)。所述過程接著可包括如上文參考圖3B及3C所論述經由背磨移除微電子襯底100的底部部分且經由濕蝕刻、干蝕刻及/或其它適合的技術從LED結構108移除剩余的微電子襯底100以產生如圖4B中所展示的LED結構108。認為使GaN/InGaN材料114、116及118中的至少一者聚結可減小LED結構108的 位錯密度。術語“位錯”通常是指晶體結構內的結晶缺陷或不規(guī)則性。舉例來說，如圖4C中所展示，N型GaN材料114包括鋸齒形圖案的兩側上的第一位錯126a及第二位錯126b。認為在N型GaN材料114的沉積期間，表面張力及/或其它物理/化學相互作用可致使第一位錯126a及第二位錯126b朝向彼此彎曲且在這兩個位錯126a及126b的伯格斯向量具有不同正負號的情況下形成一環(huán)圈。因此，第一位錯126a及第二位錯126b中的任一者將不一直延伸到N型GaN材料114的表面115，因此減小N型GaN材料114的位錯密度。上文參考圖2A到5B所論述的LED 108的數(shù)個實施例與常規(guī)LED相比可具有增加的發(fā)光表面積。舉例來說，如圖2B及2C中所展示，凹口 111可增加其上可形成LED結構108 (圖3A到3C)的表面積。因此，在不增加LED結構108的占用面積的情況下，LED結構108可具有增加的發(fā)光面積。即使上文論述LED結構108具有至少一個有鋸齒形圖案的表面，但在其它實施例中，LED結構108還可具有其它表面圖案。舉例來說，如圖5A中所展示，通過調整掩模材料102 (圖2A及2B)的寬度，凹口 111可通過N型GaN材料114的平面部分115而彼此分開，且InGaN材料116及P型GaN材料118可大體貼合N型GaN材料114。因此，LED結構108可包括非平面第一表面120及第二表面122。在另一實施例中，如圖5B中所展示，InGaN材料116及P型GaN材料118中的至少一者可聚結于N型GaN材料114上。因此，LED結構108可包括大體平面第一表面120及非平面第二表面122。在其它實施例中，LED結構108可具有其它適合的表面圖案。在某些實施例中，所述過程還可包括在LED結構108的第一表面120 (圖3A到3C)上形成鏡面層(例如鋁，未展示)及支撐結構(例如，硅及/或氧化硅材料，未展示)。在進一步實施例中，所述過程可包括在于微電子襯底100上形成N型GaN材料114之前在微電子襯底100的表面(圖3A)上沉積緩沖材料(例如，氧化鋁、氮化鋁等)及/或其它適合的材料。依據(jù)前文所述，將了解，本文中已出于圖解說明的目的描述了本技術的特定實施例，但可在不背離本發(fā)明的情況下做出各種修改形式。除了其它實施例的元件以外或代替其它實施例的元件，一個實施例的元件中的許多元件還可與其它實施例組合。因此，本發(fā)明不受除所附權利要求書以外的限制。
權利要求
1.一種用于處理硅襯底的方法，其包含 將各向異性蝕刻劑施加到所述硅襯底的表面，所述硅襯底在所述表面處具有Si(l，0，0)晶格定向； 借助所述所施加的各向異性蝕刻劑在所述硅襯底的所述表面上形成凹口，所述凹口由具有Si(l，l，l)晶格定向的至少一個平面界定；及 在所述凹口的具有所述Si (1，1，I)晶格定向的所述至少一個平面上形成發(fā)光二極管結構。
2.根據(jù)權利要求I所述的方法，其中 所述方法進一步包括 在所述硅襯底的所述表面上沉積掩模材料；及 圖案化所述掩模材料以形成通向所述硅襯底的所述表面的多個開口； 施加各向異性蝕刻劑包括經由所述開口將含有四甲基氫氧化銨TMAH、氫氧化鉀(KOH)、氫氧化銨(NH4OH)及乙二胺鄰苯二酚EDP中的至少一者的溶液施加到所述硅襯底的所述表面； 形成凹口包括形成個別地具有兩者均從所述表面朝向所述硅襯底延伸到一深度的第-Si(LLl)平面及第二 Si(l，l，l)平面的多個凹口，所述第一及第二 Si (1，1，I)平面形成鋸齒形圖案； 所述方法進一步包括調整所述各向異性蝕刻劑的濃度、蝕刻溫度及蝕刻周期中的至少一者以實現(xiàn)所述深度的大于約100微米的值；且 形成發(fā)光二極管結構包括經由金屬有機化學氣相沉積MOCVD在所述第一及第二Si(LLl)平面上依序沉積N型氮化鎵(GaN)材料、氮化銦鎵(InGaN)材料及P型GaN材料，所述N型GaN、InGaN及P型GaN材料具有大體貼合所述第一及第二 Si (1，1，I)平面的所述鋸齒形圖案的表面。
3.根據(jù)權利要求I所述的方法，其中 所述方法進一步包括 在所述硅襯底的所述表面上沉積掩模材料；及 圖案化所述掩模材料以形成通向所述硅襯底的所述表面的多個開口； 施加各向異性蝕刻劑包括經由所述開口將含有四甲基氫氧化銨TMAH、氫氧化鉀(KOH)、氫氧化銨(NH4OH)及乙二胺鄰苯二酚EDP中的至少一者的溶液施加到所述硅襯底的所述表面； 形成凹口包括形成個別地具有兩者均從所述表面朝向所述硅襯底延伸到一深度的第-Si(LLl)平面及第二 Si(l，l，l)平面的多個凹口，所述第一及第二 Si (1，1，I)平面形成鋸齒形圖案； 所述方法進一步包括調整所述各向異性蝕刻劑的濃度、蝕刻溫度及蝕刻周期中的至少一者以實現(xiàn)所述深度的小于約I微米的值；且形成發(fā)光二極管結構包括 經由金屬有機化學氣相沉積MOCVD在所述第一及第二 Si (1,1，I)平面上依序沉積N型氮化鎵(GaN)材料、氮化銦鎵(InGaN)材料及P型GaN材料；及 在所述MOCVD操作期間使所述N型GaN、InGaN及P型GaN材料中的至少一者聚結。
4.根據(jù)權利要求I所述的方法，其中 施加各向異性蝕刻劑包括將含有四甲基氫氧化銨TMAH、氫氧化鉀(KOH)、氫氧化銨(NH4OH)及乙二胺鄰苯二酚EDP中的至少一者的溶液施加到所述硅襯底的所述表面；且 形成發(fā)光二極管結構包括在所述第一及第二 Si (1，1，I)平面上依序沉積N型氮化鎵(GaN)材料、氮化銦鎵(InGaN)材料及P型GaN材料。
5.根據(jù)權利要求I所述的方法，其中形成凹口包括形成具有第一Si (1，1，I)平面、第二 Si(l，l，l)平面及在所述第一與第二 Si (1，1，I)平面之間延伸的Si(l，0，0)平面的凹□。
6.根據(jù)權利要求I所述的方法，其中形成凹口包括形成具有第一Si (1，1，I)平面及在接合點處與所述第一 Si (1，1，I)平面相交的第二 Si (1，1，I)平面的凹口。
7.根據(jù)權利要求I所述的方法，其中形成發(fā)光二極管結構包括在所述凹口的所述至少一個平面上依序沉積N型GaN材料、InGaN材料及P型GaN材料，所述平面具有所述Si (I，1,1)晶格定向。
8.根據(jù)權利要求I所述的方法，其中 形成凹口包括形成從所述表面朝向所述硅襯底延伸到一深度的凹口 ；且 所述方法進一步包括調整所述各向異性蝕刻劑的濃度、蝕刻溫度及蝕刻周期中的至少一者以實現(xiàn)所述深度的所要值。
9.一種用于處理硅襯底的方法，其包含 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應，所述硅襯底的至少一部分在所述表面處具有Si(l，0，0)晶格定向； 比沿Si(l，l，l)平面快地沿Si(l，0，0)平面從所述硅襯底的所述表面移除硅材料，借此暴露所述Si (1，1，I)平面；及 經由外延生長在所述經暴露的Si (1，1，I)平面上依序沉積N型GaN材料、InGaN材料及P型GaN材料。
10.根據(jù)權利要求9所述的方法,其中使娃襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (or) — Si(OH) 4+4e_
11.根據(jù)權利要求9所述的方法,其中使娃襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與四甲基氫氧化銨TMAH、氫氧化鉀(KOH)、氫氧化銨(NH4OH)及乙二胺鄰苯二酚EDP中的至少一者發(fā)生反應。
12.根據(jù)權利要求9所述的方法，其中 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (OF) — Si(OH) 4+4e_ ;且 移除硅材料包括在使用所述Si (1，1，I)平面作為蝕刻停止件的同時沿所述Si (1,0,0)平面優(yōu)先移除所述硅材料。
13.根據(jù)權利要求9所述的方法，其中 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (or) — Si(OH) 4+4e_ 移除硅材料包括在使用所述Si (1，1，I)平面作為蝕刻停止件的同時沿所述Si (1,0,0)平面優(yōu)先移除所述硅材料；且 沉積N型GaN材料、InGaN材料及P型GaN材料包括使所述N型GaN、InGaN及P型GaN材料大體貼合所述Si (1，1，I)平面。
14.根據(jù)權利要求9所述的方法，其中 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (OF) — Si(OH) 4+4e_ 移除硅材料包括在使用所述Si (1，1，I)平面作為蝕刻停止件的同時沿所述Si (1,0,0)平面優(yōu)先移除所述硅材料；且 沉積N型GaN材料、InGaN材料及P型GaN材料包括在所述經暴露的Si (I，I，I)平面上沉積所述N型GaN、InGaN及P型GaN材料，所述N型GaN、InGaN及P型GaN材料個別地形成鋸齒形圖案。
15.根據(jù)權利要求9所述的方法，其中 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (OF) — Si(OH) 4+4e_ 移除硅材料包括在使用所述Si (1，1，I)平面作為蝕刻停止件的同時沿所述Si (1,0,0)平面優(yōu)先移除所述硅材料；且 沉積N型GaN材料、InGaN材料及P型GaN材料包括使所述N型GaN材料、所述InGaN材料及P型GaN材料中的至少一者聚結到所述Si (1，1，I)平面。
16.根據(jù)權利要求9所述的方法，其中 使硅襯底的表面與各向異性蝕刻劑發(fā)生反應包括使所述硅襯底的所述表面與所述各向異性蝕刻劑發(fā)生如下反應Si+4 (or) — Si(OH) 4+4e_ 移除硅材料包括在使用所述Si (1，1，I)平面作為蝕刻停止件的同時沿所述Si (1,0,0)平面優(yōu)先移除所述硅材料；且 沉積N型GaN材料、InGaN材料及P型GaN材料包括在所述經暴露的Si (I，I，I)平面上沉積所述N型GaN、InGaN及P型GaN材料，所述N型GaN、InGaN及P型GaN材料中的至少一者具有大體平面表面。
17.一種發(fā)光二極管，其包含 N型氮化鎵(GaN)材料； P型GaN材料，其與所述N型GaN材料間隔開；及 氮化銦鎵(InGaN)材料，其直接在所述N型GaN材料與所述P型GaN材料之間； 其中所述N型GaN、InGaN及P型GaN材料中的至少一者具有非平面表面。
18.根據(jù)權利要求17所述的發(fā)光二極管，其中非平面表面具有鋸齒形圖案。
19.根據(jù)權利要求17所述的發(fā)光二極管，其中非平面表面具有由在接合點處接合在一起的第一平面及第二平面形成的多個凹口。
20.根據(jù)權利要求17所述的發(fā)光二極管，其中非平面表面具有由在接合點處接合在一起的第一平面及第二平面形成的多個凹口，所述第一與第二平面形成約72°的角度。
21.根據(jù)權利要求17所述的發(fā)光二極管，其中非平面表面具有由第一平面、第二平面及在所述第一與第二平面之間延伸的第三平面形成的多個凹口，所述第一及第二平面分別與所述第三平面形成約54°及126°的角度。
22.根據(jù)權利要求17所述的發(fā)光二極管，其中所述N型GaN、InGaN及P型GaN材料個別地具有有鋸齒形圖案的表面。
23.根據(jù)權利要求17所述的發(fā)光二極管，其中所述N型GaN、InGaN及P型GaN材料中的至少一者具有第一表面及與所述第一表面相對的第二表面，所述第一表面為非平面的且所述第二表面為大體平面的。
24.根據(jù)權利要求17所述的發(fā)光二極管，其中所述N型GaN、InGaN及P型GaN材料中的至少一者具有第一表面及與所述第一表面相對的第二表面，所述第一表面具有鋸齒形圖案且所述第二表面為大體平面的。
全文摘要
本發(fā)明中揭示固態(tài)照明裝置及相關聯(lián)制造方法。在一個實施例中，一種固態(tài)照明裝置包括發(fā)光二極管，所述發(fā)光二極管具有N型氮化鎵(GaN)材料、與所述N型GaN材料間隔開的P型GaN材料及直接在所述N型GaN材料與所述P型GaN材料之間的氮化銦鎵(InGaN)材料。所述N型GaN、InGaN及P型GaN材料中的至少一者具有非平面表面。
文檔編號H01L33/16GK102742036SQ201180007102
公開日2012年10月17日 申請日期2011年1月19日 優(yōu)先權日2010年1月25日
發(fā)明者任在元, 尼拉·拉納 申請人:美光科技公司