專利名稱：具測(cè)試墊的封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及ー種封裝構(gòu)造，特別是有關(guān)于ー種具測(cè)試墊的封裝構(gòu)造，其無(wú)需使用依產(chǎn)品規(guī)格特別訂制的測(cè)試用電路板即可直接通過(guò)測(cè)試墊進(jìn)行內(nèi)部線路檢測(cè)。
背景技術(shù)：
現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造。現(xiàn)有的封裝結(jié)構(gòu)可參考圖IA所示，其為ー包含基板92、設(shè)置于所述基板92上的硅中介層91及設(shè)置于所述硅中介層91上的芯片90的堆迭結(jié)構(gòu)。其中的硅中介層91，其內(nèi)部通過(guò)娃穿孔(Through Silicon Via)技術(shù)而設(shè)置有導(dǎo)電結(jié)構(gòu),故可做為所述基板92與芯片90之間的傳導(dǎo)路徑。所述介于芯片90及基板92之間的硅中介層91的主要功能是通過(guò)其上下重布線層上的線路配合硅穿孔的導(dǎo)電結(jié)構(gòu)提供所述芯片90來(lái)轉(zhuǎn)換電性連接路徑。而所述封裝結(jié)構(gòu)在制造完成之后會(huì)裝設(shè)于ー測(cè)試電路板上檢測(cè)其內(nèi)部線路是否能正常導(dǎo)通。所述封裝結(jié)構(gòu)會(huì)通過(guò)不同測(cè)試電路板來(lái)檢測(cè)其不同層之間的線路，如圖IA所示，是檢測(cè)其芯片90的有源表面電路與娃中介層91的上重布線層通過(guò)微凸塊(micro bump)構(gòu)成的一第一連接路徑94a是否完好；再如圖IB所示，是檢測(cè)硅中介層91的下重布線層與基板92的印刷電路之間的ー第二連接路徑94b是否完好；再如圖IC所示，是檢測(cè)硅中介層91的上、下重布線層之間通過(guò)其硅穿孔導(dǎo)電結(jié)構(gòu)的ー第三連接路徑94c是否完好。然而，由于所述封裝結(jié)構(gòu)必須通過(guò)裝設(shè)于ー特別訂制的測(cè)試電路板(未繪示)來(lái)進(jìn)行檢測(cè)的步驟，著實(shí)耗費(fèi)檢測(cè)時(shí)間，進(jìn)而拖累測(cè)試效率及提高了測(cè)試成本；且ー但檢測(cè)出其中任一層線路無(wú)法導(dǎo)通，由于結(jié)構(gòu)已經(jīng)組裝無(wú)法拆解，勢(shì)必得報(bào)廢整個(gè)封裝結(jié)構(gòu)或進(jìn)行復(fù)雜的重工(rework),從而提高了制造成本。故，有必要提供一種具測(cè)試墊的封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問(wèn)題。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型提供一種具測(cè)試墊的封裝構(gòu)造，以解決現(xiàn)有封裝結(jié)構(gòu)對(duì)于各層結(jié)構(gòu)的連接線路必須通過(guò)裝設(shè)于測(cè)試電路板才能來(lái)進(jìn)行檢測(cè)而拖累測(cè)試效率與提高測(cè)試成本的技術(shù)問(wèn)題。本實(shí)用新型的主要目的在于提供一種具測(cè)試墊的封裝構(gòu)造，其硅中介層在制造過(guò)程中一并設(shè)計(jì)有測(cè)試墊，因此在測(cè)試時(shí)可不必另外連接于依產(chǎn)品規(guī)格特別訂制的測(cè)試電路板，即可直接通過(guò)測(cè)試墊進(jìn)行線路檢測(cè)，故確實(shí)可増加測(cè)試效率及節(jié)省測(cè)試成本及制造成本。為達(dá)成本實(shí)用新型的前述目的，本實(shí)用新型提供一種具測(cè)試墊的封裝構(gòu)造，其中所述封裝構(gòu)造包含一基板； ー硅中介層，包含一第一重布線層及一第二重布線層，且通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有數(shù)個(gè)用以測(cè)試線路連接的測(cè)試墊；以及至少ー芯片，設(shè)于所述硅中介層的第一重布線層上。在本實(shí)用新型的一實(shí)施例中，所述測(cè)試墊是設(shè)置于所述第一重布線層上。在本實(shí)用新型的一實(shí)施例中，所述測(cè)試墊電性連接至所述第一重布線層與第二重布線層之間構(gòu)成的連接線路。在本實(shí)用新型的一實(shí)施例中，所述測(cè)試墊電性連接至所述第一重布線層與所述至少ー芯片之間構(gòu)成的連接線路。在本實(shí)用新型的一實(shí)施例中，所述測(cè)試墊是設(shè)于所述第一重布線層的邊緣處。本實(shí)用新型另提供一種具測(cè)試墊的封裝構(gòu)造，其中所述封裝構(gòu)造包含 一基板，其表面設(shè)有數(shù)個(gè)用以測(cè)試線路連接的第一測(cè)試墊；ー硅中介層，包含一第一重布線層及一第二重布線層，且通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有數(shù)個(gè)用以測(cè)試線路連接的第二測(cè)試墊；以及至少ー芯片，設(shè)于所述硅中介層的第一重布線層上。在本實(shí)用新型的一實(shí)施例中，所述基板上的第一測(cè)試墊連接至所述基板與所述第二重布線層之間構(gòu)成的連接線路。在本實(shí)用新型的一實(shí)施例中，所述硅中介層的第二測(cè)試墊電性連接至所述第一重布線層與第二重布線層之間的連接線路。在本實(shí)用新型的一實(shí)施例中，所述硅中介層的第二測(cè)試墊電性連接至所述第一重布線層與所述至少一芯片之間構(gòu)成的連接線路。在本實(shí)用新型的一實(shí)施例中，所述基板的第一測(cè)試墊是設(shè)于所述基板表面的邊緣處；所述硅中介層的第二測(cè)試墊是設(shè)于所述第一重布線層的邊緣處。

圖IA是ー現(xiàn)有封裝構(gòu)造的結(jié)構(gòu)示意圖，示意一第一連接路徑。圖IB是圖IA的現(xiàn)有封裝構(gòu)造的結(jié)構(gòu)示意圖，示意一第二連接路徑。圖IC是圖IA的現(xiàn)有封裝構(gòu)造的結(jié)構(gòu)示意圖，示意一第三連接路徑。圖2A是本實(shí)用新型第一實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層的結(jié)構(gòu)示意圖。圖2B是本實(shí)用新型第一實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層與芯片連接的結(jié)構(gòu)示意圖。圖2C是本實(shí)用新型第一實(shí)施例的具測(cè)試墊的封裝構(gòu)造的基板、硅中介層與芯片連接的結(jié)構(gòu)示意圖。圖3A是本實(shí)用新型第二實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層的結(jié)構(gòu)示意圖。圖3B是本實(shí)用新型第二實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層與芯片連接的結(jié)構(gòu)示意圖。圖3C是本實(shí)用新型第二實(shí)施例的具測(cè)試墊的封裝構(gòu)造的基板、硅中介層與芯片連接的結(jié)構(gòu)示意圖。
具體實(shí)施方式
為讓本實(shí)用新型上述目的、特征及優(yōu)點(diǎn)更明顯易懂，下文特舉本實(shí)用新型較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。再者，本實(shí)用新型所提到的方向用語(yǔ)，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「?jìng)?cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語(yǔ)是用以說(shuō)明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。請(qǐng)參照?qǐng)D2A、2B及2C所示，其分別概要掲示本實(shí)用新型第一實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層、硅中介層與芯片、基板與硅中介層與芯片的結(jié)構(gòu)示意圖。本實(shí)用新型提供一種具測(cè)試墊的封裝構(gòu)造，其包含ー娃中介層(silicon interposer) 10、至少ー芯片20以及一基板30。參考圖2A所示，所述硅中介層10包含一第一重布線層100及一第二重布線層101。所述第一重布線層100與所述第二重布線層101皆設(shè)有導(dǎo)電線路，且所述第一重布線層100是通過(guò)數(shù)個(gè)娃穿孔導(dǎo)電結(jié)構(gòu)102(Through Silicon Via, TSV)電性連接至所述第二重布線層101。本實(shí)施例中，所述第一重布線層100表面設(shè)有數(shù)個(gè)用以測(cè)試線路連接的測(cè)試墊103，且所述測(cè)試墊103優(yōu)選是設(shè)于所述第一重布線層100的邊緣處。所述硅中介層10的測(cè)試墊103是電性連接至所述第一重布線層100與第二重布線層101之間的連接線路11，以提供業(yè)者用來(lái)檢測(cè)所述連接線路11是否完好。參考圖2B所示，本實(shí)施例中包含兩個(gè)所述芯片20，而所述芯片20是設(shè)于所述硅中介層10的第一重布線層100上,且是通過(guò)數(shù)個(gè)微凸塊200 (micro bump)來(lái)電性連接至所述第一重布線層100上的導(dǎo)電線路；其中所述硅中介層10的測(cè)試墊103不僅電性連接至所述第一重布線層100與第二重布線層101之間的連接線路11，并進(jìn)一歩電性連接至所述第一重布線層100與所述芯片20之間構(gòu)成的連接線路21，以提供業(yè)者通過(guò)測(cè)試墊103進(jìn)ー步檢測(cè)所述基板30與所述第二重布線層101之間構(gòu)成的連接線路21是否完好。參考圖2C所示，本實(shí)施例中，所述基板30是ー種小型多層印刷電路板，所述硅中介層10是通過(guò)其第二重布線層101設(shè)于所述基板30上，更詳細(xì)地，所述硅中介層10的第二重布線層101是通過(guò)數(shù)個(gè)凸塊301設(shè)于所述基板30上。再者，本實(shí)施例中，所述基板30上同樣設(shè)有數(shù)個(gè)用以測(cè)試線路連接的測(cè)試墊302，所述基板30上的測(cè)試墊302是連接至所述基板30與所述第二重布線層101之間構(gòu)成的連接線路31，以提供業(yè)者用來(lái)檢測(cè)所述連接線路31是否完好。所述測(cè)試墊302優(yōu)選是設(shè)于所述基板30表面的邊緣處。通過(guò)上述的結(jié)構(gòu)，本實(shí)用新型可在硅中介層10制造階段完成后，先行通過(guò)其第一重布線層100上的測(cè)試墊103進(jìn)行其第一重布線層100與第二重布線層101之間的連接線路11的導(dǎo)通檢測(cè)；接著，當(dāng)所述芯片20接合所述硅中介層10的接合エ藝完成后，通過(guò)所述測(cè)試墊103進(jìn)行所述第一重布線層100與所述芯片20的有源表面(下表面)的電路之間構(gòu)成的連接線路21的導(dǎo)通檢測(cè)，來(lái)確保所述芯片20與所述硅中介層10的接合可正常導(dǎo)通；最后，在所述芯片20與所述硅中介層10的組合結(jié)構(gòu)接合至所述基板的接合エ藝完成后，可通過(guò)基板30的測(cè)試墊302來(lái)進(jìn)行所述基板30的印刷電路與所述第二重布線層101之間構(gòu)成的連接線路31的導(dǎo)通檢測(cè)，以確保所述基板30與硅中介層10之間接合可正常導(dǎo)通。如此ー來(lái)，本實(shí)用新型的封裝構(gòu)造就無(wú)需再裝設(shè)于依產(chǎn)品規(guī)格特別訂制的測(cè)試電路板來(lái)進(jìn)行線路檢測(cè)，可節(jié)省產(chǎn)出的效率；同時(shí)，所述硅中介層10的測(cè)試墊103可及時(shí)檢測(cè)出硅中介層10本身的線路、或芯片20與硅中介層10的接合線路是否正常，一但發(fā)現(xiàn)接合不良，可及時(shí)淘汰硅中介層10或是芯片20與硅中介層10的組合結(jié)構(gòu)，而避免在基板30接合エ藝完成后才發(fā)現(xiàn)接合不良所造成的材料成本浪費(fèi)，故可以有效降低制造成本。請(qǐng)參照?qǐng)D3A、3B及3C所示，其分別概要掲示本實(shí)用新型第二實(shí)施例的具測(cè)試墊的封裝構(gòu)造的硅中介層、硅中介層與芯片、基板與硅中介層與芯片的結(jié)構(gòu)示意圖。所述第二實(shí)施例與前述的第一實(shí)施例結(jié)構(gòu)大致相同，因而沿用相同的元件標(biāo)號(hào)，而所述第二實(shí)施例的不同處在于參照?qǐng)D3A所示，所述第一重布線層100表面所設(shè)置的測(cè)試墊103，是電性連接至所述第一重布線層100與第二重布線層101之間的局部連接線路11 ;參照?qǐng)D3B所示，所述第一重布線層100上的測(cè)試墊103也是電性連接至所述第一重布線層100與所述芯片20 之間的局部連接線路21 ;同理，參照?qǐng)D3C所示，所述基板30上的測(cè)試墊302是連接至所述基板30與所述第二重布線層101之間的局部連接線路31。請(qǐng)參照?qǐng)D3A、3B及3C所示，所述局部連接線路11、31主要是指位于所述第一重布線層100與第二重布線層101的側(cè)緣線路部分，特別是各角隅線路部分。由于一般封裝結(jié)構(gòu)最容易產(chǎn)生接合不佳、或是因結(jié)構(gòu)應(yīng)カ影響產(chǎn)生線路斷裂的部份通常是位于封裝結(jié)構(gòu)的側(cè)緣或角隅處。因此，將測(cè)試墊103、302連接所述側(cè)緣或角隅處的局部連接線路11、31，即足夠用以確保整體線路連接結(jié)構(gòu)的良率。如上所述，相較于現(xiàn)有封裝構(gòu)造存在對(duì)于各層結(jié)構(gòu)的連接線路必須通過(guò)裝設(shè)于測(cè)試電路板才能來(lái)進(jìn)行檢測(cè)而拖累測(cè)試效率與提高測(cè)試成本的技術(shù)問(wèn)題，本實(shí)用新型提供了一種具測(cè)試墊的封裝構(gòu)造，其包含一基板；ー硅中介層，包含一第一重布線層及一第二重布線層，通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有測(cè)試墊；ー芯片，設(shè)于所述硅中介層的第一重布線層上。在上述結(jié)構(gòu)中，本實(shí)用新型的硅中介層是在制造過(guò)程中即一并設(shè)計(jì)有測(cè)試墊，因此封裝構(gòu)造可直接通過(guò)測(cè)試墊檢測(cè)硅中介層的二重布線層之間、或其與芯片之間的電性連接是否完好，也就是說(shuō)，封裝構(gòu)造在測(cè)試時(shí)可不必另外連接于依產(chǎn)品規(guī)格特別訂制的測(cè)試電路板，即可直接通過(guò)測(cè)試墊進(jìn)行線路檢測(cè)，故確實(shí)可増加產(chǎn)出效率及節(jié)省制造成本。本實(shí)用新型已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本實(shí)用新型的范例。必需指出的是，已公開的實(shí)施例并未限制本實(shí)用新型的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè)置均包括于本實(shí)用新型的范圍內(nèi)。
權(quán)利要求1.一種具測(cè)試墊的封裝構(gòu)造，其特征在于所述具測(cè)試墊的封裝構(gòu)造包含 一基板； ー硅中介層，包含一第一重布線層及一第二重布線層，且通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有數(shù)個(gè)用以測(cè)試線路連接的測(cè)試墊；以及至少ー芯片，設(shè)于所述硅中介層的第一重布線層上。
2.如權(quán)利要求I所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述測(cè)試墊是設(shè)置于所述第一重布線層上。
3.如權(quán)利要求I所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述測(cè)試墊電性連接至所述第一重布線層與第二重布線層之間構(gòu)成的連接線路。
4.如權(quán)利要求I所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述測(cè)試墊電性連接至所述第一重布線層與所述至少一芯片之間構(gòu)成的連接線路。
5.如權(quán)利要求I所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述測(cè)試墊是設(shè)于所述第一重布線層的邊緣處。
6.一種具測(cè)試墊的封裝構(gòu)造，其特征在于所述具測(cè)試墊的封裝構(gòu)造包含 一基板，其表面設(shè)有數(shù)個(gè)用以測(cè)試線路連接的第一測(cè)試墊； ー硅中介層，包含一第一重布線層及一第二重布線層，且通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有數(shù)個(gè)用以測(cè)試線路連接的第二測(cè)試墊；以及至少ー芯片，設(shè)于所述硅中介層的第一重布線層上。
7.如權(quán)利要求6所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述基板上的第一測(cè)試墊連接至所述基板與所述第二重布線層之間構(gòu)成的連接線路。
8.如權(quán)利要求6所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述硅中介層的第二測(cè)試墊電性連接至所述第一重布線層與第二重布線層之間的連接線路。
9.如權(quán)利要求6所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述硅中介層的第二測(cè)試墊電性連接至所述第一重布線層與所述至少一芯片之間構(gòu)成的連接線路。
10.如權(quán)利要求6所述的具測(cè)試墊的封裝構(gòu)造，其特征在于所述基板的第一測(cè)試墊是設(shè)于所述基板表面的邊緣處；所述硅中介層的第二測(cè)試墊是設(shè)于所述第一重布線層的邊緣處。
專利摘要本實(shí)用新型公開一種具測(cè)試墊的封裝構(gòu)造，所述具測(cè)試墊的封裝構(gòu)造包含一基板；一硅中介層，包含一第一重布線層及一第二重布線層，通過(guò)第二重布線層設(shè)于所述基板上，且所述硅中介層上設(shè)有測(cè)試墊；一芯片，設(shè)于所述硅中介層的第一重布線層上。通過(guò)上述結(jié)構(gòu)，本實(shí)用新型的封裝構(gòu)造可直接通過(guò)測(cè)試墊檢測(cè)硅中介層的兩重布線層之間、或其與芯片之間的電性連接是否完好，而無(wú)需裝置在依產(chǎn)品規(guī)格特別訂制的測(cè)試電路板上進(jìn)行測(cè)試，故可增加測(cè)試效率及節(jié)省測(cè)試成本。
文檔編號(hào)H01L23/544GK202394959SQ201120559789
公開日2012年8月22日 申請(qǐng)日期2011年12月26日 優(yōu)先權(quán)日2011年12月26日
發(fā)明者李淑華, 黃東鴻 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司