專利名稱：金屬柵極場效應(yīng)晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種金屬柵極場效應(yīng)晶體管及其制作方法。
背景技術(shù)：
在實際的MOSFET中，其等效電路中包括源、漏極的寄生串聯(lián)電阻。每個電阻都是由三部分組成:金屬與源、漏區(qū)的接觸電阻；源、漏區(qū)的體電阻；當電流從源、漏區(qū)流向較薄的反型層時，與電流流動路線的聚集有關(guān)的電阻。圖1到圖2中分別顯示了集成電路關(guān)鍵尺寸從IOOnm發(fā)展到32nm的技術(shù)節(jié)點中，NMOS和PMOS的寄生電阻的大小情況。其中可以看到，Rcsd(金屬與源、漏區(qū)的接觸電阻)在整個寄生電阻中所占的比重越來越大，并且其值也越來越大。所以有必要在現(xiàn)今的現(xiàn)今技術(shù)中減小Rcsd。同時隨著半導體集成電路的集成度越來越高，集成電路中組成器件的尺寸越來越小，CMOS晶體管的柵介質(zhì)層的厚度也隨之越來越小。半導體領(lǐng)域的技術(shù)人員發(fā)現(xiàn)65納米工藝中晶體管的柵介質(zhì)層的厚度已經(jīng)不能再進一步縮小了，否則晶體管的源極、漏極之間產(chǎn)生的漏電流會導致晶體管無法正常工作。進而當半導體工藝進入45納米甚至32納米工藝時上述問題更是無法避免。經(jīng)過不斷探索后人們發(fā)現(xiàn)，在晶體管中設(shè)置“高K柵介質(zhì)層+金屬柵極”構(gòu)成的高K金屬柵可以解決上述問題并改善半導體器件的性能。由此形成的新型晶體管結(jié)構(gòu)中，高K柵介質(zhì)層(這里的K用于衡量一種材料的存儲電荷的能力)替代現(xiàn)有的柵介質(zhì)層，金屬柵極替代現(xiàn)有的多晶硅柵極。所述金屬柵通常由一種后柵工藝(gate-last approach)形成,利用后柵工藝形成金屬柵極疊層時，可以減少金屬柵形成之后其所在半導體器件的制作工藝，如高溫處理工藝。后柵工藝的基本原理是:首先在半導體器件中形成材質(zhì)為二氧化硅的柵介質(zhì)層、位于柵介質(zhì)層之上的多晶娃虛擬柵極(dummy poly gate);然后沉積一層或多層層間介質(zhì)層,利用化學機械拋光(CMP)工藝對層間介質(zhì)層進行平坦化處理直至露出多晶硅虛擬柵極；去除多晶硅虛擬柵極，并在多晶硅虛擬柵極所在位置形成溝槽，沉積高K柵介質(zhì)層，以在所述溝槽的底部及其側(cè)壁上形成高K柵介質(zhì)層，沉積金屬層以使金屬層填充所述溝槽，這樣由金屬層構(gòu)成的金屬柵極可以替代多晶硅虛擬柵極，高K柵介質(zhì)層與金屬層一起形成金屬柵。其中用作柵極材料的特定金屬的選擇受到許多因素的影響，例如，所希望的功函數(shù)和電阻率、柵極要接觸的柵極電介質(zhì)的類型(高K或其它)、柵極金屬預(yù)計要承受的熱負荷。并且，在已知的“雙金屬/雙功函數(shù)”CMOS的方法中，往往希望使用適合PMOS的柵極金屬(高功函數(shù))和適合NMOS的柵極金屬(低功函數(shù))。并且隨著集成電路工藝的發(fā)展到深亞微米級，越來越小的晶體管使得集成電路中的金屬互連結(jié)構(gòu)中的接觸孔/通孔面臨著其深寬比加大的問題，這樣在后續(xù)的金屬化過程中，在高深寬比的通孔中填入金屬的難度增大，現(xiàn)有的金屬濺射的方式填充的方式，使得形成的通孔中的金屬中不可避免的會有空洞或者裂縫。

發(fā)明內(nèi)容
本發(fā)明的目的是減小金屬柵極場效應(yīng)晶體管的接觸孔和源漏之間的接觸電阻。為實現(xiàn)上述目的，本發(fā)明提出一種金屬柵極場效應(yīng)晶體管的制作方法，采用后柵工藝形成虛擬柵極后，包括去除所述虛擬柵極以形成開口 ；在所述開口的側(cè)壁和底部依次形成功函數(shù)金屬材料層、金屬阻擋層，所述功函數(shù)金屬材料層、金屬阻擋層未填滿所述開口 ；源漏區(qū)形成接觸孔的通孔；采用無極電鍍的方式形成填充金屬層，填滿所述開口和所述接觸孔的通孔?？蛇x的，所述填充金屬層為CoWP、CoP、CoB、CoW、CoWB、CoMo、NiWB、NiWP 中的一種，在所述填充金屬層中中，W、B或P的質(zhì)量含量為O 12%。可選的，所述源漏極上形成接觸孔之前還包括在源漏區(qū)形成金屬硅化物，所述金屬硅化物為NiSi或NiPtSi，其中Pt所占質(zhì)量百分比為5-10%?？蛇x的，所述開口的側(cè)壁為Oxide、BSG、BPSG中的一種?？蛇x的，所述金屬阻擋層為TiN或TaN。本發(fā)明還提出了一種金屬柵極場效應(yīng)晶體管，包括金屬柵極和源漏區(qū)，其金屬柵極包括功函數(shù)金屬材料層、金屬阻擋層和填充金屬層，所述填充金屬層和源漏區(qū)的接觸孔內(nèi)的填充金屬相同，所述填充金屬層為CoWP、CoP、CoB, CoW、CoffB, CoMo、NiWB、NiffP中的一種，其中，W、B或P的質(zhì)量百分比為0 12%。可選的，所述金屬柵極還包括側(cè)墻，所述側(cè)墻的材質(zhì)為氧化硅、BSG、BPSG中的一種。可選的，所述源漏區(qū)和接觸孔之間還包括金屬硅化物，所述金屬硅化物為NiSi或NiPtSi，在所述金屬硅化物中，Pt所占百分比為5-10 %。本發(fā)明利用無極電鍍金屬的方式來形成金屬柵極的最后一層以及源漏極的接觸孔，使得在接觸孔和金屬柵極中的金屬所形成的溝槽這樣的高深寬比的通孔內(nèi)的金屬質(zhì)地致密均勻，且無空洞和裂縫；并且本發(fā)明把金屬柵極的最后一層金屬的形成和接觸孔一起形成，節(jié)省了工藝步驟，提高了工藝效率和節(jié)省了工藝成本；同時，本發(fā)明通過選擇在接觸孔內(nèi)填充的金屬來減少接觸孔和漏極的寄生電阻Rcsd。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1至圖2為關(guān)鍵尺寸從IOOnm發(fā)展到32nm的關(guān)鍵節(jié)點中，NMOS和PMOS的寄生電阻的情況。圖3為本發(fā)明的金屬柵極CMOS FET的結(jié)構(gòu)。圖4為本發(fā)明制作金屬柵極CMOS FET的流程圖。圖5至圖15為本發(fā)明制作金屬柵極CMOS FET的示意圖。
具體實施例方式本發(fā)明提供一種制造金屬柵極場效應(yīng)晶體管的方法，其采用后柵工藝制作虛擬柵極后，而后通過無極電鍍(Electroless deposition,化學鍍)形成金屬柵極疊層的至少一部分以及源漏極的接觸孔。本發(fā)明利用無極電鍍金屬的方式來形成金屬柵極的最后一層以及源漏極的接觸孔，使得在金屬柵極中的金屬形成的溝槽和接觸孔這樣的高深寬比的通孔內(nèi)的金屬質(zhì)地致密均勻，且無空洞和裂縫；并且本發(fā)明把金屬柵極的最后一層金屬的形成和接觸孔一起形成，節(jié)省了工藝步驟，提高了工藝效率和節(jié)省了工藝成本；同時，本發(fā)明通過選擇在接觸孔內(nèi)填充的金屬來減少接觸孔和漏極的寄生電阻Rcsd。下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會作放大、縮小或其他改變。以一個CMOS FET作為例子來詳細闡述本發(fā)明的構(gòu)思。如圖3所示，本發(fā)明的CMOSFET是圖中所示的結(jié)構(gòu)，其包含在半導體襯底100上由淺槽隔離結(jié)構(gòu)71分隔開的NMOS區(qū)域和PMOS區(qū)域，其中NMOS區(qū)域包括P阱以及在P阱中進行N+摻雜構(gòu)成的源漏區(qū)，PMOS區(qū)域包括η阱以及在η阱中進行P+摻雜構(gòu)成的源漏區(qū)。在NMOS或PMOS區(qū)域，其源漏區(qū)上表面和接觸孔5之間具有金屬硅化物3。源漏區(qū)之間(溝通區(qū))的上方為作為柵介質(zhì)層的高K介質(zhì)層101，高K介質(zhì)層上是金屬柵極，金屬柵極由側(cè)墻102構(gòu)成的溝槽內(nèi)的底部和側(cè)壁上的功函數(shù)金屬層106、金屬阻擋層108、以及填充金屬層200構(gòu)成。這樣的金屬柵極結(jié)構(gòu)和側(cè)墻102構(gòu)成的溝槽內(nèi)均填充功函數(shù)金屬層的結(jié)構(gòu)相比，其功函數(shù)金屬層可以比較薄，滿足晶體管對于功函數(shù)金屬層的厚度的需求。而較薄的功函數(shù)金屬層不能把側(cè)墻102構(gòu)成的溝槽填滿，故還需要填充別的金屬，為了避免別的金屬擴散到功函數(shù)金屬層106中，還要在形成填充金屬層200之前形成一層阻擋金屬層108。在這樣的結(jié)構(gòu)中，填充金屬層200所填充的溝槽非常的狹窄，具有很高的深寬比。這樣的深寬比溝槽利用常規(guī)的金屬濺射工藝難以實現(xiàn)完好的金屬填充效果。并且，在現(xiàn)在先進的集成電路工藝中，晶體管的關(guān)鍵尺寸非常的小，而層間介質(zhì)層的厚度不能減小得太多。這使得圖3中的接觸孔5的深寬比也是很大，在進行金屬的填充時也不能有較好的填充效果。同時，如背景技術(shù)中所討論的，接觸孔和源漏區(qū)之間的接觸電阻Rcsd越來越大，即使有自對準金屬硅化物的技術(shù)來減少Rcsd，但是Rcsd的減小效果還是不能滿足建立在先進的集成電路工藝上的半導體器件的要求。本發(fā)明的方法中接觸孔中填充的金屬為CoWP、CoP、CoB, CoW、CoffB, CoMo, NiWB、NiffP中的一種，在所填充的金屬中，W、B或P的質(zhì)量百分比為O 12%。其中的CoWP等是CoxWyPz的簡略表達(以下同)，元素W、B、P在其中的質(zhì)量百分比分別為O 12%。且本發(fā)明還包括采用無極電鍍的方法一起形成接觸孔5中填充的金屬和功函數(shù)金屬層所形成溝槽內(nèi)的填充金屬層200。這樣不僅均能使得高深寬比的接觸孔和功函數(shù)金屬層所形成的溝槽內(nèi)填充的金屬質(zhì)地均勻致密，沒有空洞或者裂縫，滿足器件的性能需求，而且減少了工藝步驟，提高生產(chǎn)效率。利用本發(fā)明的技術(shù)制作CMOS FET的主要步驟如圖4所示，其包括:步驟SI，提供半導體襯底，所述半導體襯底包括NMOS晶體管區(qū)域和PMOS晶體管區(qū)域；步驟S2,形成多晶娃虛擬柵極(dummy poly gate),進行源漏摻雜；步驟S3，沉積層間介質(zhì)層；步驟S4，利用化學機械拋光(CMP)工藝對層間介質(zhì)層進行平坦化處理直至露出多晶硅虛擬柵極；步驟S5，去除PMOS的虛擬柵極以形成開口 ；步驟S6，在PMOS的開口中依次形成PMOS功函數(shù)金屬材料層、金屬阻擋層；步驟S7，在NMOS、PMOS的源、漏極上方形成接觸孔的通孔；步驟S8,無極電鍍形成填充金屬層；步驟S9，去除NMOS的虛擬柵極以形成開口 ；步驟S10，在NMOS的開口中依次形成NMOS功函數(shù)金屬材料層、金屬阻擋層；步驟S11，無極電鍍形成填充金屬層。以下結(jié)合附圖5至15對整個制作過程作詳細說明。執(zhí)行步驟SI，提供半導體襯底，所述半導體襯底包括NMOS晶體管區(qū)域和PMOS晶體管區(qū)域；如圖5所示，半導體襯底300上包括經(jīng)過離子注入形成好的進行磷摻雜(N型)的η阱和硼摻雜(P型)的P阱，以及淺溝槽隔離21以將NMOS和PMOS晶體管區(qū)域隔離開來。執(zhí)行步驟S2,形成多晶娃虛擬柵極(dummy poly gate),進行源漏摻雜；如圖6所示，在半導體襯底300上形成有分別位于η阱和ρ阱上的柵介質(zhì)層301、虛擬柵極22和虛擬柵極23。其中，還包括虛擬柵極22和虛擬柵極23的側(cè)墻302，以及以虛擬柵極22和虛擬柵極23進行自對準源漏離子注入而形成的η阱的P型摻雜源漏區(qū)，和P阱的N型摻雜源漏區(qū)。優(yōu)選的，柵介質(zhì)層301為高K介質(zhì)材料層，虛擬柵極22和虛擬柵極23的材質(zhì)為多晶硅，側(cè)墻302的材質(zhì)為氧化硅、BSG、BPSG中的一種，可以采用HDP或熱CVD形成。另外，本步驟還包括在源漏區(qū)上方形成金屬硅化物(未圖示)，所述金屬硅化物為NiSi或NiPtSi，在金屬硅化物中，Pt所占質(zhì)量百分比為5 10%。本步驟涉及到的工藝步驟和材質(zhì)選擇為本領(lǐng)域技術(shù)人員通識技術(shù)，在此不詳細描述。執(zhí)行步驟S3，沉積層間介質(zhì)層；沉積層間介質(zhì)層304材料高過虛擬柵極22和虛擬柵極23，所述層間介質(zhì)層304材料為氧化硅，可以通過化學氣相淀積或者玻璃(SOG)旋涂的方式形成。執(zhí)行步驟S4，利用化學機械研磨(CMP)工藝對層間介質(zhì)層進行平坦化處理直至露出多晶硅虛擬柵極；對層間介質(zhì)層304材料進行化學機械研磨(CMP)，直至露出虛擬柵極22和虛擬柵極23表面的多晶硅停止，形成結(jié)構(gòu)如圖7所示。
執(zhí)行步驟S5，去除PMOS的虛擬柵極以形成開口 ；去除η阱(PMOS)的虛擬柵極22，在η阱上的側(cè)墻302中留下一個開口 4，如圖8所示。去除虛擬柵極22的方式，可以為采用光刻膠作為掩模，保護著虛擬柵極23，露出虛擬柵極22，進行刻蝕。執(zhí)行步驟S6，在PMOS上的開口中依次形成PMOS功函數(shù)金屬材料層，金屬阻擋層；本步驟具體的實施方式為沉積一 PMOS功函數(shù)金屬層305，在開口 4內(nèi)的底部和側(cè)壁上形成一 PMOS功函數(shù)金屬層305。在PMOS功函數(shù)金屬層305上沉積一薄層金屬阻擋層307，以在開口 4內(nèi)的底部和側(cè)壁上的PMOS功函數(shù)金屬層305上形成一薄層金屬阻擋層307。其中，金屬阻擋層的材料為 TiN 或 TaN。進行化學機械研磨。此時,PMOS功函數(shù)材料層在原本的開口 4內(nèi)形成一個狹小的、細且高的開口 4'。形成結(jié)構(gòu)如圖9所示。執(zhí)行步驟S7，在NMOS、PMOS的源、漏極上方形成接觸孔的通孔；以光刻膠為掩模，在NMOS、PMOS的源漏上方刻蝕出接觸孔的通孔；之后去除光刻膠，形成結(jié)構(gòu)如圖10所示。執(zhí)行步驟S8，進行無極電鍍形成填充金屬層；利用無極電鍍方法形成的填充金屬層400如圖11所示。本步驟中的填充金屬層的選擇，既要滿足能夠不能穿過阻擋金屬層進入到功函數(shù)層，也需要能夠減小接觸電阻。通過發(fā)明人的研究和實踐，本步驟中采用通過無極電鍍形成的填充金屬層，所述填充金屬層的材料為CoWP、CoP、CoB、CoW、CoWB、CoMo、NiWB、NiffP中的一種，在填充金屬層中，W、B或P的質(zhì)量百分比為O 12%。無極電鍍又稱化學鍍，是一種形成金屬薄膜的方法，該方法無須任何外部提供的電子，通過使用在催化劑載體表面上由還原劑的氧化作用生成的電子還原金屬離子來形成金屬薄膜。這種方法尤其具有在整個基片的被催化劑活化的目標區(qū)上形成金屬薄膜的優(yōu)點。在公開號為CN101238239A、名稱為《微電子裝置中的鈷化學鍍》的中國專利和公開號為CN1761534A、名稱為《化學鍍?nèi)芤汉头椒ā返闹袊鴮＠芯薪榻B在通過化學鍍形成鈷基合金的方法。本步驟中的無極電鍍金屬材料層的方式可以采用其中介紹的方式。之后，以層間介質(zhì)層304作為終止層進行化學機械研磨。執(zhí)行步驟S9，去除NMOS的虛擬柵極以形成開口 ；去除ρ阱(NMOS)的虛擬柵極23，在ρ阱上的側(cè)墻302中留下一個開口 6，如圖12所示。去除虛擬柵極23的方式，可以為采用多晶硅干法刻蝕或濕法刻蝕。執(zhí)行步驟S10，在NMOS上的開口中依次形成NMOS功函數(shù)金屬材料層、金屬阻擋層；本步驟具體的實施方式為沉積一 NMOS功函數(shù)金屬層306，以在開口 6內(nèi)的底部和側(cè)壁上形成一 NMOS功函數(shù)金屬層306。在NMOS功函數(shù)金屬層306上沉積一薄層金屬阻擋層308，在開口 6內(nèi)的底部和側(cè)壁上的NMOS功函數(shù)金屬層306上形成一薄層金屬阻擋層308。進行化學機械研磨。此時，NMOS功函數(shù)金屬層306在原本的開口 6內(nèi)形成一個狹小的、細且高的開口 K。形成結(jié)構(gòu)如圖13所示。執(zhí)行步驟S11，進行無極電鍍金屬材料層。本步驟中的進行無極電鍍的金屬材料層和步驟S8中的一樣，方法也一樣，在此不累述。形成結(jié)構(gòu)如圖14所示。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種金屬柵極場效應(yīng)晶體管的制作方法，其特征在于，其采用后柵工藝形成虛擬柵極后，另包括: 去除所述虛擬柵極以形成開口； 在所述開口的側(cè)壁和底部依次形成功函數(shù)金屬材料層、金屬阻擋層，所述功函數(shù)金屬材料層、金屬阻擋層未填滿所述開口； 在源漏極上方形成接觸孔的通孔； 采用無極電鍍的方式形成填充金屬層，填滿所述開口和所述接觸孔的通孔。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述填充金屬層為CoWP、CoP、CoB、CoW、CoWB、CoMo、NiWB、NiWP中的一種，在所述填充金屬層中，W、B或P的質(zhì)量百分比為O 12%。
3.如權(quán)利要求1所述的制作方法，其特征在于，所述在源漏極上形成接觸孔的通孔之前還包括在源漏區(qū)形成金屬硅化物，所述金屬硅化物為NiSi或NiPtSi，在所述金屬硅化物中，Pt所占質(zhì)量百分比為5 10%。
4.如權(quán)利要求1所述的制作方法，其特征在于，所述開口的側(cè)壁為采用HDP或熱CVD形成的氧化硅、BSG、BPSG中的一種。
5.如權(quán)利要求1所述的制作方法，其特征在于，所述金屬阻擋層為TiN或TaN。
6.一種金屬柵極場效應(yīng)晶體管，包括金屬柵極和源漏區(qū)，其特征在于，其金屬柵極包括功函數(shù)金屬材料層、金屬阻擋層和填充金屬層，所述填充金屬層和源漏區(qū)的接觸孔內(nèi)的填充金屬相同，所述填充金屬層為CoWP、CoP、CoB, CoW、CoffB, CoMo, NiffB, NiffP中的一種，在所述填充金屬層中，W、B或P的質(zhì)量百分比為O 12%。
7.如權(quán)利要求6所述的金屬柵極場效應(yīng)晶體管，其特征在于，所述金屬柵極還包括側(cè)墻，所述側(cè)墻的材質(zhì)為氧化硅、BSG、BPSG中的一種。
8.如權(quán)利要求6所述的金屬柵極場效應(yīng)晶體管，其特征在于，所述源漏區(qū)和接觸孔之間還包括金屬硅化物，所述金屬硅化物為NiSi或NiPtSi，在所述金屬硅化物中，Pt所占質(zhì)量百分比為5 10%。
全文摘要
一種金屬柵極場效應(yīng)晶體管及其制作方法，所述制作方法包括采用后柵工藝形成虛擬柵極；去除所述虛擬柵極以形成開口；在所述開口的側(cè)壁和底部依次形成功函數(shù)金屬材料層、金屬阻擋層，所述功函數(shù)金屬材料層、金屬阻擋層未填滿所述開口；源漏極上方形成接觸孔的通孔；采用無極電鍍的方式形成填充金屬層，填滿所述開口和所述接觸孔的通孔。本發(fā)明利用無極電鍍金屬的方式來形成金屬柵極的最后一層以及源漏區(qū)的接觸孔，使得在金屬柵極中的金屬和接觸孔這樣的高深寬比的通孔內(nèi)的金屬質(zhì)地致密均勻，且無空洞和裂縫；并且節(jié)省了工藝步驟，提高了工藝效率和節(jié)省了工藝成本；同時，本發(fā)明通過選擇在接觸孔內(nèi)填充的金屬來減少接觸孔和漏極的寄生電阻。
文檔編號H01L21/28GK103187298SQ20111045966
公開日2013年7月3日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者平延磊 申請人:中芯國際集成電路制造(上海)有限公司