專利名稱：一種銅阻擋層制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體制造方法，特別涉及一種銅阻擋層制作方法。
背景技術(shù)：
隨著半導體制造工藝的發(fā)展,半導體芯片的面積越來越小，同時，在一個半導體芯片上的半導體器件的數(shù)量也越來越多。金屬互連層將半導體器件相互連接實現(xiàn)半導體器件之間的信號傳輸，形成半導體電路。所述金屬互連層是由高密度的金屬互連線和所述金屬互連線之間的層間介質(zhì)(Inter-Layer Dielectric, ILD)共同組成。在大規(guī)模集成電路(VLSI)和超大規(guī)模集成電路(ULSI)的制造中，在半導體器件的上方會制作多個金屬互連層，其制作工藝也稱為多層互連技術(shù)。多層互連技術(shù)制作的金屬互連線長度已遠遠超過了半導體器件尺寸，半導體電路的信號傳輸速率取決于金屬互連層的寄生電阻(ParasiticResistance, R)與寄生電容(Parasitic Capacitance, C)兩者乘積,也就是金屬互連層的電阻電容延遲(Resistance Capacitance Delay, RC Delay),該現(xiàn)象使得半導體電路的信號傳輸速率下降，降低半導體器件的工作速度。其中，寄生電阻問題在于金屬鋁作為金屬互連線的電阻大，因此必須使用低電阻、高傳導率的材料作為金屬互連線?，F(xiàn)有技術(shù)中，普遍采用金屬銅取代金屬鋁作為金屬互連線，稱為銅互連線，因為金屬銅比金屬鋁有更高的傳導性、更低的電阻，可以解決寄生電阻問題。寄生電容與ILD的介電常數(shù)k成正比，當k越小，寄生電容就越小。半導體工藝中一直作為ILD的二氧化硅(SiO2)的介電常數(shù)約為3.9 4.5。隨著半導體工藝的不斷進步，二氧化硅逐漸接近應用極限，為了減小通過金屬互連線傳輸?shù)碾娏飨嗷プ饔靡l(fā)的半導體器件相互間的信號干擾，提升半導體電路的信號傳輸速度和半導體器件的工作速度，開始用低介電常數(shù)的ILD(low-k ILD)取代傳統(tǒng)二氧化硅的ILD。降低ILD介電常數(shù)之法有兩種:①采用價電子緊密束縛的材料；②采用帶有大量空洞的多孔薄膜，例如:多孔SiCO。現(xiàn)有技術(shù)普遍采用二氧化硅中摻雜碳原子的方法，增大二氧化硅原子間空隙，使二氧化硅的晶格結(jié)構(gòu)變得疏松，將其介電常數(shù)降低到3以下，或者用介電常數(shù)小于3的黑鉆石(BD)作為 low_k ILD。現(xiàn)有技術(shù)中采用low-k ILD和銅互連線的金屬互連層的制作方法稱為銅互連工藝，因為金屬銅不易于干法刻蝕，所以不能使用傳統(tǒng)的布線技術(shù)，目前的銅互連工藝普遍采用嵌入式工藝，也就是雙大馬士革的工藝。用于銅互連的雙大馬士革工藝一般分為兩種:一種是先做通孔，再做溝槽(Via first);還有一種是先做溝槽，后形成通孔(Line First)。雖然金屬銅的電阻率低，但是受限于其材料本身的限制，使得它在超大規(guī)模集成電路上的應用，直到因CMP技術(shù)的突破才變得明朗。銅互連工藝將銅應用在超大規(guī)模集成電路的困難主要是因為:1、銅的鹵化物的蒸汽壓不夠高，因此不易以現(xiàn)有的于法刻蝕技術(shù)來進行銅互連圖形的定義；2、銅的氧化不像鋁會有自我限制(Self-limiting)，因此如果處理不當，將使整條銅互連線氧化為氧化銅(CuO)。銅污染一直是超大規(guī)模集成電路的一個重要課題。3、利用銅的化學機械研磨(CMP)技術(shù)，采用雙大馬士革來進行銅互連的實現(xiàn)。對于第二和第三點困難，則必須使用能夠阻擋銅原子擴散，且能防止銅表面氧化的阻擋層(BarrierLayer)。下面我們以via First雙大馬士革工藝為例，簡單介紹多層互連技術(shù)。結(jié)合圖2 9對如圖1所示的via first多層互連工藝流程流程圖進行介紹,現(xiàn)有技術(shù)中via first多層互連工藝流程包括以下步驟:步驟101，圖2為現(xiàn)有技術(shù)中金屬互連方法的步驟101的剖面結(jié)構(gòu)示意圖，如圖2所示，在第一金屬互連層之上沉積層間介質(zhì)；其中，第一金屬互連層為銅互連線，在此，僅以第一金屬互連層為例對現(xiàn)有技術(shù)中的金屬互連方法進行說明，所示第一金屬互連層在實際應用中可為任意一層金屬互連層。層間介質(zhì)是低介電常數(shù)(low-k)材料，例如:SiC。步驟102，圖3為現(xiàn)有技術(shù)中金屬互連方法的步驟102的剖面結(jié)構(gòu)示意圖，如圖3所示，在層間介質(zhì)之上涂覆第一光阻膠(PR)，并對第一 PR進行曝光、顯影，從而形成第一光刻圖案；其中，第一光刻圖案用來定義后續(xù)步驟中的通孔(via)的開口寬度。在實際應用中，在第一 PR之下還涂覆有底部抗反射涂層(BARC)。步驟103，圖4為現(xiàn)有技術(shù)中金屬互連方法的步驟103的剖面結(jié)構(gòu)示意圖，如圖4所示，按照第一光刻圖案對層間介質(zhì)進行部分刻蝕，從而形成部分通孔；本步驟中，在刻蝕形成部分通孔之后將第一光刻圖案剝離。具體來說，主要采用兩種方法去除PR，第一，采用氧氣(O2)進行干法刻蝕，氧氣與PR發(fā)生化學反應，可將PR去除；第二，還可采用濕法去膠法，例如，采用硫酸和雙氧水的混合溶液可將PR去除。步驟104，圖5為現(xiàn)有技術(shù)中金屬互連方法的步驟104的剖面結(jié)構(gòu)示意圖，如圖5所示，涂覆第二 PR，對第二 PR進行曝光、顯影，從而形成第二光刻圖案。其中，第二光刻圖案用來定義后續(xù)步驟中溝槽的開口寬度；其中，第二 PR的一部分存在于層間介質(zhì)之上，第二 PR的其他部分填充于部分通孔中。在實際應用中，在第二 PR之下還涂覆有BARC。步驟105，圖6為現(xiàn)有技術(shù)中金屬互連方法的步驟105的剖面結(jié)構(gòu)示意圖，如圖6所示，按照第二光刻圖案對層間介質(zhì)進行刻蝕，從而形成溝槽和通孔；本步驟中，在刻蝕形成溝槽和通孔后將第二光刻圖案剝離。光刻膠剝離的方法可參照步驟103中相關(guān)的描述。步驟106，圖7為現(xiàn)有技術(shù)中金屬互連方法的步驟106的剖面結(jié)構(gòu)示意圖，如圖7所示，在通孔、溝槽和層間介質(zhì)表面沉積銅籽晶層后，采用電化學鍍工藝(ECP)在通孔中生長金屬銅；為了防止在后續(xù)步驟在通孔中沉積的金屬銅落擴散至層間介質(zhì)和層間介質(zhì)中，在沉積銅籽晶層(圖中未畫出)之前，還可以采用物理氣相沉積(PVD)工藝在通孔和層間介質(zhì)表面沉積擴散阻擋層(圖中未畫出)。步驟107，圖8為現(xiàn)有技術(shù)中金屬互連方法的步驟111的剖面結(jié)構(gòu)示意圖，如圖8所示，采用化學機械研磨工藝(CMP)將金屬銅、銅籽晶層拋光至層間介質(zhì)的表面；本步驟中，CMP之后還有清洗步驟。在CMP和清洗之后，位于第一介質(zhì)中的金屬銅和銅籽晶共同作為銅互連線。
步驟108，圖9為現(xiàn)有技術(shù)中金屬互連方法的步驟112的剖面結(jié)構(gòu)示意圖，如圖9所示，采用離子增強型化學氣相沉積(PECVD)的方法在層間介質(zhì)和銅互連線表面沉積銅阻擋層(copper diffusion barrier)；本步驟中當金屬銅和low-k介質(zhì)材料被引入到銅互連工藝時，由于銅互連的特殊結(jié)構(gòu):銅互連線的左右和底部都有TaN/Ta也就是防止銅擴散的擴散阻擋層，而銅互連線的表面則是在經(jīng)過CMP和清洗之后，在上面沉積一層銅阻擋層，銅阻擋層的材料是氮摻雜金剛砂(NDC, Nitrogen Doped silicon Carbide),例如:BN、SiCN 或者 SiN,銅阻擋層一方面能夠防止銅的擴散，另一方面，由于NDC和low-k介質(zhì)的刻蝕速率相差很大，在后續(xù)步驟中NDC還可以作為其上方金屬互連層中刻蝕通孔的刻蝕停止層(etch stop layer)。至此，本流程結(jié)束。雖然銅互連線替代鋁互連線減少了晶界上的電遷移，但是由于銅具有很強的擴散特性，以及新材料SiCN代替了 SiN作為銅互連線表面的銅阻擋層，銅互連線電遷移的主要路徑是在銅互連線的表面，良好的銅互連線的表面特性，以及銅和SiCN之間的界面性能可以極大提聞電遷移的壽命。現(xiàn)有技術(shù)中，在層間介質(zhì)和銅互連線表面用PECVD沉積銅阻擋層的過程中，由于PECVD中等離子體所帶的電荷會聚集在銅互連線的表面，這種由于等離子體工藝引起的電性損傷又稱為等離子體損傷(Plasma induced damage，PID)，PID具有累積性，因此，NDC的PECVD會對銅互連線造成等離子體損傷。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問題是:金屬互連工藝中銅阻擋層的PECVD會對銅互連線造成等離子體損傷。為解決上述問題，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的:一種銅阻擋層制作方法，應用于采用低介電常數(shù)層間介質(zhì)和銅互連線的金屬互連層，提供具有金屬互連層的晶片，所述金屬互連層包括所述層間介質(zhì)和所述銅互連線，所述銅互連線位于所述層間介質(zhì)中，所述銅互連線表面露出且與所述層間介質(zhì)表面平行，該方法包括:將所述晶片放置在化學氣相沉積反應腔中；保持所述化學氣相沉積反應腔中的真空狀態(tài)；向所述化學氣相沉積反應腔中通入反應氣體；通過脈沖電源使所述反應氣體產(chǎn)生脈沖離子體，在銅互連線表面和層間介質(zhì)表面脈沖等離子體沉積銅阻擋層。所述反應氣體是含烷氣體和含氮氣體的混合氣體。所述銅阻擋層是氮摻雜金剛砂。所述氮摻雜金剛砂是氮化硼、氮化硅碳或者氮化硅。所述脈沖電源是交流電源。所述脈沖電源的頻率是10到100赫茲。所述脈沖等離子體的作用時間比范圍是I 98%。所述脈沖等離子體沉積的功率范圍是80 120瓦。
所述脈沖等離子體沉積之前還包括低功率的預沉積步驟，所述低功率的預沉積的功率范圍是小于等于50瓦。由上述的技術(shù)方案可見，本發(fā)明提供了一種銅阻擋層的制作方法，該方法用脈沖等離子化學氣相沉積在同互連線表面制作銅阻擋層，能夠有效避免對銅互連線造成等離子體損傷。


圖1為現(xiàn)有技術(shù)中多層互連工藝流程流程圖；圖2 9為現(xiàn)有技術(shù)中多層互連工藝的剖面結(jié)構(gòu)示意圖；圖10為本發(fā)明的具有金屬互連層晶片的剖面機構(gòu)示意圖；圖11為本發(fā)明銅阻擋層制作工藝流程圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進一步詳細說明。本發(fā)明提出了一種銅阻擋層制作方法，該方法采用PPECVD的方法在銅互連線的表面沉積銅阻擋層。具體實施例一本發(fā)明提出了一種銅阻擋層制作方法，應用于采用低介電常數(shù)層間介質(zhì)和銅互連線的金屬互連層。下面詳細說明如圖11所示的本發(fā)明銅阻擋層制作工藝流程圖。如圖10所示，提供具有的金屬互連層的晶片，所述金屬互連層的制作步驟包括:首先在第一金屬互連層上沉積一層薄的氮化硅(Si3N4)作為擴散阻擋層和刻蝕終止層(圖中未畫出)，其中，第一金屬互連層為銅互連線，在此，僅以第一金屬互連層為例對現(xiàn)有技術(shù)中的金屬互連方法進行說明，所示第一金屬互連層在實際應用中可為任意一層金屬互連層。接著在第一金屬互連層的氮化娃上面沉積一定厚度的low-k電介質(zhì)材料的層間介質(zhì)(ILD)，然后光刻出通孔(via)對通孔進行部分刻蝕之后再光刻出溝槽(Trench)繼續(xù)刻蝕出完整的通孔和溝槽；接著是濺射(PVD)擴散阻擋層(TaN層Barrier Layer)和銅籽晶層(Seed layer)之后就是用化學電鍍(Electroplating)工藝在通孔和溝槽中生長金屬銅，最后進行退火和化學機械拋光(CMP, Chemical Mechanical Polishing),將金屬銅表面進行平坦化處理和清洗，形成銅互連線，使銅互連線表面露出且與層間介質(zhì)表面平行。步驟1101，將具有金屬互連層的晶片放置在化學氣相沉積(CVD)反應腔中；步驟1102，保持CVD反應腔中的真空狀態(tài)；本步驟與現(xiàn)有技術(shù)PECVD相同，為現(xiàn)有技術(shù)，不再贅述。步驟1103，向CVD反應腔中通入反應氣體；本步驟中，反應氣體是含烷氣體和含氮氣體的混合氣體；反應氣體流量等參數(shù)是現(xiàn)有技術(shù)，不再贅述。本步驟中，反應氣體用于發(fā)生化學反應，在金屬互連層的低介電常數(shù)介質(zhì)和銅互連線表面生成氮摻雜金剛砂(NDC,Nitrogen Doped silicon Carbide),例如:氮化硼(BN)、氮化硅碳(SiCN)或者氮化硅(SiN)，作為銅阻擋層；步驟1104，通過脈沖電源使反應氣體產(chǎn)生脈沖離子體，在銅互連線表面和層間介質(zhì)表面脈沖等離子體沉積(PPECVD)銅阻擋層；本步驟中，由脈沖電源(Pulsing RF power supply)控制反應氣體產(chǎn)生等離子體的打開(On)和關(guān)閉(Off)，當脈沖電源處于RF On狀態(tài)時，反應氣體形成等離子體，也就是等離子體打開；當脈沖電源處于RF Off狀態(tài)時，反應氣體不形成等離子體。脈沖等離子體作用時間比Pr (離子打開(On)時間/(離子打開(On)時間+等離子關(guān)閉(Off)時間))的范圍是I 98%，例如:1^^50%或98% ;由于交替地打開和關(guān)閉等離子體，抑制了等離子體所帶的電荷的積累。本步驟中，脈沖電源是交流電源(DC)，脈沖電源的相關(guān)參數(shù)包括:脈沖電源的頻率是10到100赫茲(Hz)。本步驟中的脈沖等離子體沉積的功率范圍是80 120瓦，例如:80瓦、100瓦或者120瓦。PPECVD之前還可以包括預沉積步驟，所述預沉積步驟與PPECVD相同也是通入反應氣體的PPECVD，不同的是所述預沉積在低功率下進行，所述預沉積的功率范圍是小于等于50瓦，例如10瓦、30瓦或者50瓦。本發(fā)明提出的銅阻擋層制作方法，采用脈沖等離子體化學氣相沉積制作銅阻擋層，從而減少等離子體在其下方銅互連線上的電荷累積，避免半導體器件失效(devicefailure)。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的 任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
權(quán)利要求
1.一種銅阻擋層制作方法，應用于采用低介電常數(shù)層間介質(zhì)和銅互連線的金屬互連層，提供具有金屬互連層的晶片，所述金屬互連層包括所述層間介質(zhì)和所述銅互連線，所述銅互連線位于所述層間介質(zhì)中，所述銅互連線表面露出且與所述層間介質(zhì)表面平行，其特征在于，該方法包括: 將所述晶片放置在化學氣相沉積反應腔中； 保持所述化學氣相沉積反應腔中的真空狀態(tài)； 向所述化學氣相沉積反應腔中通入反應氣體； 通過脈沖電源使所述反應氣體產(chǎn)生脈沖離子體，在銅互連線表面和層間介質(zhì)表面脈沖等離子體沉積銅阻擋層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所所述反應氣體是含烷氣體和含氮氣體的混合氣體。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述銅阻擋層是氮摻雜金剛砂。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述氮摻雜金剛砂是氮化硼、氮化硅碳或者氮化硅。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述脈沖電源是交流電源。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述脈沖電源的頻率是10到100赫茲。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述脈沖等離子體的作用時間比范圍是I 98%。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述脈沖等離子體沉積的功率范圍是80 120瓦。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述脈沖等離子體沉積之前還包括低功率的預沉積步驟，所述低功率的預沉積的功率范圍是小于等于50瓦。
全文摘要
本發(fā)明提供了一種銅阻擋層制作方法，采用脈沖等離子體化學氣相沉積制作銅阻擋層，從而減少等離子體在其下方銅互連線上的電荷累積，避免半導體器件失效。
文檔編號H01L21/768GK103187358SQ20111045214
公開日2013年7月3日 申請日期2011年12月29日 優(yōu)先權(quán)日2011年12月29日
發(fā)明者周鳴 申請人:中芯國際集成電路制造(上海)有限公司