專利名稱：Cmos及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及CMOS及其形成方法。
背景技術(shù)：
應(yīng)變記憶技術(shù)(Stress Memorization Technique,簡稱SMT)以及應(yīng)力刻蝕阻擋層技術(shù)(Stressd-CESL, contact etch stop layer)是現(xiàn)有的提高晶體管載流子遷移率的兩種技術(shù)。通過上述兩種技術(shù)，在晶體管的溝道區(qū)形成穩(wěn)定應(yīng)力，提高溝道中的載流子遷移率。所述應(yīng)力平行于溝道長度方向，可以為延伸應(yīng)力或壓縮應(yīng)力。通常拉伸應(yīng)力可以使得溝道區(qū)域中的原子排列更加疏松，從而提高電子的遷移率，適用于NMOS晶體管；而壓縮應(yīng)力使得溝道區(qū)域內(nèi)的原子排布更加緊密，有助于提高空穴的遷移率，適用于PMOS晶體管。請(qǐng)參考圖1 圖3，為現(xiàn)有技術(shù)的晶體管的制作方法剖面結(jié)構(gòu)示意圖。首先，參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有NMOS晶體管和PMOS晶體管，所述NMOS晶體管和PMOS晶體管之間具有隔離結(jié)構(gòu)11。所述NMOS晶體管包括P阱(未示出)、形成于P阱內(nèi)的NMOS晶體管源/漏區(qū)12、位于源/漏區(qū)12之間半導(dǎo)體襯底上的NMOS晶體管柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于襯底10上的柵極氧化層17、位于柵極氧化層17上的柵極13、包圍所述柵極氧化層17和柵極15的側(cè)墻；所述PMOS晶體管包括:N阱(未示出)、形成于N阱內(nèi)的PMOS晶體管的源/漏區(qū)14、位于源/漏區(qū)14之間的PMOS晶體管的柵極結(jié)構(gòu)15。然后，參考圖2，在所述NMOS晶體管以及PMOS晶體管表面形成覆蓋源/漏區(qū)12、柵極結(jié)構(gòu)以及半導(dǎo)體襯底10的應(yīng)力層16，所述應(yīng)力層16的材質(zhì)可以為氮化硅。所述應(yīng)力層16可以提供拉伸應(yīng)力或壓應(yīng)力。假設(shè)所述應(yīng)力層16提供拉伸應(yīng)力，對(duì)NMOS晶體管產(chǎn)生有益影響。然后，參考圖3，使用掩模層進(jìn)行刻蝕，去除PMOS晶體管表面的應(yīng)力層16，保留位于NMOS晶體管表面的應(yīng)力層16。然后，進(jìn)行退火，使得NMOS晶體管表面的應(yīng)力層16誘發(fā)拉伸應(yīng)力，所述拉伸應(yīng)力保留在NMOS晶體管中，提高了 NMOS晶體管溝道區(qū)載流子(即電子)的遷移率。在退火之后，通常進(jìn)行濕法刻蝕工藝去除位于NMOS晶體管的柵極13、源/漏區(qū)12以及半導(dǎo)體襯底10的應(yīng)力層16，具體地，對(duì)于氮化硅材料的應(yīng)力層16，所述濕法刻蝕采用的溶液包括熱磷酸和低濃度的氫氟酸等。在公開號(hào)為CN101393894A的中國專利申請(qǐng)中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有的MOS晶體管的制作方法。但是，現(xiàn)有技術(shù)的采用應(yīng)力層技術(shù)形成的產(chǎn)品性能仍不夠好。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種形成工藝簡便且產(chǎn)品性能好的CMOS及其形成方法。為解決上述問題，本發(fā)明提供一種CMOS形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一晶體管和第二晶體管，所述第一晶體管包括:位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極、位于所述第一柵極氧化層和第一柵極兩側(cè)的第一側(cè)墻；所述第二晶體管包括:位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻；去除第一晶體管的第一側(cè)墻；在所述半導(dǎo)體襯底表面形成第一應(yīng)力層，且所述第一應(yīng)力層覆蓋第一柵極、第二應(yīng)力側(cè)墻和第二柵極?？蛇x的，還包括:對(duì)所述第二應(yīng)力側(cè)墻進(jìn)行處理，用于調(diào)整所述第二應(yīng)力側(cè)墻的應(yīng)力大小。可選的，對(duì)所述第二應(yīng)力側(cè)墻進(jìn)行處理的工藝為等離子體刻蝕?？蛇x的，所述第二應(yīng)力側(cè)墻材料為氮化硅?？蛇x的，所述第二應(yīng)力側(cè)墻具有_4GPa至-0.5GPa的應(yīng)力?？蛇x的，所述第一應(yīng)力與第二應(yīng)力類型相反。可選的,所述第一應(yīng)力為拉伸應(yīng)力,第二應(yīng)力為壓縮應(yīng)力。可選的,所述第二應(yīng)力為拉伸應(yīng)力,第一應(yīng)力為壓縮應(yīng)力。可選的，所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管?？蛇x的，所述第二晶體管為NMOS晶體管，第一晶體管為PMOS晶體管?？蛇x的，第一應(yīng)力層材料為氮化硅?？蛇x的，所述第一應(yīng)力層厚度為300埃至600埃。可選的，所述第一應(yīng)力層具有0.5GPa至2GPa應(yīng)力?？蛇x的，去除第一晶體管的第一側(cè)墻的工藝為等離子體刻蝕或濕法刻蝕。本發(fā)明還提供一種CMOS，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有第一晶體管和第二晶體管；所述第一晶體管包括:位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極；所述第二晶體管包括:位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻；位于所述半導(dǎo)體襯底表面并覆蓋所述第一柵極、第二柵極和第二應(yīng)力側(cè)墻的第一應(yīng)力層。可選的，所述第二應(yīng)力側(cè)墻材料為氮化硅?？蛇x的，所述第二應(yīng)力側(cè)墻具有_4GPa至-0.5GPa的應(yīng)力。可選的，所述第一應(yīng)力與第二應(yīng)力類型相反。可選的，所述第一應(yīng)力為拉伸應(yīng)力，第二應(yīng)力為壓縮應(yīng)力?？蛇x的,所述第二應(yīng)力為拉伸應(yīng)力,第一應(yīng)力為壓縮應(yīng)力?？蛇x的，所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管?？蛇x的，所述第二晶體管為NMOS晶體管，第一晶體管為PMOS晶體管。可選的，第一應(yīng)力層材料為氮化硅?？蛇x的，所述第一應(yīng)力層厚度為300埃至600埃?？蛇x的，所述第一應(yīng)力層具有0.5GPa至2GPa應(yīng)力。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):本發(fā)明實(shí)施例通過在所述第二晶體管的第二柵極氧化層和第二柵極兩側(cè)的形成第二應(yīng)力側(cè)墻，從而能夠形成應(yīng)力較佳的CMOS。此外，由于本發(fā)明實(shí)施例只需要形成第一應(yīng)力層就能夠滿足NMOS晶體管和PMOS晶體管的不同類型的應(yīng)力需求，工藝步驟簡單，生產(chǎn)成本低，從而避免CMOS形成方法需要采用形成2次保護(hù)層和去除2次側(cè)墻的工藝步驟復(fù)雜和生產(chǎn)成本高的缺陷。進(jìn)一步的，本發(fā)明的實(shí)施例能夠通過調(diào)整第二應(yīng)力側(cè)墻的應(yīng)力大小，來適應(yīng)后續(xù)第一應(yīng)力層，增大工藝窗口。本發(fā)明實(shí)施例的CMOS應(yīng)力效果佳。


圖1至圖3是現(xiàn)有技術(shù)的晶體管的制作方法剖面結(jié)構(gòu)示意圖；圖4至圖9是本發(fā)明一實(shí)施例的CMOS形成方法的剖面結(jié)構(gòu)示意圖；圖10是本發(fā)明另一實(shí)施例的CMOS形成方法流程示意圖；圖11至圖15是本發(fā)明另一實(shí)施例的CMOS形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的應(yīng)力MOS晶體管通常采用形成覆蓋源/漏區(qū)12、柵極結(jié)構(gòu)以及半導(dǎo)體襯底10的應(yīng)力層16，所述應(yīng)力層16的材質(zhì)可以為氮化硅，然后進(jìn)行退火，使得NMOS晶體管表面的應(yīng)力層16誘發(fā)拉伸應(yīng)力，所述拉伸應(yīng)力保留在NMOS晶體管中，提高了 NMOS晶體管溝道區(qū)載流子(即電子)的遷移率，但是，本發(fā)明的發(fā)明人經(jīng)過大量的實(shí)驗(yàn)發(fā)現(xiàn)，上述技術(shù)形成的應(yīng)力MOS管，特別是NMOS管，效果不顯著。究其原因，發(fā)明人經(jīng)過大量實(shí)驗(yàn)發(fā)現(xiàn):現(xiàn)有的通過覆蓋在覆蓋源/漏區(qū)12、柵極結(jié)構(gòu)的應(yīng)力層產(chǎn)生應(yīng)力，所述應(yīng)力要通過源/漏區(qū)12、柵極結(jié)構(gòu)作用在溝道區(qū)，特別是通過柵極結(jié)構(gòu)的應(yīng)力，應(yīng)力要通過側(cè)墻層、柵電極層和柵氧化層，應(yīng)力提高NMOS晶體管溝道區(qū)載流子(即電子)的遷移率的效果被削弱。為此，本發(fā)明的發(fā)明人提供一種CMOS形成方法，請(qǐng)參考圖4，提供半導(dǎo)體襯底20，所述半導(dǎo)體襯底20上形成有NMOS晶體管和PMOS晶體管，所述NMOS晶體管和PMOS晶體管之間具有隔離結(jié)構(gòu)21。所述NMOS晶體管包括P阱(未示出)、形成于P阱內(nèi)的NMOS晶體管源/漏區(qū)22、位于源/漏區(qū)22之間半導(dǎo)體襯底上的NMOS晶體管柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于襯底20上的柵極氧化層27、位于柵極氧化層27上的柵極23、包圍所述柵極氧化層27和柵極25的側(cè)墻；所述PMOS晶體管包括:N阱(未示出)、形成于N阱內(nèi)的PMOS晶體管的源/漏區(qū)24、位于源/漏區(qū)24之間的PMOS晶體管的柵極結(jié)構(gòu)25。然后，請(qǐng)參考圖5，在所述PMOS晶體管區(qū)域形成保護(hù)層28，去除所述NMOS區(qū)域的側(cè)墻。請(qǐng)參考圖6，在所述NMOS區(qū)域形成拉伸應(yīng)力層29，然后，進(jìn)行退火，使得NMOS晶體管表面的拉伸應(yīng)力層29誘發(fā)拉伸應(yīng)力，所述拉伸應(yīng)力保留在NMOS晶體管中，提高了 NMOS晶體管溝道區(qū)載流子(即電子)的遷移率。請(qǐng)參考圖7，去除拉伸應(yīng)力層29和保護(hù)層28，然后在所述NMOS區(qū)域形成保護(hù)層30，去除所述PMOS區(qū)域的側(cè)墻。請(qǐng)參考圖8，在所述PMOS區(qū)域形成壓縮應(yīng)力層31，然后，進(jìn)行退火，使得PMOS晶體管表面的壓縮應(yīng)力層31誘發(fā)壓縮應(yīng)力，所述壓縮應(yīng)力保留在PMOS晶體管中，提高了 PMOS晶體管溝道區(qū)載流子(即電子)的遷移率。請(qǐng)參考圖9，去除所述保護(hù)層30。但是，發(fā)明人進(jìn)一步研究發(fā)現(xiàn)，上述實(shí)施例的CMOS形成方法需要采用形成2次保護(hù)層(保護(hù)層28和保護(hù)層30)，并去除2次側(cè)墻(NM0S晶體管的側(cè)墻和PMOS晶體管的側(cè)墻)，工藝步驟復(fù)雜，生產(chǎn)成本高。為此，本發(fā)明的發(fā)明人對(duì)上述的CMOS形成方法進(jìn)行進(jìn)一步優(yōu)化，請(qǐng)參考圖10，包括如下步驟:步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一晶體管和第二晶體管，所述第一晶體管包括:位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極、位于所述第一柵極氧化層和第一柵極兩側(cè)的第一側(cè)墻；所述第二晶體管包括 位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻；步驟S102，去除第一晶體管的第一側(cè)墻；步驟S103，在所述半導(dǎo)體襯底表面形成第一應(yīng)力層，且所述第一應(yīng)力層覆蓋第一柵極、第二應(yīng)力側(cè)墻和第二柵極。下面結(jié)合一具體實(shí)施例對(duì)本發(fā)明的CMOS形成方法做詳細(xì)說明，圖11至圖15為本發(fā)明一實(shí)施例的CM OS形成方法的剖面過程示意圖。請(qǐng)參考圖11，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100具有第一區(qū)域I和第二區(qū)域II，所述第一區(qū)域I的所述半導(dǎo)體襯底100表面具有第一晶體管(未標(biāo)識(shí))；所述第二區(qū)域II的所述半導(dǎo)體襯底100表面具有第二晶體管(未標(biāo)識(shí))。具體地，所述半導(dǎo)體襯底100可以是單晶硅、多晶硅或非晶硅；所述襯底100也可以是硅、鍺、砷化鎵或硅鍺化合物；該半導(dǎo)體襯底100還可以具有外延層或絕緣層上硅結(jié)構(gòu)；所述的半導(dǎo)體襯底100還可以是其它半導(dǎo)體材料，這里不再一一列舉。所述第一區(qū)域I和第二區(qū)域II可以相鄰也可以間隔，在一實(shí)施例中，所述第一區(qū)域I和第二區(qū)域II之間可以形成有淺溝槽隔離結(jié)構(gòu)。所述第一區(qū)域I用于形成NMOS晶體管或PMOS晶體管，對(duì)應(yīng)地，所述第二區(qū)域II用于形成PMOS晶體管或NMOS晶體管。所述半導(dǎo)體襯底100上形成有第一晶體管(未標(biāo)識(shí))和第二晶體管(未標(biāo)識(shí))，所述第一晶體管包括:位于半導(dǎo)體襯底100上的第一柵極氧化層111、位于第一柵極氧化層111上的第一柵極112、位于所述第一柵極氧化層111和第一柵極112兩側(cè)的第一側(cè)墻113。所述第二晶體管包括:位于半導(dǎo)體襯底100上的第二柵極氧化層121、位于第二柵極氧化層121上的第二柵極122、位于所述第二柵極氧化層121和第二柵極122兩側(cè)的第二應(yīng)力側(cè)墻123。需要說明的是，所述第二應(yīng)力側(cè)墻123材料為氮化硅，所述第二應(yīng)力側(cè)墻123用于提供與后續(xù)形成第一應(yīng)力層相反類型的應(yīng)力，從而中和后續(xù)形成的第一應(yīng)力層對(duì)第二晶體管不利的或不必要的應(yīng)力影響。在本實(shí)施例中，以所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管做示范性說明，當(dāng)?shù)诙w管為PMOS晶體管時(shí)，第二應(yīng)力的類型為壓縮應(yīng)力。需要說明的是，在其他實(shí)施例中，所述第一晶體管可以為PMOS晶體管，第二晶體管為NMOS晶體管，第二應(yīng)力的類型為拉伸應(yīng)力，并相應(yīng)參考本實(shí)施例的形成方法即可，在此特意說明，不應(yīng)過分限制本發(fā)明的保護(hù)范圍。還需要說明的是，請(qǐng)參考圖12，在形成第二應(yīng)力側(cè)墻123后，還可以對(duì)所述第二應(yīng)力側(cè)墻123進(jìn)行處理,從而調(diào)整所述第二應(yīng)力側(cè)墻123的應(yīng)力大小,使得第二應(yīng)力側(cè)墻123能夠中和后續(xù)形成的第一應(yīng)力層對(duì)第二晶體管不利的或不必要的應(yīng)力影響。處理所述第二應(yīng)力側(cè)墻123的工藝可以為等離子體刻蝕，在本實(shí)施例中，以等離子體刻蝕做示范性說明。較佳的，所述第二應(yīng)力側(cè)墻123具有_4GPa至-0.5GPa的應(yīng)力，從而能夠滿足中和后續(xù)形成的第一應(yīng)力層對(duì)第二晶體管不利的應(yīng)力影響。請(qǐng)參考圖13，在所述第二區(qū)域II表面形成保護(hù)第二晶體管(PM0S晶體管)的保護(hù)層130，并去除第一晶體管的第一側(cè)墻113。所述保護(hù)層130用于防止去除第一側(cè)墻113中損傷第二晶體管，特別是損傷位于所述第二柵極氧化層121和第二柵極122兩側(cè)的第二應(yīng)力側(cè)墻123。所述保護(hù)層130的材料為光刻膠，形成工藝為旋涂、曝光顯影工藝。在形成保護(hù)層130后，采用等離子體刻蝕或濕法刻蝕去除第一晶體管的第一側(cè)墻113。去除第一側(cè)墻113的目的為提高后續(xù)形成的第一應(yīng)力層對(duì)第一晶體管的應(yīng)力作用，從之前敘述可知，第一側(cè)墻113會(huì)降低應(yīng)力層對(duì)第一晶體管的應(yīng)力作用效果，在本實(shí)施例中，去除第一側(cè)墻113后，能夠提高應(yīng)力效果。請(qǐng)參考圖14，去除所述保護(hù)層130，暴露出第二應(yīng)力側(cè)墻123和第二柵極122后，在所述半導(dǎo)體襯底100表面形成第一應(yīng)力層140，且所述第一應(yīng)力層140覆蓋第一柵極112、第二應(yīng)力側(cè)墻123和第二柵極122。去除所述保護(hù)層130的工藝請(qǐng)參考現(xiàn)有去除光刻膠工藝，在這里不再贅述。所述第一應(yīng)力層140用于為第一晶體管提供對(duì)應(yīng)的應(yīng)力，在本實(shí)施例中，所述第一晶體管為NMOS晶體管，所述第一應(yīng)力即為拉伸應(yīng)力。所述第一應(yīng)力層140的形成工藝為沉積工藝，所述第一應(yīng)力層140的材料為氮化硅。還需要說明的是，在本實(shí)施例中，所述第一應(yīng)力層140覆蓋第二應(yīng)力側(cè)墻123和第二柵極122，但是由于之前所述第二晶體管具有第二應(yīng)力側(cè)墻123，所述第二應(yīng)力側(cè)墻123能夠減弱甚至抵消所述第一應(yīng)力層140對(duì)第二晶體管的應(yīng)力影響。較佳地，當(dāng)所述第二應(yīng)力側(cè)墻123具有_4GPa至-0.5GPa的應(yīng)力，所述第一應(yīng)力層140厚度為300埃至600埃，所述第一應(yīng)力層140具有0.5GPa至2GPa應(yīng)力時(shí)，CMOS的應(yīng)力效果最佳。還需要說明的是，所述第一應(yīng)力層140采用應(yīng)力沉積工藝，能夠直接形成具有
0.5GPa至2GPa的第一應(yīng)力層140，而不需要采用額外的退火工藝。此外，請(qǐng)參考圖15,在形成第一應(yīng)力層140后，由于所述第一應(yīng)力層140厚度為300埃至600埃，因此并不需要除去所述第一應(yīng)力層140，可直接在所述第一應(yīng)力層140表面形成覆蓋所述第一應(yīng)力層140的層間介質(zhì)層150 (PMD)。采用上述實(shí)施例的形成方法形成的CMOS，請(qǐng)參考圖14，包括:
半導(dǎo)體襯底100，所述半導(dǎo)體襯底100具有第一區(qū)域I和第二區(qū)域II，所述第一區(qū)域I的所述半導(dǎo)體襯底100表面具有第一晶體管(未標(biāo)識(shí))；所述第二區(qū)域II的所述半導(dǎo)體襯底100表面具有第二晶體管(未標(biāo)識(shí))；所述第一晶體管包括:位于半導(dǎo)體襯底100上的第一柵極氧化層111、位于第一柵極氧化層111上的第一柵極112 ;所述第二晶體管包括:位于半導(dǎo)體襯底100上的第二柵極氧化層121、位于第二柵極氧化層121上的第二柵極122、位于所述第二柵極氧化層121和第二柵極122兩側(cè)的第二應(yīng)力側(cè)墻123。位于所述半導(dǎo)體襯底100表面并覆蓋所述第一柵極112、第二柵極122和第二應(yīng)力側(cè)墻123的第一應(yīng)力層140。本發(fā)明實(shí)施例通過在所述第二晶體管的第二柵極氧化層121和第二柵極122兩側(cè)的形成第二應(yīng)力側(cè)墻123，從而能夠形成應(yīng)力較佳的CMOS。此外，由于本發(fā)明實(shí)施例只需要形成第一應(yīng)力層140就能夠滿足NMOS晶體管和PMOS晶體管的不同類型的應(yīng)力需求，工藝步驟簡單，生產(chǎn)成本低，從而避免之前實(shí)施例的CMOS形成方法需要采用形成2次保護(hù)層(保護(hù)層28和保護(hù)層30)和去除2次側(cè)墻(NM0S晶體管的側(cè)墻和PMOS晶體管的側(cè)墻)、工藝步驟復(fù)雜和生產(chǎn)成本高的缺陷。進(jìn)一步的，本發(fā)明的實(shí)施例能夠通過調(diào)整第二應(yīng)力側(cè)墻123的應(yīng)力大小，來適應(yīng)后續(xù)第一應(yīng)力層140，增大工藝窗口。本發(fā)明實(shí)施例的CMOS應(yīng)力效果佳。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種CMOS形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一晶體管和第二晶體管，所述第一晶體管包括:位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極、位于所述第一柵極氧化層和第一柵極兩側(cè)的第一側(cè)墻；所述第二晶體管包括:位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻； 去除第一晶體管的第一側(cè)墻； 在所述半導(dǎo)體襯底表面形成第一應(yīng)力層，且所述第一應(yīng)力層覆蓋第一柵極、第二應(yīng)力側(cè)墻和第二柵極。
2.如權(quán)利要求1所述CMOS形成方法，其特征在于，還包括:對(duì)所述第二應(yīng)力側(cè)墻進(jìn)行處理，用于調(diào)整所述第二應(yīng)力側(cè)墻的應(yīng)力大小。
3.如權(quán)利要求2所述CMOS形成方法，其特征在于，對(duì)所述第二應(yīng)力側(cè)墻進(jìn)行處理的工藝為等離子體刻蝕。
4.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第二應(yīng)力側(cè)墻材料為氮化娃。
5.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第二應(yīng)力側(cè)墻具有-4GPa至-0.5GPa的應(yīng)力。
6.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第一應(yīng)力與第二應(yīng)力類型相反。
7.如權(quán)利 要求6所述CMOS形成方法，其特征在于，所述第一應(yīng)力為拉伸應(yīng)力，第二應(yīng)力為壓縮應(yīng)力。
8.如權(quán)利要求6所述CMOS形成方法，其特征在于，所述第二應(yīng)力為拉伸應(yīng)力，第一應(yīng)力為壓縮應(yīng)力。
9.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管。
10.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第二晶體管為NMOS晶體管，第一晶體管為PMOS晶體管。
11.如權(quán)利要求1所述CMOS形成方法，其特征在于，第一應(yīng)力層材料為氮化硅。
12.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第一應(yīng)力層厚度為300埃至600 埃。
13.如權(quán)利要求1所述CMOS形成方法，其特征在于，所述第一應(yīng)力層具有0.5GPa至2GPa應(yīng)力。
14.如權(quán)利要求1所述CMOS形成方法，其特征在于，去除第一晶體管的第一側(cè)墻的工藝為等離子體刻蝕或濕法刻蝕。
15.一種CM0S，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有第一晶體管和第二晶體管；所述第一晶體管包括:位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極；所述第二晶體管包括:位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻； 位于所述半導(dǎo)體襯底表面并覆蓋所述第一柵極、第二柵極和第二應(yīng)力側(cè)墻的第一應(yīng)力層。
16.如權(quán)利要求15所述的CMOS，其特征在于，所述第二應(yīng)力側(cè)墻材料為氮化硅。
17.如權(quán)利要求15所述的CMOS，其特征在于，所述第二應(yīng)力側(cè)墻具有-4GPa至-0.5GPa的應(yīng)力。
18.如權(quán)利要求15所述的CMOS，其特征在于，所述第一應(yīng)力與第二應(yīng)力類型相反。
19.如權(quán)利要求15所述CMOS，其特征在于，所述第一應(yīng)力為拉伸應(yīng)力，第二應(yīng)力為壓編應(yīng)力。
20.如權(quán)利要求15所述CMOS，其特征在于，所述第二應(yīng)力為拉伸應(yīng)力，第一應(yīng)力為壓編應(yīng)力。
21.如權(quán)利要求15所述CMOS，其特征在于，所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管。
22.如權(quán)利要求15所述CMOS，其特征在于，所述第二晶體管為NMOS晶體管，第一晶體管為PMOS晶體管。
23.如權(quán)利要求15所述CM0S，其特征在于，第一應(yīng)力層材料為氮化硅。
24.如權(quán)利要求15所述CM0S，其特征在于，所述第一應(yīng)力層厚度為300埃至600埃。
25.如權(quán)利要求15 所述CM0S，其特征在于，所述第一應(yīng)力層具有0.5GPa至2GPa應(yīng)力。
全文摘要
一種CMOS及其形成方法，其中CMOS包括半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有第一晶體管和第二晶體管；所述第一晶體管包括位于半導(dǎo)體襯底上的第一柵極氧化層、位于第一柵極氧化層上的第一柵極；所述第二晶體管包括位于半導(dǎo)體襯底上的第二柵極氧化層、位于第二柵極氧化層上的第二柵極、位于所述第二柵極氧化層和第二柵極兩側(cè)的第二應(yīng)力側(cè)墻；位于所述半導(dǎo)體襯底表面并覆蓋所述第一柵極、第二柵極和第二應(yīng)力側(cè)墻的第一應(yīng)力層。本發(fā)明的CMOS形成方法成本低，本發(fā)明的CMOS應(yīng)力效果佳。
文檔編號(hào)H01L21/8238GK103178011SQ20111043636
公開日2013年6月26日 申請(qǐng)日期2011年12月22日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者鮑宇, 肖海波, 平延磊 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司