專利名稱：一種超薄絕緣體上半導(dǎo)體材料及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體材料及其制備方法，特別是涉及一種超薄絕緣體上半導(dǎo)體材料及其制備方法。
背景技術(shù)：
SOI (Silicon-On-1nsulator,絕緣襯底上的娃)技術(shù)是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點:可以實現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。隨著VLSI技術(shù)進(jìn)入22nm節(jié)點及以下，在進(jìn)一步減小集成電路的特征尺寸方面遇到了嚴(yán)峻的挑戰(zhàn)，必須在材料和工藝有較大突破。為了突破此技術(shù)障礙，研究人員提出基于超薄絕緣層上半導(dǎo)體(extremely thin Semiconductor-On-1nsulator, ETS0I)器件能夠繼續(xù)使器件持續(xù)縮微化。SOI的厚度影響器件的主要性能參數(shù)。如閾值電壓(Vt)主要由ETSOI的厚度決定。22nm節(jié)點及以下，SOI厚度需要小于IOnm甚至更薄。目前，SOI的厚度往往大于30nm。這就需要繼續(xù)降低其厚度。
發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點和器件設(shè)計要求，本發(fā)明的目的在于提供一種超薄絕緣體上半導(dǎo)體材料及其制備方法，用于解決現(xiàn)有技術(shù)中難以獲得厚度超薄且一致性好的絕緣體上半導(dǎo)體材料的問題。為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于，所述制備方法至少包括以下步驟:I)提供第一襯底，在所述第一襯底上依次形成多個Ge組分漸變的SihGex層，其中，0 < X < 0.8,且各該SihGex層中Ge組分x逐漸增大,直至形成一 Si^xGex頂層；2)在所述SihGex頂層上形成Si1=Gez層或摻雜B、As、或Sb元素的Si1=Gez層，其中，O < z < I，并在所述SihGez層上形成半導(dǎo)體層，然后進(jìn)行離子注入以在所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層內(nèi)形成剝離界面；3)提供具有絕緣層的第二襯底，鍵合所述絕緣層與所述半導(dǎo)體層；4)進(jìn)行第一退火階段使所述Si1=Gez層或摻雜B、As、或Sb元素的Si1=Gez層在所述剝離界面處剝離，然后進(jìn)行第二退火階段以加強(qiáng)所述絕緣層與所述半導(dǎo)體層的鍵合，最后去除所述半導(dǎo)體層表面上的或摻雜B、As、或Sb兀素的Si1=Gez層，以完成所述超薄絕緣體上半導(dǎo)體材料的制備。
在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法中，所述半導(dǎo)體層的材料為S1、Ge、SiC、Si1ItpGemCnSnp 或 II1-V 族化合物。
在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法中，所述半導(dǎo)體層的厚度為5nm 20nmo在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法步驟2)，中采用H、He、B或其任意組合進(jìn)行離子注入。在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法中，所述步驟3)在鍵合前還包括對所述半導(dǎo)體層與所述絕緣層進(jìn)行清洗與活化處理的步驟。在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法中，所述步驟4)在第二退火階段后，還包括對所述第一襯底進(jìn)行襯底修復(fù)處理使其可以循環(huán)使用的步驟。在本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法中，所述步驟4)中采用選擇性腐蝕方法去除所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層。本發(fā)明還提供一種超薄絕緣體上半導(dǎo)體材料,包括具有絕緣層的襯底,所述絕緣層表面鍵合有半導(dǎo)體層，其中，所述半導(dǎo)體層的厚度為5n 20nm。在本發(fā)明的超薄絕緣體上半導(dǎo)體材料中，所述半導(dǎo)體層的材料為S1、Ge、SiC、SilmGemCnSnp 或 II1-V 族化合物。如上所述，本發(fā)明的超薄絕緣體上半導(dǎo)體材料及其制備方法，具有以下有益效果:本發(fā)明通過生長Ge組分呈梯度漸變的多個SihGex過渡層及Si1=Gez停止層，在Si1=Gez停止層上生長半導(dǎo)體層，然后使所述半導(dǎo)體層與一具有絕緣層的襯底鍵合，最后通過智能剝離技術(shù)進(jìn)行剝離，經(jīng)過表面處理后制備出超薄絕緣體上半導(dǎo)體材料。采用本方法制備的超薄絕緣體上半導(dǎo)體材料具有較小的厚度，適用于較小特征尺寸的集成電路，可以提高集成電路的集成度。本發(fā)明工藝操作簡單，適用于一般工業(yè)的半導(dǎo)體工藝。
圖1a 圖1b顯示為本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖2a 圖2c顯示為本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖3a 圖3b顯示為本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。圖4a 圖5b顯示為本發(fā)明的超薄絕緣體上半導(dǎo)體材料的制備方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。元件標(biāo)號說明11 第一襯底12 SihGex 層13 SihGex 頂層14 S“_zGez 層15 半導(dǎo)體層21 第二襯底22 絕緣層
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請參閱圖1a至圖5b。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。如圖所示，本發(fā)明提供一種超薄絕緣體上半導(dǎo)體材料的制備方法，所述制備方法至少包括以下步驟:請參閱圖1a 圖lb，如圖所示，首先進(jìn)行步驟I)，提供第一襯底11，在所述第一襯底11上依次形成多個Ge組分漸變的Si^Gex層12，其中，O < x < 0.8，且各該Si^Gex層12中Ge組分X逐漸增大，直至形成一 SihGex頂層13。在本實施例中，所述第一襯底11為Si襯底，當(dāng)然，也并不僅限于Si襯底。具體地，采用化 學(xué)氣相沉積法在所述第一襯底11上依次沉積多個Ge組分逐漸增大的SihGex層12，當(dāng)然，也可以采用分子束外延法等形成所述的各該SihGex層12，其中，所述SihGex層12為I 30層，各該Si1Jex層12的厚度為5 20nm,直至形成一 Si1^xGex頂層13。在一個具體的實施過程中，SihGexM 12為6層，分別為Sia8Gea2層、Sia7Gea3層、Sia6Gea4 層、Sia5Gea5 層、Sia4Gea6 層以及 Si。.3GeQ.7 層，也就是說，所述 SipxGex 頂層 13 為
Si0.3^ 0.7 層。請參閱圖2a 圖2c,如圖所示,然后進(jìn)行步驟2),在所述SihGex頂層13上形成SihGez層14或摻雜B、As、或Sb等元素的Si1=Gez層14，其中，0<z < I，并在所述Si1=Gez層14或摻雜B、As、或Sb元素的SihGez層14上形成半導(dǎo)體層15，然后進(jìn)行離子注入以在所述Si1=Gez層14或摻雜B、As、或Sb元素的Si1=Gez層14內(nèi)形成剝離界面。具體地，在所述SihGex頂層13上采用化學(xué)氣相沉積法或分子束外延法制備
14或摻雜B、As、或Sb元素的SihGez層14，其中，O < z < I，然后采用化學(xué)氣相沉積法或分子束外延法等方法在所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層14上形成半導(dǎo)體層15，所述半導(dǎo)體層15的材料為S1、Ge、SiC、SilmGemCnSnp或II1-V族化合物，厚度為5nm 20nm。然后以特定的能量與角度從所述半導(dǎo)體層15表面進(jìn)行離子注入，以在所述Si1=Gez層14或摻雜B、As、或Sb元素的Si1=Gez層14或摻雜B、As、或Sb元素的SihGez層14內(nèi)形成一離子聚集的剝離界面，所述離子可采用H、He、B或其任意組合，其中，注入能量根據(jù)所述半導(dǎo)體層15及所述SihGez層14或摻雜B、As、或Sb元素的Si1=Gez層14的厚度決定。請參閱圖3a 圖3b，如圖所示，接著進(jìn)行步驟3)，提供具有絕緣層22的第二襯底21，鍵合所述絕緣層22與所述半導(dǎo)體層15。在本實施例中，在鍵合前還包括對所述半導(dǎo)體層15與所述絕緣層22進(jìn)行清洗與活化處理的步驟。所述第二襯底21為Si襯底，所述絕緣層22可為任意的介電材料，優(yōu)選為SiO2或Si3N4。請參閱圖4a 5b，如圖所示，最后進(jìn)行步驟4)，進(jìn)行第一退火階段使所述Si1=Gez層14或摻雜B、As、或Sb元素的SihGez層14在所述剝離界面處剝離，然后進(jìn)行第二退火階段以加強(qiáng)所述絕緣層22與所述半導(dǎo)體層15的鍵合，最后去除所述半導(dǎo)體層表面上的SipzGez層14或摻雜B、As、或Sb元素的SihGez層14,以完成所述超薄絕緣體上半導(dǎo)體材料的制備。在本實施例中，在N2或Ar等氣氛中，先在250°C 350°C保溫以使注入的離子在所述剝離界面附近聚集，然后升溫至450°C 550°C保溫使聚集的離子在所述剝離界面附近形成氣泡，氣泡逐漸膨脹并最終使所述SihGez層14或摻雜B、As、或Sb元素的Si1=Gez層14在所述剝離界面處剝離，接著升溫至900°C 1100°C保溫以加強(qiáng)所述絕緣層22與所述半導(dǎo)體層15的鍵合強(qiáng)度。所述鍵合結(jié)構(gòu)剝離以后產(chǎn)生兩個剝離結(jié)構(gòu)，其中，如圖4a 圖4b所示，對含有所述第一襯底11的剝離結(jié)構(gòu)進(jìn)行襯底修復(fù)處理使其可以循環(huán)使用，具體地，使用濕法刻蝕去除所述第一襯底11表面的SihGez層14或摻雜B、As、或Sb兀素的Si1=Gez層14以及各該SihGex層12，并對所述第一襯底11表面進(jìn)行拋光，以供所述步驟I)使用。如圖5a 圖5b所示，對含有第二襯底21、絕緣層22以及半導(dǎo)體層15的剝離結(jié)構(gòu)進(jìn)行選擇性腐蝕，以去除所述的SihGez層14或摻雜B、As、或Sb元素的Si^zGez層14，以最終制備出超薄絕緣體上半導(dǎo)體材料。請參閱圖5b,如圖所示,本發(fā)明還提供一種超薄絕緣體上半導(dǎo)體材料,包括具有絕緣層22的襯底21，所述絕緣層22表面鍵合有半導(dǎo)體層15，其中，所述半導(dǎo)體層15的厚度為 5n 20nmo在本實施例中，所述半導(dǎo)體層15的材料為SlGhSiaSi1ItpGemCnSnp或II1-V族化合物。綜上所述，本發(fā)明的超薄絕緣體上半導(dǎo)體材料及其制備方法，通過生長Ge組分呈梯度漸變的多個SihGex過渡層及SihGez停止層，在Si1=Gez停止層上生長半導(dǎo)體層，然后使所述半導(dǎo)體層與一具有絕緣層的襯底鍵合，最后通過智能剝離技術(shù)進(jìn)行剝離，經(jīng)過表面處理后制備出超薄絕緣體上半導(dǎo)體材料。采用本方法制備的超薄絕緣體上半導(dǎo)體材料具有較小的厚度，適用于較小特征尺寸的集成電路，可以提高集成電路的集成度。本發(fā)明工藝操作簡單，適用于一般工業(yè) 的半導(dǎo)體工藝。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于，所述制備方法至少包括以下步驟: 1)提供第一襯底，在所述第一襯底上依次形成多個Ge組分漸變的311_!^6!￡層，其中，O< X < 0.8,且各該SipxGex層中Ge組分x逐漸增大,直至形成一 SihGex頂層； 2)在所述SihGex頂層上形成SihGez層或摻雜B、As、或Sb元素的Si1=Gez層，其中，O < z < 1，并在所述或摻雜B、As、或Sb元素的SihGez層上形成半導(dǎo)體層，然后進(jìn)行離子注入以在所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層內(nèi)形成剝離界面； 3)提供具有絕緣層的第二襯底，鍵合所述絕緣層與所述半導(dǎo)體層； 4)進(jìn)行第一退火階段使所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層在所述剝離界面處剝離，然后進(jìn)行第二退火階段以加強(qiáng)所述絕緣層與所述半導(dǎo)體層的鍵合，最后去除所述半導(dǎo)體層表面上的SihGez層或摻雜B、As、或Sb元素的Si1=Gez層，以完成所述超薄絕緣體上半導(dǎo)體材料的制備。
2.根據(jù)權(quán)利要求1所述的超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于:所述半導(dǎo)體層的材料為S1、Ge、SiC, SilmGemCnSnp或II1-V族化合物。
3.根據(jù)權(quán)利要求1或2所述的超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于:所述半導(dǎo)體層的厚度為5nm 20nm。
4.根據(jù)權(quán)利要求1所述的超薄絕緣體上半導(dǎo)體材料及的制備方法，其特征在于:所述步驟2)中采用H、He、或B離子中的至少一種進(jìn)行離子注入。
5.根據(jù)權(quán)利要求1所述的超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于:所述步驟3)在鍵合前還包括對所述半導(dǎo)體層與所述絕緣層進(jìn)行清洗與活化處理的步驟。
6.根據(jù)權(quán)利要求1所述 的超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于:所述步驟4)在第二退火階段后，還包括對所述第一襯底進(jìn)行襯底修復(fù)處理使其可以循環(huán)使用的步驟。
7.根據(jù)權(quán)利要求1所述的超薄絕緣體上半導(dǎo)體材料的制備方法，其特征在于:所述步驟4)中采用選擇性腐蝕方法去除所述SihGez層或摻雜B、As、或Sb元素的Si1=Gez層。
8.—種超薄絕緣體上半導(dǎo)體材料,包括具有絕緣層的襯底,其特征在于:所述絕緣層表面鍵合有半導(dǎo)體層，其中，所述半導(dǎo)體層的厚度為5n 20nm。
9.根據(jù)權(quán)利要求8所述的超薄絕緣體上半導(dǎo)體材料，其特征在于:所述半導(dǎo)體層的材料為 S1、Ge、SiC, SilmGemCnSnp 或 II1-V 族化合物。
全文摘要
本發(fā)明提供一種超薄絕緣體上半導(dǎo)體材料及其制備方法，通過生長Ge組分呈梯度漸變的多個Si1-xGex過渡層及Si1-zGez停止層，在Si1-zGez停止層上生長半導(dǎo)體層，然后使所述半導(dǎo)體層與一具有絕緣層的襯底鍵合，最后通過智能剝離技術(shù)進(jìn)行剝離，經(jīng)過表面處理后制備出超薄絕緣體上半導(dǎo)體材料。采用本方法制備的超薄絕緣體上半導(dǎo)體材料具有較小的厚度，適用于較小特征尺寸的集成電路，可以提高集成電路的集成度。本發(fā)明工藝操作簡單，適用于一般工業(yè)的半導(dǎo)體工藝。
文檔編號H01L21/02GK103165512SQ20111041879
公開日2013年6月19日 申請日期2011年12月14日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者姜海濤, 狄增峰, 張苗, 卞劍濤, 王曦 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所