專利名稱：具有墊片連接的集成電路封裝系統(tǒng)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種集成電路封裝系統(tǒng)，尤其是關(guān)于一種用于具有連接 (connection)的集成電路封裝系統(tǒng)的系統(tǒng)。
背景技術(shù)：
先進(jìn)的電子裝置(如智能型手機(jī)、個(gè)人數(shù)字助理(PDA)、以定位為基礎(chǔ)的服務(wù)裝置、企業(yè)類型服務(wù)器、或企業(yè)類型儲(chǔ)存數(shù)組)是將更多集成電路封裝于不斷縮減的實(shí)體空間中，且期望降低成本。已發(fā)展出多種不同的技術(shù)，以滿足這些需求。一些研究與研發(fā)策略著重于新的技術(shù)的同時(shí)，其它研究與研發(fā)則著重于改善現(xiàn)有的與成熟的技術(shù)?，F(xiàn)有技術(shù)中的研究與研發(fā)可采取許多不同的方向。消費(fèi)性電子產(chǎn)品的需求需要在集成電路封裝件中提供更多集成電路，同時(shí)自相矛盾地對(duì)于擴(kuò)增的集成電路系統(tǒng)提供更小的實(shí)體空間。另一種需求是持續(xù)降低成本。有一些技術(shù)主要著重于在個(gè)別集成電路中整合更多功能。有其它技術(shù)是著重于將這些集成電路堆棧進(jìn)單一封裝件之中。盡管這些方法能夠在集成電路內(nèi)提供更多功能，但是卻無法完全符合對(duì)于效能、整合性、及降低成本的需求。一種經(jīng)驗(yàn)證的用以降低成本的方法是利用具有現(xiàn)有制造方法與設(shè)備的成熟封裝件技術(shù)。矛盾的是，重新使用現(xiàn)有制程典型上無法達(dá)到封裝件尺寸的縮減。對(duì)于更低成本、 更小尺寸與更多功能性的需求仍然持續(xù)著。因此，對(duì)于具更低成本、更小尺寸與更多功能性的集成電路封裝系統(tǒng)需求仍然存在。有鑒于對(duì)于改善整合度與降低成本的需求持續(xù)增加，使得對(duì)于這些問題的解決方案的尋求益形關(guān)鍵。有鑒于持續(xù)增加的商業(yè)競爭壓力，伴隨著消費(fèi)者期望的成長及市場(chǎng)上有意義的產(chǎn)品區(qū)隔機(jī)會(huì)越趨縮減，使得對(duì)于這些問題的解決方案的尋求也益形關(guān)鍵。此外，降低成本、改善效率及效能以克服競爭壓力的需求，使得尋求這些問題的解決方案的必要性顯得更加迫切且必要。這些問題的解決方案已經(jīng)過長期探究，但先前的研究發(fā)展文獻(xiàn)皆未能提供任何教示或建議，因此這些問題的答案長期以來持續(xù)困擾著本技術(shù)領(lǐng)域中具有通常知識(shí)者。

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路封裝系統(tǒng)的制造方法，包含形成具有引腳底部側(cè)與引腳頂部側(cè)的引腳；于該引腳上方施加鈍化材料，且該引腳頂部側(cè)自該鈍化材料顯露出來； 直接于該鈍化材料與該引腳頂部側(cè)上形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片(pad)與外側(cè)墊片，且于該引腳頂部側(cè)之上具有凹部；于該內(nèi)側(cè)墊片與該鈍化材料上方接置集成電路； 以及于該集成電路上方鑄型密封體。本發(fā)明提供一種集成電路封裝系統(tǒng)，包含具有引腳底部側(cè)與引腳頂部側(cè)的引腳； 位于該引腳上方的鈍化材料，且該引腳頂部側(cè)自該鈍化材料顯露出來；直接位于該鈍化材料與該引腳頂部側(cè)上的互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片與外側(cè)墊片，且于該引腳頂部側(cè)之上具有凹部；位于該內(nèi)側(cè)墊片與該鈍化材料上方的集成電路；以及位于該集成電路上方的密封體。本發(fā)明的特定實(shí)施例除了上述步驟或組件以外還具有其它步驟或組件或可以其它步驟或組件替代。當(dāng)參照附加圖式時(shí)，于所屬技術(shù)領(lǐng)域中具有通常知識(shí)者將可藉由閱讀以下詳細(xì)說明書內(nèi)容更清楚明了本發(fā)明的步驟或組件。


圖1是本發(fā)明的第一實(shí)施例中的集成電路封裝系統(tǒng)沿著圖2的剖面線I--I的剖面圖。圖2是該集成電路封裝系統(tǒng)的下視圖。圖3是該集成電路封裝系統(tǒng)于制造的電鍍階段中沿著圖4的剖面線3—3的剖面圖。圖4是該集成電路封裝系統(tǒng)于該電鍍階段中的上視圖。圖5是圖3的結(jié)構(gòu)于施加階段中的圖式。圖6是圖5的結(jié)構(gòu)于形成階段中沿著圖7的剖面線6—6的剖面圖。圖7是該集成電路封裝系統(tǒng)于該形成階段中的上視圖。圖8是圖6的結(jié)構(gòu)于接置階段中的圖式。圖9是圖8的結(jié)構(gòu)于鑄型階段中的圖式。圖10是圖9的結(jié)構(gòu)于移除階段中的圖式。圖11是本發(fā)明的第二實(shí)施例中的集成電路封裝系統(tǒng)的剖面圖。圖12是該集成電路封裝系統(tǒng)于制造的施加階段中的剖面圖。圖13是圖12的結(jié)構(gòu)于形成階段中的圖式。圖14是圖13的結(jié)構(gòu)于接置階段中的圖式。圖15是圖14的結(jié)構(gòu)于移除階段中的圖式。圖16是本發(fā)明的進(jìn)一步實(shí)施例中的集成電路封裝系統(tǒng)的制造方法的流程圖。主要組件符號(hào)說明100集成電路封裝系統(tǒng)102 引腳104引腳底部側(cè)106引腳頂部側(cè)108引腳非水平側(cè)110水平脊112脊下方側(cè)114脊上方側(cè)116導(dǎo)電層118鈍化材料120鈍化材料底部側(cè)122鈍化材料頂部側(cè)124互連結(jié)構(gòu)
126外側(cè)墊片
128凹部
130非垂直基底
132基底底部表面
134基底頂部表面
136非水平側(cè)壁
138頂部端
140導(dǎo)電跡線
142內(nèi)側(cè)墊片
144集成電路
146非主動(dòng)側(cè)
148主動(dòng)側(cè)
150內(nèi)部連接器
152密封體
154密封體非水平側(cè)
156鈍化材料非水平側(cè)
202鈍化材料邊緣
302引腳框架
304引腳框架底部側(cè)
306引腳框架頂部側(cè)
308經(jīng)局部移除區(qū)域
702區(qū)段
1100集成電路封裝系統(tǒng)
1102引腳
1104引腳底部側(cè)
1106引腳頂部側(cè)
1108引腳非水平側(cè)
1110水平脊
1112脊下方側(cè)
1114脊上方側(cè)
1116導(dǎo)電層
1118鈍化材料
1120鈍化材料底部側(cè)
1122鈍化材料頂部側(cè)
1124連結(jié)構(gòu)
1126外側(cè)墊片
1128凹部
1130非垂直基底
1132基底底部表面
1134基底頂部表面1136非水平側(cè)壁1138 頂部端1140導(dǎo)電跡線1142內(nèi)側(cè)墊片1144集成電路1146非主動(dòng)側(cè)1148 主動(dòng)側(cè)1150內(nèi)部連接器1152 密封體IlM密封體非水平側(cè)1156鈍化材料非水平側(cè)Il62 柱體1164柱體底部側(cè)1166柱體頂部側(cè)1168柱體非水平側(cè)1202引腳框架1204引腳框架底部側(cè)1206引腳框架頂部側(cè)1208經(jīng)局部移除區(qū)域1210 寬區(qū)域1212 窄區(qū)域1600制造方法1602、1604、1606、1608、1610 步驟。
具體實(shí)施例方式以下實(shí)施例是經(jīng)充分詳細(xì)描述，以使得所屬技術(shù)領(lǐng)域中具有通常知識(shí)者能夠制造并使用本發(fā)明。應(yīng)了解到，基于本發(fā)明所揭露的內(nèi)容，其它實(shí)施例將變得清楚明了，且可完成所述的系統(tǒng)、制程、或機(jī)構(gòu)變化而不背離本發(fā)明的范疇。于以下說明書中，給定許多特定細(xì)節(jié)以助于透徹了解本發(fā)明。然而，將清楚了解到，無須這些特定細(xì)節(jié)也可實(shí)現(xiàn)本發(fā)明。為了避免混淆本發(fā)明，并未詳細(xì)揭露一些眾所周知的電路、系統(tǒng)組構(gòu)、及制程步驟。顯示本發(fā)明的系統(tǒng)的附加圖式是半概略式的，且并未依據(jù)比例繪示，具體而言，為了清楚起見，一些尺寸于圖式中是以夸張的尺寸顯示。同樣地，盡管為了便于說明起見，該等圖式一般而言是以同樣的定向顯示，但是在大部份情況下，圖式中所示可為任意定向。一般而言，本發(fā)明可運(yùn)作于任何定向。本發(fā)明所揭露及描述的多個(gè)實(shí)施例具有一些共同的特征，為了清楚起見及便于說明、描述及理解，彼此相同及類似的特征將以類似的參考編號(hào)進(jìn)行描述。為了方便說明，實(shí)施例經(jīng)編號(hào)為第一實(shí)施例、第二實(shí)施例等，且并非意指具有任何其它含意或?qū)Ρ景l(fā)明作出限制。為了說明起見，本說明書中所使用的名詞”水平”是定義為平行該集成電路的平面或表面的平面，而與其定向無關(guān)。該名詞”垂直”是指垂直于剛才所定義的水平的方向。 如，，在…之上(above)”、”在…之下(below)，，、”底部(bottom)，，、”頂部(top)”、”側(cè)邊 (side) ”(如”側(cè)壁(sidewall) ”)、”較高(higher) ”、”下方的(lower) ”、”上方的(upper)，V， 上方(over)”、”下方(under)”等名詞是相對(duì)于該水平平面所定義，如同圖式中所示。名詞”在…上(on)”意指組件之間有直接接觸。名詞”直接位在…上(directly on)，，意指一個(gè)組件與另一組件之間有直接接觸，而無中介組件。名詞”主動(dòng)側(cè)(active side) ”是指于其上制造有主動(dòng)電路系統(tǒng)的晶粒(die)、模塊、封裝件、或電子結(jié)構(gòu)的一側(cè)，或者指于該晶粒、該模塊、該封裝件、或該電子結(jié)構(gòu)內(nèi)具有用于連接至該主動(dòng)電路系統(tǒng)的組件的一側(cè)。本說明書中所使用的名詞”處理(processing)，， 包含形成上述結(jié)構(gòu)所需的沉積材料或光阻(photoresist)、圖案化(patterning)、曝光 (exposure)、顯影(development)、蝕刻(etch)、清潔、及/或移除該材料或光阻?，F(xiàn)在請(qǐng)參照?qǐng)D1，顯示本發(fā)明的第一實(shí)施例中的集成電路封裝系統(tǒng)100沿著第2圖的剖面線I--I的剖面圖。該集成電路封裝是統(tǒng)100可包含用于具有覆晶(flip chip)的多列四方平面無引腳(multi-row quad Flat No leads ；QFN)封裝件的引腳框架 (Ieadframe)。該集成電路封裝系統(tǒng)100可包含引腳102，該引腳102提供集成電路封裝系統(tǒng)100 與外部系統(tǒng)(未顯示)之間的電性連接。該引腳102可包含引腳底部側(cè)104與相對(duì)該引腳底部側(cè)104的引腳頂部側(cè)106。該引腳102可包含引腳非水平側(cè)(lead non-horizontal side) 108，該引腳非水平側(cè)108是介于該引腳底部側(cè)104與該引腳頂部側(cè)106之間。該引腳102可包含水平脊(horizontal ridge) 110，該水平脊110是該引腳102的一端，且水平地自該引腳非水平側(cè)108突出。該水平脊110可形成于該引腳底部側(cè)104與該引腳頂部側(cè)106之間。該水平脊110可包含脊下方側(cè)(ridge lower side) 112與相對(duì)該脊下方側(cè)112的脊上方側(cè)(ridge upper side) 114。該脊上方側(cè)114可位于該脊下方側(cè)112之上。該集成電路封裝系統(tǒng)100可包含導(dǎo)電層116，該導(dǎo)電層116提供該引腳102與外部系統(tǒng)之間的電性連接(electrical connection) 0該導(dǎo)電層116可電性連接至該引腳102。 該導(dǎo)電層116可直接形成于該引腳底部側(cè)104上。該集成電路封裝系統(tǒng)100可包含鈍化材料118，該鈍化材料118保護(hù)一部份的弓|腳 102。該鈍化材料118可電性隔離該引腳102與另一引腳102。該鈍化材料118可形成于該引腳102的上方部份的周圍。該鈍化材料118可形成于該水平脊110的上方。該鈍化材料118可直接形成于該脊上方側(cè)114上。一部份的鈍化材料118可形成于該引腳頂部側(cè)106的上方。該鈍化材料118可包含鈍化材料底部側(cè)120與相對(duì)該鈍化材料底部側(cè)120的鈍化材料頂部側(cè)122。該鈍化材料頂部側(cè)122可位于該引腳頂部側(cè)106之上。該鈍化材料底部側(cè)120可延伸于該引腳102的水平脊110與該另一引腳102的另一水平脊110之間。該鈍化材料底部側(cè)120可位于該脊下方側(cè)112或該導(dǎo)電層116之上。該集成電路封裝系統(tǒng)100可包含互連結(jié)構(gòu)124，該互連結(jié)構(gòu)IM是在半導(dǎo)體裝置與該引腳102之間提供電性連接的一種結(jié)構(gòu)。該互連結(jié)構(gòu)IM可于該引腳頂部側(cè)106上方或直接于該引腳頂部側(cè)106上包含外側(cè)墊片126，該外側(cè)墊片1 提供電性連接至該引腳 102。舉例而言，該互連結(jié)構(gòu)IM可于多列銅引腳框架上包含重新分配層(redistribution layer ；RDL)。該外側(cè)墊片1 可包含凹部128。該外側(cè)墊片1 可包含非垂直基底 (non-vertical base) 130，該非垂直基底130是該外側(cè)墊片126的底部，且具有基底底部表面(base bottom surface) 132與相對(duì)該基底底部表面132的基底頂部表面(base top surface) 134。該外側(cè)墊片1 可包含非水平側(cè)壁(non-horizontal sidewall) 136，該非水平側(cè)壁136是該外側(cè)墊片126自該非垂直基底130向上延伸的一部份。該外側(cè)墊片1 可包含該基底頂部表面134與包圍該凹部1 的非水平側(cè)壁136。 該外側(cè)墊片126可包含位于該凹部1 周圍的非水平側(cè)壁136。該非水平側(cè)壁136可延伸自該基底頂部表面134。該非水平側(cè)壁136可與該基底頂部表面Π4形成一鈍角(obtuse angle)。該非水平側(cè)壁136可包含頂部端138，該頂部側(cè)138是該非水平側(cè)壁136頂部的范圍延伸(extent)。該頂部端138可位于該鈍化材料頂部側(cè)122與該基底頂部表面134之上。盡管可理解到該基底頂部表面134與該鈍化材料頂部側(cè)122可位于不同平面，但是為了說明起見，該基底頂部表面134的平面是顯示為與該鈍化材料頂部側(cè)122的平面相互共平面。舉例而言，該基底頂部表面134的平面可位于該鈍化材料頂部側(cè)122的平面之下。該互連結(jié)構(gòu)IM可包含導(dǎo)電跡線(conductive trace) 140與內(nèi)側(cè)墊片142。該導(dǎo)電跡線140提供或繞線(route)該外側(cè)墊片1 與該內(nèi)側(cè)墊片142之間的電性連接。該內(nèi)側(cè)墊片142提供接置支撐(mounting support)與電性連接至半導(dǎo)體裝置。該導(dǎo)電跡線140可附接或連接至該非水平側(cè)壁136的頂部端138。該導(dǎo)電跡線140可直接形成于該鈍化材料頂部側(cè)122上。舉例而言，該導(dǎo)電跡線140可包含電性連接器，該電性連接器包含重新分配跡線(redistribution trace)、經(jīng)繞線的鎳鈀 (nickel-palladium)層、經(jīng)預(yù)先電鍍的框架(pre plated frame ；PPF)層、或者重新分配層 (RDL)。該內(nèi)側(cè)墊片142可附接或連接至該導(dǎo)電跡線140。該內(nèi)側(cè)墊片142可直接形成于該鈍化材料頂部側(cè)122上。該集成電路封裝系統(tǒng)100可包含集成電路144，該集成電路144是半導(dǎo)體裝置。該集成電路144可包含非主動(dòng)側(cè)146與相對(duì)該非主動(dòng)側(cè)146的主動(dòng)側(cè)148。舉例而言，該集成電路144可包含具有覆晶(flip chip)或硅(Si)晶粒的半導(dǎo)體裝置。該集成電路144可包含面對(duì)該互連結(jié)構(gòu)124的主動(dòng)側(cè)148。該集成電路144可接置于該互連結(jié)構(gòu)124的上方。該集成電路封裝系統(tǒng)100可包含內(nèi)部連接器150，該內(nèi)部連接器150是導(dǎo)電性連接器。該內(nèi)部連接器150可附接至該內(nèi)側(cè)墊片142與該主動(dòng)側(cè)148。該內(nèi)部連接器150可直接位于該內(nèi)側(cè)墊片142上。該集成電路封裝系統(tǒng)100可包含該鈍化材料118，該鈍化材料118將該互連結(jié)構(gòu) 124與另一互連結(jié)構(gòu)124電性隔離。該集成電路封裝系統(tǒng)100可于該集成電路144的邊緣周圍或外側(cè)包含若干外側(cè)墊片126。該集成電路封裝系統(tǒng)100可于該集成電路144的非主動(dòng)側(cè)146下方包含若干內(nèi)側(cè)墊片142。該集成電路封裝系統(tǒng)100可包含密封體152，該密封體152覆蓋半導(dǎo)體封裝件以密封半導(dǎo)體裝置，提供機(jī)械與環(huán)境的保護(hù)。該密封體152可形成于該鈍化材料118、該互連結(jié)構(gòu)124、該集成電路144以及該內(nèi)部連接器150上方。該密封體152可經(jīng)形成為覆蓋該鈍化材料頂部側(cè)122、該互連結(jié)構(gòu)124、該集成電路144以及該內(nèi)部連接器150。該密封體152可包含密封體非水平側(cè)154，該密封體非水平側(cè)巧4是該密封體152 的水平范圍延伸。該密封體非水平側(cè)154的平面可與該鈍化材料118的鈍化材料非水平側(cè) 156的平面相互共平面。該鈍化材料非水平側(cè)156是該鈍化材料118的水平范圍延伸。已經(jīng)發(fā)現(xiàn)到，連接至該引腳102與該集成電路144的互連結(jié)構(gòu)124能夠?qū)崿F(xiàn)由于引腳框架設(shè)計(jì)的限制所造成到目前為止尚未經(jīng)實(shí)現(xiàn)的封裝于多列四方平面無引腳(QFN) 封裝件中的覆晶集成電路(IC)，藉此達(dá)成有效組構(gòu)用于覆晶裝置的多列四方平面無引腳 (QFN)封裝件的需求。也已經(jīng)發(fā)現(xiàn)到，具有附接至外側(cè)墊片1 與內(nèi)側(cè)墊片142的導(dǎo)電跡線140的互連結(jié)構(gòu)1 提供未使用雙馬來亞醯胺三氮雜苯(bismaleimide triazine ；BT)層壓框架將覆晶信號(hào)(flip chip signal)重新分配于具多列引腳的四方平面無引腳(QFN)封裝件中的解決方案。已經(jīng)進(jìn)一步發(fā)現(xiàn)到，由于相較于有機(jī)的基板產(chǎn)品、標(biāo)準(zhǔn)球柵數(shù)組(ball grid array ；BGA)層壓、以及內(nèi)嵌式晶圓層級(jí)球柵數(shù)組(eWLB)而言，具有較簡單的基板與層結(jié)構(gòu) (layering)、省略焊錫球、以及省略使用層壓，使得該互連結(jié)構(gòu)IM能夠提供一種低成本的四方平面無引腳(QFN)覆晶封裝方法。已經(jīng)未預(yù)期地發(fā)現(xiàn)到，具有直接位于該鈍化材料頂部側(cè)122上的導(dǎo)電跡線140 與具有附接至該引腳頂部側(cè)106的外側(cè)墊片1 的互連結(jié)構(gòu)124能夠藉由省略引腳拉出 (pullout)而改善可靠度。已經(jīng)未預(yù)期地判定，具有被該非水平側(cè)壁136所圍繞的凹部128的外側(cè)墊片1 提供非垂直基底130作為可靠的連接點(diǎn)，以將該引腳102附接或連接至堆棧裝置，藉此排除未對(duì)準(zhǔn)(misalignment) ο已經(jīng)未預(yù)期地確認(rèn)，受到該鈍化材料118所保護(hù)的互連結(jié)構(gòu)IM相較于現(xiàn)有技術(shù)而言對(duì)于覆晶接置具有較佳效果，其包含位于裸銅上且為裸銅所圍繞的跡線，藉此排除焊錫崩潰(solder collapse)、焊錫潛變(solder ere印)、以及未對(duì)準(zhǔn)。已經(jīng)未預(yù)期地確定，該鈍化材料118藉由將該互連結(jié)構(gòu)124與另一互連結(jié)構(gòu)IM 隔離或?qū)⒃撘_102與另一引腳102隔離而改善可靠度，藉此排除焊錫潛變與電性短路。已經(jīng)未預(yù)期地辨別，該導(dǎo)電層116在該引腳102與該外部系統(tǒng)之間提供可靠的電性連接。已經(jīng)未預(yù)期地觀察到，直接位于該引腳102與該鈍化材料118上的互連結(jié)構(gòu)IM 可提供用于覆晶封裝的簡單制程流程與封裝件結(jié)構(gòu)。已經(jīng)未預(yù)期地揭露，具有經(jīng)縮減的墊片間距(pitch)的外側(cè)墊片126與內(nèi)側(cè)墊片 142能夠顯著縮減該集成電路144的晶粒尺寸，造成封裝件面積(footprint)的縮減。現(xiàn)在請(qǐng)參照?qǐng)D2，顯示該集成電路封裝系統(tǒng)100的下視圖。該集成電路封裝系統(tǒng)100可包含多列的引腳102。該集成電路封裝系統(tǒng)100可包含若干引腳102的外圍數(shù)組 (peripheral array)0該引腳102可形成為鄰近該鈍化材料118的鈍化材料邊緣202或者位于該鈍化材料118的鈍化材料邊緣202內(nèi)側(cè)。該引腳102可包含具有延伸自該導(dǎo)電層116的脊下方側(cè) 112的水平脊110。盡管可理解到該引腳102或該導(dǎo)電層116可形成為不同的形狀，但是為了說明起見，該引腳102或該導(dǎo)電層116是顯示為方形。舉例而言，該引腳102或該導(dǎo)電層116可形成為圓形。現(xiàn)在請(qǐng)參照?qǐng)D3，顯示該集成電路封裝系統(tǒng)100于制造的電鍍階段(plating phase)中沿著圖4的剖面線3-3的剖面圖。該剖面圖描繪引腳框架制造階段的電鍍階段。該集成電路封裝系統(tǒng)100可包含引腳框架302，該引腳框架302是用于接置與連接至半導(dǎo)體裝置的結(jié)構(gòu)。舉例而言，該引腳框架302可包含大約0.015毫米(mm)的引腳框架制程尺寸容忍度(process dimension tolerance)或精確度。該引腳框架302可形成有導(dǎo)電性材料，包含銅(Cu)或其它任何金屬化材料?？稍O(shè)置該引腳框架302，以使得覆晶集成電路(IC)封裝于多列四方平面無引腳(QFN)封裝件中。 舉例而言，該引腳框架302可包含裸銅基底(bare copper base)或多列銅引腳框架。該引腳框架302可包含引腳框架底部側(cè)304與相對(duì)該引腳框架底部側(cè)304的引腳框架頂部側(cè)306。位于該引腳框架頂部側(cè)306的一部份引腳框架302可經(jīng)移除，以形成經(jīng)局部移除區(qū)域308?？衫冒g刻的移除制程來形成該經(jīng)局部移除區(qū)域308。舉例而言，該經(jīng)局部移除區(qū)域308可形成有經(jīng)蝕刻一半的引腳框架302。又舉例而言，該剖面圖描繪該引腳框架302為經(jīng)蝕刻的銅基底。該集成電路封裝系統(tǒng)100可包含直接形成于該引腳框架底部側(cè)304上的導(dǎo)電層 116。該導(dǎo)電層116可以導(dǎo)電性材料形成，包含金屬化材料或金屬合金。舉例而言，該導(dǎo)電層116可以鎳鈀(NiPd)形成。舉例而言，該導(dǎo)電層116可以電鍍制程形成。又舉例而言，該導(dǎo)電層116可選擇性地經(jīng)預(yù)先電鍍?，F(xiàn)在請(qǐng)參照?qǐng)D4，顯示該集成電路封裝系統(tǒng)100在電鍍階段中的上視圖。該集成電路封裝系統(tǒng)100可包含具有經(jīng)局部移除區(qū)域308的引腳框架302。該經(jīng)局部移除區(qū)域308 可形成于該引腳框架底部側(cè)306?，F(xiàn)在請(qǐng)參照?qǐng)D5，顯示圖3的結(jié)構(gòu)于施加階段(application phase)中的圖式。于該施加階段中，可以施加制程(application process)形成該鈍化材料118。該鈍化材料 118可施加于該引腳框架302上方。該鈍化材料118可直接形成于該引腳框架頂部側(cè)306與該經(jīng)局部移除區(qū)域308 上。該鈍化材料118可形成有位于該引腳框架頂部側(cè)306之上的鈍化材料頂部側(cè)122。舉例而言，該鈍化材料118可以包含阻焊(solder resist)的材料形成。現(xiàn)在請(qǐng)參照?qǐng)D6，顯示圖5的結(jié)構(gòu)于形成階段(forming phase)中沿著圖7的剖面線6—6的剖面圖。該集成電路封裝系統(tǒng)100可包含互連形成(interconnect formation) 方法，包含增層(build-up)或圖案化?？梢瞥挥谠撯g化材料頂部側(cè)122的一部份鈍化材料118，以將該引腳框架頂部側(cè)306自該鈍化材料118顯露出來。該互連結(jié)構(gòu)IM可直接形成于自該鈍化材料118顯露出來的引腳框架頂部側(cè)306上。該互連結(jié)構(gòu)IM可包含外側(cè)墊片126，該外側(cè)墊片1 是直接形成于自該鈍化材料 118顯露出來的引腳框架頂部側(cè)306上。該互連結(jié)構(gòu)IM可包含以共同導(dǎo)電性材料形成為單一整合結(jié)構(gòu)的外側(cè)墊片126、該導(dǎo)電跡線140、以及該內(nèi)側(cè)墊片142。該互連結(jié)構(gòu)IM可以導(dǎo)電性材料形成，包含金屬化材料或金屬合金。舉例而言，該互連結(jié)構(gòu)1 可以鎳鈀(NiPd)形成。該外側(cè)墊片1 可包含該凹部128、該非垂直基底130、以及該非水平側(cè)壁136。該凹部1 可形成于該非垂直基底130的基底頂部表面134之上。該凹部1 可為該非水平側(cè)壁136所圍繞。該非垂直基底130可包含位于自該鈍化材料118顯露出來的引腳框架頂部側(cè)306之上或者直接位于自該鈍化材料118顯露出來的引腳框架頂部側(cè)306上的基底底部表面132。該非水平側(cè)壁136可自該非垂直基底130向上延伸。該非水平側(cè)壁136可延伸自該基底頂部表面134。該非水平側(cè)壁136可包含位于該鈍化材料頂部側(cè)122與該基底頂部表面134之上的頂部端138。該互連結(jié)構(gòu)124可包含該導(dǎo)電跡線140與該內(nèi)側(cè)墊片142。該導(dǎo)電跡線140可附接或連接至該頂部端138。該導(dǎo)電跡線140可直接形成于該鈍化材料頂部側(cè)122上。該內(nèi)側(cè)墊片142可附接或連接至該導(dǎo)電跡線140。該內(nèi)側(cè)墊片142可直接形成于該鈍化材料頂部側(cè)122上。為了改善微縮化(miniaturization)，該集成電路封裝系統(tǒng)100可包含具有若干鈍化材料層(如該鈍化材料118)以及若干跡線(如導(dǎo)電跡線140)的另一實(shí)施例，以提供完整的輸入/輸出(I/O)數(shù)組能力。舉例而言，該集成電路封裝系統(tǒng)100可包含兩個(gè)該鈍化材料118與直接形成于該鈍化材料118上的若干導(dǎo)電跡線140?，F(xiàn)在請(qǐng)參照?qǐng)D7，顯示該集成電路封裝系統(tǒng)100于該形成階段中的上視圖。該上視圖描繪若干互連結(jié)構(gòu)124。該互連結(jié)構(gòu)IM可包含該外側(cè)墊片126，該外側(cè)墊片1 具有為該非水平側(cè)壁136所圍繞的凹部128。該互連結(jié)構(gòu)IM可包含該導(dǎo)電跡線140與該內(nèi)側(cè)墊片 142。該集成電路封裝系統(tǒng)100可包含利用若干導(dǎo)電跡線140連接至若干內(nèi)側(cè)墊片142 的若干外側(cè)墊片126。該集成電路封裝系統(tǒng)100可包含多列外側(cè)墊片126。該集成電路封裝系統(tǒng)100可包含多列內(nèi)側(cè)墊片142。該集成電路封裝系統(tǒng)100可包含若干外側(cè)墊片126的外圍數(shù)組。該外側(cè)墊片1 可形成為鄰近該鈍化材料118的鈍化材料邊緣202或者位于該鈍化材料118的鈍化材料邊緣202內(nèi)側(cè)。該集成電路封裝系統(tǒng)100可包含若干內(nèi)側(cè)墊片142的數(shù)組。該內(nèi)側(cè)墊片142可形成于該鈍化材料118的中央部份。該內(nèi)側(cè)墊片142可形成為較該外側(cè)墊片1 更接近該鈍化材料118的中央部份。該導(dǎo)電跡線140可形成有若干區(qū)段(segment) 702，該等區(qū)段702是該導(dǎo)電跡線 140的分段且連續(xù)地形成且連接于該外側(cè)墊片1 與該內(nèi)側(cè)墊片142之間。該等區(qū)段702
可形成為單一整合結(jié)構(gòu)。
該等區(qū)段702與另一區(qū)段702之間可形成預(yù)定角度。該預(yù)定角度幫助該外側(cè)墊片 1 的數(shù)組之間相隔一段距離，用于改善至堆棧裝置或外部系統(tǒng)層次(未顯示)的連接。舉例而言，該預(yù)定角度可取決于設(shè)計(jì)準(zhǔn)則或幾何限制條件?，F(xiàn)在請(qǐng)參照?qǐng)D8，顯示圖6的結(jié)構(gòu)于接置階段(mounting phase)中的圖式。該接置階段可包含集成電路(IC)封裝組裝階段中的一個(gè)階段。舉例而言，該集成電路封裝系統(tǒng) 100于該接置階段中可包含具有外來的經(jīng)繞線引腳框架(incoming routed leadframe)的覆晶附接方法。該集成電路封裝系統(tǒng)100可包含接置于該互連結(jié)構(gòu)IM上方的集成電路144。該集成電路144可包含面對(duì)該互連結(jié)構(gòu)124的主動(dòng)側(cè)148。舉例而言，該集成電路封裝系統(tǒng) 100可包含集成電路144，該集成電路144具有的硅(Si)晶粒面積小于具層壓產(chǎn)品的封裝件的硅(Si)晶粒面積。該集成電路封裝系統(tǒng)100可包含連接至該內(nèi)側(cè)墊片142與該主動(dòng)側(cè)148的內(nèi)部連接器150。該內(nèi)部連接器150可直接位于該內(nèi)側(cè)墊片142上。盡管可理解到該內(nèi)部連接器150可包含其它任何導(dǎo)電性連接器，但是為了說明起見，該內(nèi)部連接器150是顯示為導(dǎo)電凸塊(conductive bump)。舉例而言，該內(nèi)部連接器150 可包含導(dǎo)電粘膠(conductive paste) 0又舉例而言，該內(nèi)部連接器150可以導(dǎo)電材料(包含焊錫、金屬、或金屬化合金)形成?，F(xiàn)在請(qǐng)參照?qǐng)D9，顯示圖8的結(jié)構(gòu)于鑄型階段(molding phase)中的圖式。該集成電路封裝系統(tǒng)100可包含經(jīng)鑄型于該鈍化材料118、該互連結(jié)構(gòu)124、該集成電路144、以及該內(nèi)部連接器150上方的密封體152。該密封體152可形成為覆蓋該鈍化材料頂部側(cè)122、 該互連結(jié)構(gòu)124、該集成電路144、以及該內(nèi)部連接器150?，F(xiàn)在請(qǐng)參照?qǐng)D10，顯示圖9的結(jié)構(gòu)于移除階段(removal phase)中的圖式。該集成電路封裝系統(tǒng)100可于該移除階段中包含移除制程，該移除制程包含蝕刻。舉例而言，該移除制程可包含銅蝕刻。可移除圖3中位于該引腳框架底部側(cè)304的一部份引腳框架302，以形成該引腳 102。該引腳102可與另一引腳102電性隔離。藉由移除位于該引腳框架底部側(cè)304的部份引腳框架302，可顯露出該引腳102的脊下方側(cè)112及該鈍化材料底部側(cè)120。該集成電路封裝系統(tǒng)100可包含封裝件切單制程(singulation process)，以產(chǎn)生該集成電路封裝系統(tǒng)100的個(gè)別單元或封裝件。該封裝件切單制程可包含機(jī)械或光學(xué)制程。該密封體152可包含該密封體非水平側(cè)154。該密封體非水平側(cè)154的平面可與該鈍化材料118的鈍化材料非水平側(cè)156的平面相互共平面。現(xiàn)在請(qǐng)參照?qǐng)D11，顯示本發(fā)明的第二實(shí)施例中的集成電路封裝系統(tǒng)1100的剖面圖。除了增加電性連接器以及形成圖1的鈍化材料118與內(nèi)側(cè)墊片142之外，該集成電路封裝系統(tǒng)1100可類似于圖1的集成電路封裝系統(tǒng)100。該集成電路封裝系統(tǒng)1100可包含引腳1102，該引腳1102提供集成電路封裝系統(tǒng) 1100與外部系統(tǒng)(未顯示)之間的電性連接。該引腳1102可包含引腳底部側(cè)1104與相對(duì)該引腳底部側(cè)1104的引腳頂部側(cè)1106。該引腳1102可包含引腳非水平側(cè)1108，該引腳非水平側(cè)1108是介于該引腳底部側(cè)1104與該引腳頂部側(cè)1106之間。
該引腳1102可包含水平脊1110，該水平脊1110是該引腳1102的一端，且水平地自該引腳非水平側(cè)1108突出。該水平脊1110可形成于該引腳底部側(cè)1104與該引腳頂部側(cè)1106之間。該水平脊1110可包含脊下方側(cè)1112與相對(duì)該脊下方側(cè)1112的脊上方側(cè)1114。 該脊上方側(cè)1114可位于該脊下方側(cè)1112之上。該集成電路封裝系統(tǒng)1100可包含導(dǎo)電層1116，該導(dǎo)電層1116提供該引腳1102與外部系統(tǒng)之間的電性連接。該導(dǎo)電層1116可電性連接至該引腳1102。該導(dǎo)電層1116可直接形成于該引腳底部側(cè)1104上。該集成電路封裝系統(tǒng)1100可包含鈍化材料1118，該鈍化材料1118保護(hù)一部份的引腳1102。該鈍化材料1118可電性隔離該引腳1102與另一引腳1102。該鈍化材料1118可形成于該引腳1102的上方部份的周圍。該鈍化材料1118可形成于該水平脊1110的上方。該鈍化材料1118可直接形成于該脊上方側(cè)1114上。一部份的鈍化材料1118可形成于該引腳頂部側(cè)1106的上方。該鈍化材料1118可包含鈍化材料底部側(cè)1120與相對(duì)該鈍化材料底部側(cè)1120的鈍化材料頂部側(cè)1122。該鈍化材料頂部側(cè)1122可位于該引腳頂部側(cè)1106之上。該鈍化材料底部側(cè)1120可延伸于該引腳1102的水平脊1110與該另一引腳1102 的另一水平脊1110之間。該鈍化材料底部側(cè)1120可位于該脊下方側(cè)1112或該導(dǎo)電層1116 之上。該集成電路封裝系統(tǒng)1100可包含互連結(jié)構(gòu)1124，該互連結(jié)構(gòu)IlM是在半導(dǎo)體裝置與該引腳1102之間提供電性連接的一種結(jié)構(gòu)。該互連結(jié)構(gòu)IlM可于該引腳頂部側(cè)1106 上方或直接于該引腳頂部側(cè)1106上包含外側(cè)墊片1126，該外側(cè)墊片11 提供電性連接至該引腳1102。舉例而言，該互連結(jié)構(gòu)IlM可于多列銅引腳框架上包含重新分配層(RDL)。該外側(cè)墊片11 可包含凹部11觀。該外側(cè)墊片11 可包含非垂直基底1130，該非垂直基底1130是該外側(cè)墊片11 的底部，且具有基底底部表面1132與相對(duì)該基底底部表面1132的基底頂部表面1134。該外側(cè)墊片11 可包含非水平側(cè)壁1136，該非水平側(cè)壁 1136是該外側(cè)墊片11 自該非垂直基底1130向上延伸的一部份。該外側(cè)墊片11 可包含該基底頂部表面1134與包圍該凹部11 的非水平側(cè)壁 1136。該外側(cè)墊片11 可包含位于該凹部11 周圍的非水平側(cè)壁1136。該非水平側(cè)壁1136可延伸自該基底頂部表面1134。該非水平側(cè)壁1136可與該基底頂部表面1Π4形成一鈍角。該非水平側(cè)壁1136可包含頂部端1138，該頂部側(cè)1138是該非水平側(cè)壁1136頂部的范圍延伸(extent)。該頂部端1138可位于該鈍化材料頂部側(cè) 1122與該基底頂部表面1134之上。盡管可理解到該基底頂部表面1134與該鈍化材料頂部側(cè)1122可位于不同平面， 但是為了說明起見，該基底頂部表面1134的平面是顯示為與該鈍化材料頂部側(cè)1122的平面相互共平面。舉例而言，該基底頂部表面1134的平面可位于該鈍化材料頂部側(cè)1122的平面之下。該互連結(jié)構(gòu)IlM可包含導(dǎo)電跡線1140與內(nèi)側(cè)墊片1142。該導(dǎo)電跡線1140提供或繞線該外側(cè)墊片1126與該內(nèi)側(cè)墊片1142之間的電性連接。該內(nèi)側(cè)墊片1142可提供接置支撐與電性連接至半導(dǎo)體裝置。該內(nèi)側(cè)墊片1142可附接或連接至該導(dǎo)電跡線1140。
該導(dǎo)電跡線1140可附接或連接至該非水平側(cè)壁1136的頂部端1138。該導(dǎo)電跡線 1140可直接形成于該鈍化材料頂部側(cè)1122上。舉例而言，該導(dǎo)電跡線1140可包含電性連接器，該電性連接器包含重新分配跡線、經(jīng)繞線的鎳鈀(NiPd)層、經(jīng)預(yù)先電鍍的框架(PPF) 層、或者重新分配層(RDL)。該集成電路封裝系統(tǒng)1100可包含集成電路1144，該集成電路1144是半導(dǎo)體裝置。 該集成電路1144可包含非主動(dòng)側(cè)1146與相對(duì)該非主動(dòng)側(cè)1146的主動(dòng)側(cè)1148。舉例而言， 該集成電路1144可包含具有覆晶或硅(Si)晶粒的半導(dǎo)體裝置。該集成電路1144可包含面對(duì)該互連結(jié)構(gòu)IlM的主動(dòng)側(cè)1148。該集成電路1144 可接置于該互連結(jié)構(gòu)IlM的上方。該集成電路封裝系統(tǒng)1100可包含內(nèi)部連接器1150，該內(nèi)部連接器1150是導(dǎo)電性連接器。該內(nèi)部連接器1150可附接至該內(nèi)側(cè)墊片1142與該主動(dòng)側(cè)1148。該內(nèi)部連接器 1150可直接位于該內(nèi)側(cè)墊片1142上。該集成電路封裝系統(tǒng)1100可包含該鈍化材料1118，該鈍化材料1118將該互連結(jié)構(gòu)IlM與另一互連結(jié)構(gòu)IlM電性隔離。該集成電路封裝系統(tǒng)1100可于該集成電路1144 的邊緣周圍或外側(cè)包含若干外側(cè)墊片1^6。該集成電路封裝系統(tǒng)1100可于該集成電路 1144的非主動(dòng)側(cè)1146下方包含若干內(nèi)側(cè)墊片1142。該集成電路封裝系統(tǒng)1100可包含密封體1152，該密封體1152覆蓋半導(dǎo)體封裝件以密封半導(dǎo)體裝置，提供機(jī)械與環(huán)境的保護(hù)。該密封體1152可形成于該鈍化材料1118、該互連結(jié)構(gòu)1124、該集成電路1144以及該內(nèi)部連接器1150上方。該密封體1152可經(jīng)形成為覆蓋該鈍化材料頂部側(cè)1122、該互連結(jié)構(gòu)1124、該集成電路1144以及該內(nèi)部連接器1150。該密封體1152可包含密封體非水平側(cè)1154，該密封體非水平側(cè)IlM是該密封體 1152的水平范圍延伸。該密封體非水平側(cè)IlM的平面可與該鈍化材料1118的鈍化材料非水平側(cè)1156的平面相互共平面。該鈍化材料非水平側(cè)1156是該鈍化材料1118的水平范圍延伸。該集成電路封裝系統(tǒng)1100可包含柱體1162，該柱體1162是提供該集成電路1144 與外部系統(tǒng)間的連接的電性連接器。該柱體1162可包含柱體底部側(cè)1164與相對(duì)該柱體底部側(cè)1164的柱體頂部側(cè)1166。該柱體1162可包含該柱體頂部側(cè)1166，該柱體頂部側(cè)1166 具有直接形成于其上的內(nèi)側(cè)墊片1142。。盡管可理解到該柱體底部側(cè)1164與該柱體頂部側(cè)1166可具有其它任何寬度，但是為了說明起見，該柱體底部側(cè)1164的寬度是顯示較該柱體頂部側(cè)1166的寬度更大。舉例而言，該柱體底部側(cè)1164可具有與該柱體頂部側(cè)1166的寬度大約相等的寬度。該柱體底部側(cè)1164與該柱體頂部側(cè)1166的寬度分別為該柱體底部側(cè)1164與該柱體頂部側(cè)1166 的水平范圍延伸之間的水平距離。盡管可理解到該柱體底部側(cè)1164可包含其它任何表面，但是又為了說明起見，該柱體底部側(cè)1164是顯示為平直表面。舉例而言，該柱體底部側(cè)1164可包含具凹陷表面的曲面(curved surface)。該柱體1162可包含位于該柱體底部側(cè)1164與該柱體頂部側(cè)1166之間的柱體非水平側(cè)1168。一部份該柱體非水平側(cè)1168的平面可與該柱體底部側(cè)1164的平面或該柱體頂部側(cè)1166的平面相交。
盡管可理解到該柱體非水平側(cè)1168可包含其它任何表面，但是為了說明起見，該柱體非水平側(cè)1168是顯示為具有曲面。舉例而言，該柱體非水平側(cè)1168可包含平直表面。該鈍化材料1118可將該柱體1162與另一柱體1162電性隔離。該鈍化材料1118 可形成于該柱體非水平側(cè)1168周圍或直接形成于該柱體非水平側(cè)1168上。該鈍化材料 1118可含中央部份或區(qū)域，于該中央部份或區(qū)域具有由具有面對(duì)該引腳非水平側(cè)1108或水平脊1110的柱體非水平側(cè)1168的若干引腳1102所形成、鄰近、或圍繞的若干柱體1162。該柱體底部側(cè)1164與該柱體頂部側(cè)1166可自該鈍化材料1118曝露出來。一部份柱體底部側(cè)1164的平面可位于該鈍化材料底部側(cè)1120的平面之上。該柱體頂部側(cè)1166 的平面可與該鈍化材料頂部側(cè)1122的平面相互共平面。相較于該引腳1102的尺寸，該柱體1162可具有較小的尺寸。換句話說，該柱體 1162的高度可小于該引腳1102的高度，或該柱體1162的寬度可小于該引腳1102的寬度。 該柱體1162與該引腳1102的高度分別為該柱體1162與該引腳1102的垂直范圍延伸之間的垂直距離。該柱體1162與該引腳1102的寬度分別為該柱體1162與該引腳1102的水平范圍延伸之間的水平距離。舉例而言，該柱體1162的高度可小于或大約相等于該引腳1102 的一半高度。該柱體1162的間距可較該引腳1102的間距更細(xì)微(finer)。換句話說，該柱體 1162的間距可小于該引腳1102的間距。該柱體1162的間距是該柱體1162的中央與最接近該柱體1162的另一柱體1162的中央之間的水平距離。該引腳1102的間距是該引腳1102 的中央與最接近該引腳1102的另一引腳1102的中央之間的水平距離。已經(jīng)發(fā)現(xiàn)到，該柱體1162利用作為測(cè)試點(diǎn)(test point)的柱體1162來改善測(cè)試品質(zhì)，以輔助該集成電路1144的功能性測(cè)試。也已經(jīng)發(fā)現(xiàn)到，該柱體1162利用具有堅(jiān)固結(jié)構(gòu)的柱體1162來改善可靠度，于該堅(jiān)固結(jié)構(gòu)上形成有用以支撐及連接該集成電路1144的內(nèi)側(cè)墊片1142?，F(xiàn)在請(qǐng)參照?qǐng)D12，顯示該集成電路封裝系統(tǒng)1100于制造的施加階段中的剖面圖。 該集成電路封裝系統(tǒng)1100可包含引腳框架1202，該引腳框架1202是用以接置及連接半導(dǎo)體裝置的支撐結(jié)構(gòu)。該引腳框架1202可以導(dǎo)電性材料形成，包含銅(Cu)或其它任何金屬化材料。該引腳框架1202可包含引腳框架底部側(cè)1204與相對(duì)該引腳框架底部側(cè)1204的引腳框架頂部側(cè)1206?？梢瞥挥谠撘_框架頂部側(cè)1206的一部份引腳框架1202，以形成經(jīng)局部移除區(qū)域1208?？衫冒g刻的移除制程來形成該經(jīng)局部移除區(qū)域1208。該引腳框架1202可包含寬區(qū)域1210與窄區(qū)域1212，該等區(qū)域?yàn)樵撘_框架1202 尚未經(jīng)該移除制程處理而未經(jīng)移除的部份。若干寬區(qū)域1210可圍繞若干窄區(qū)域1212。該寬區(qū)域1210與該窄區(qū)域1212可分別于后續(xù)階段中進(jìn)行進(jìn)一步處理，以形成可連接至半導(dǎo)體裝置的引腳與柱體。該寬區(qū)域1210的寬度可大于該窄區(qū)域1212的寬度。該寬區(qū)域1210與該窄區(qū)域 1212的寬度分別為該寬區(qū)域1210與該窄區(qū)域1212的水平范圍延伸之間的水平距離。該集成電路封裝系統(tǒng)1100可包含直接形成于該引腳框架底部側(cè)1204上的導(dǎo)電層 1116。該導(dǎo)電層1116可形成于該寬區(qū)域1210之下。該導(dǎo)電層1116可以導(dǎo)電性材料形成， 包含金屬化材料或金屬合金。
舉例而言，該導(dǎo)電層1116可以鎳鈀(NiPd)形成。又舉例而言，該導(dǎo)電層1116可以電鍍制程形成，包含選擇性地預(yù)先電鍍制程。于該施加階段中，可以施加制程形成該鈍化材料1118。該鈍化材料1118可施加于該引腳框架1202上方。該鈍化材料118可直接形成于該引腳框架頂部側(cè)1206與該經(jīng)局部移除區(qū)域1208上。該鈍化材料1118可形成有位于該引腳框架頂部側(cè)1206之上的鈍化材料頂部側(cè)1122。舉例而言，該鈍化材料1118可形成有包含阻焊的絕緣材料(insulation material)。現(xiàn)在請(qǐng)參照?qǐng)D13，顯示圖12的結(jié)構(gòu)于形成階段中的圖式。該集成電路封裝系統(tǒng) 1100可包含互連形成方法，包含增層(build-up)或圖案化。可移除位于該鈍化材料頂部側(cè)1122的一部份鈍化材料1118，以將該寬區(qū)域1210 的頂部側(cè)與該窄區(qū)域1212的頂部側(cè)自該鈍化材料1118顯露出來。該互連結(jié)構(gòu)IlM可直接形成于該寬區(qū)域1210的頂部側(cè)以及該窄區(qū)域1212的頂部側(cè)上。該互連結(jié)構(gòu)IlM可包含外側(cè)墊片1126，該外側(cè)墊片11 是直接形成于其中一個(gè)寬區(qū)域1210的頂部側(cè)上。該互連結(jié)構(gòu)IlM可包含以共同導(dǎo)電性材料形成為單一整合結(jié)構(gòu)的外側(cè)墊片1126、該導(dǎo)電跡線1140、以及該內(nèi)側(cè)墊片1142。該互連結(jié)構(gòu)IlM可以導(dǎo)電性材料形成，包含金屬化材料或金屬合金。舉例而言， 該互連結(jié)構(gòu)IlM可以鎳鈀(NiPd)形成。該外側(cè)墊片11 可包含該凹部1128、該非垂直基底1130、以及該非水平側(cè)壁 1136。該凹部11 可形成于該非垂直基底1130的基底頂部表面1134之上。該凹部11 可為該非水平側(cè)壁1136所圍繞。該非垂直基底1130可包含位于自該鈍化材料1118顯露出來的引腳框架頂部側(cè)1206之上或者直接位于自該鈍化材料1118顯露出來的引腳框架頂部側(cè)1206上的基底底部表面1132。該非水平側(cè)壁1136可自該非垂直基底1130向上延伸。該非水平側(cè)壁1136可延伸自該基底頂部表面1134。該非水平側(cè)壁1136可包含位于該鈍化材料頂部側(cè)1122與該基底頂部表面1134之上的頂部端1138。該互連結(jié)構(gòu)IlM可包含該導(dǎo)電跡線1140。該導(dǎo)電跡線1140可附接或連接至該頂部端1138。該導(dǎo)電跡線1140可直接形成于該鈍化材料頂部側(cè)1122上。該互連結(jié)構(gòu)IlM可包含該內(nèi)側(cè)墊片1142。該內(nèi)側(cè)墊片1142可附接或連接至該導(dǎo)電跡線1140。該內(nèi)側(cè)墊片1142可直接形成于其中一個(gè)窄區(qū)域1212的頂部側(cè)上?，F(xiàn)在請(qǐng)參照?qǐng)D14，顯示圖13的結(jié)構(gòu)于接置階段中的圖式。該集成電路封裝系統(tǒng) 1100可包含接置于該互連結(jié)構(gòu)IlM上方的集成電路1144。該集成電路1144可包含面對(duì)該互連結(jié)構(gòu)IlM的主動(dòng)側(cè)1148。該集成電路封裝系統(tǒng)1100可包含連接至該內(nèi)側(cè)墊片1142與該主動(dòng)側(cè)1148的內(nèi)部連接器1150。該內(nèi)部連接器1150可直接位于該內(nèi)側(cè)墊片1142上。現(xiàn)在請(qǐng)參照?qǐng)D15，顯示圖14的結(jié)構(gòu)于移除階段中的圖式。該集成電路封裝系統(tǒng) 1100可包含經(jīng)鑄型于該鈍化材料1118、該互連結(jié)構(gòu)1124、該集成電路1144、以及該內(nèi)部連接器1150上方的密封體1152。該密封體1152可形成為覆蓋該鈍化材料頂部側(cè)1122、該互連結(jié)構(gòu)1124、該集成電路1144、以及該內(nèi)部連接器1150。該集成電路封裝系統(tǒng)1100可于該移除階段中包含移除制程，該移除制程包含蝕刻。舉例而言，該移除制程可包含銅(Cu)回蝕刻(back etching)?？梢瞥龍D12中位于該引腳框架底部側(cè)1204的一部份引腳框架1202，以形成該引腳1102與該柱體1162。該引腳1102可與另一引腳1102電性隔離。該柱體1162可鄰近具有面對(duì)該引腳非水平側(cè)1108的柱體非水平側(cè)1168的若干引腳1102或?yàn)樵摰纫_1102所圍繞。藉由移除位于該引腳框架底部側(cè)1204的部份引腳框架1202，可顯露出該鈍化材料底部側(cè)1120。該集成電路封裝系統(tǒng)1100可包含封裝件切單制程，以產(chǎn)生該集成電路封裝系統(tǒng) 1100的個(gè)別單元或封裝件。該封裝件切單制程可包含機(jī)械或光學(xué)制程。該密封體1152可包含該密封體非水平側(cè)1154。該密封體非水平側(cè)IlM的平面可與該鈍化材料1118的鈍化材料非水平側(cè)1156的平面相互共平面。該集成電路封裝系統(tǒng)1100可包含具有柱體底部側(cè)1164與該柱體頂部側(cè)1166的柱體1162。該柱體1162可包含柱體頂部側(cè)1166與直接形成于其上的內(nèi)側(cè)墊片1142。該柱體1162可包含位于該柱體底部側(cè)1164與該柱體頂部側(cè)1166之間的柱體非水平側(cè)1168。一部份該柱體非水平側(cè)1168的平面可與該柱體底部側(cè)1164的平面或該柱體頂部側(cè)1166的平面相交。該柱體底部側(cè)1164與該柱體頂部側(cè)1166可自該鈍化材料1118顯露出來。一部份柱體底部側(cè)1164的平面可位于該鈍化材料底部側(cè)1120的平面之上。該柱體頂部側(cè)1166 的平面可與該鈍化材料頂部側(cè)1122的平面相互共平面?，F(xiàn)在請(qǐng)參照?qǐng)D16，顯示本發(fā)明的進(jìn)一步實(shí)施例中的集成電路封裝系統(tǒng)100的制造方法1600的流程圖。該制造方法1600包含于步驟1602中，形成具有引腳底部側(cè)與引腳頂部側(cè)的引腳；于步驟1604中，于該引腳上方施加鈍化材料，且該引腳頂部側(cè)自該鈍化材料顯露出來；于步驟1606中，直接于該鈍化材料與該引腳頂部側(cè)上形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片與外側(cè)墊片且于該引腳頂部側(cè)之上具有凹部；于步驟1608中，于該內(nèi)側(cè)墊片與該鈍化材料上方接置集成電路；以及于步驟1610中，于該集成電路上方鑄型密封體。因此，已經(jīng)發(fā)現(xiàn)到，本發(fā)明的集成電路封裝系統(tǒng)對(duì)于具有連接的集成電路封裝系統(tǒng)提供了重要且迄今未知且無法獲得的解決方案、效能及功能性態(tài)樣。所產(chǎn)生的方法、制程、設(shè)備、裝置、產(chǎn)品、及/或系統(tǒng)是易懂的、具成本效益的、不復(fù)雜的、多功能且有效的，可令人意外地且非顯而易見地通過現(xiàn)有技術(shù)實(shí)現(xiàn)得到，并且能夠完全兼容于傳統(tǒng)制造方法或制程與技術(shù)而有效率且經(jīng)濟(jì)地制造集成電路封裝系統(tǒng)。本發(fā)明的另一個(gè)重要態(tài)樣是能夠支持并維護(hù)降低成本、簡化系統(tǒng)、及增進(jìn)效能的長期趨勢(shì)。本發(fā)明的這些及其它有利態(tài)樣，使得本領(lǐng)域的技術(shù)狀態(tài)邁入至少下一個(gè)層次。盡管已結(jié)合特定的最佳實(shí)施方式對(duì)本發(fā)明進(jìn)行描述，但是應(yīng)了解到，于所屬技術(shù)領(lǐng)域中具有通常知識(shí)者有鑒于上述說明書內(nèi)容將清楚了解本發(fā)明的許多變動(dòng)、修改、及變化形式。因此，本發(fā)明意圖涵蓋落入本發(fā)明申請(qǐng)專利范圍內(nèi)的所有此類變動(dòng)、修改、及變化形式。到目前為止，本說明書中所提及或附加圖式中所顯示的所有揭露內(nèi)容應(yīng)理解成作為說明的目的，而并非限定本發(fā)明。
權(quán)利要求
1.一種集成電路封裝系統(tǒng)的制造方法，其包括 形成具有引腳底部側(cè)與引腳頂部側(cè)的引腳；于該引腳上方施加鈍化材料，且該引腳頂部側(cè)自該鈍化材料顯露出來； 直接于該鈍化材料與該引腳頂部側(cè)上形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片與外側(cè)墊片，且于該引腳頂部側(cè)之上具有凹部；于該內(nèi)側(cè)墊片與該鈍化材料上方接置集成電路；以及于該集成電路上方鑄型密封體。
2.根據(jù)權(quán)利要求1所述的集成電路封裝系統(tǒng)的制造方法，其特征在于，形成該互連結(jié)構(gòu)包含形成具有外側(cè)墊片的互連結(jié)構(gòu)，該外側(cè)墊片具有直接位于該引腳頂部側(cè)上的非垂直基底。
3.根據(jù)權(quán)利要求1所述的集成電路封裝系統(tǒng)的制造方法，其特征在于，形成該互連結(jié)構(gòu)包含形成具有導(dǎo)電跡線的互連結(jié)構(gòu)，該導(dǎo)電跡線附接至該內(nèi)側(cè)墊片與該外側(cè)墊片。
4.根據(jù)權(quán)利要求1所述的集成電路封裝系統(tǒng)的制造方法，其特征在于，形成該引腳包含形成具有水平脊的引腳，該水平脊是位于該引腳底部側(cè)與該引腳頂部側(cè)之間。
5.根據(jù)權(quán)利要求1項(xiàng)所述的集成電路封裝系統(tǒng)的制造方法，其特征在于，該制造方法還包括形成具有柱體非水平側(cè)的柱體，該柱體非水平側(cè)是面對(duì)該引腳的引腳非水平側(cè)。
6.一種集成電路封裝系統(tǒng)，其包括 引腳，其具有引腳底部側(cè)與引腳頂部側(cè)；鈍化材料，其位于該引腳上方，且該引腳頂部側(cè)自該鈍化材料顯露出來； 互連結(jié)構(gòu)，其直接位于該鈍化材料與該引腳頂部側(cè)上，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片與外側(cè)墊片，且于該引腳頂部側(cè)之上具有凹部；集成電路，其位于該內(nèi)側(cè)墊片與該鈍化材料上方；以及密封體，其位于該集成電路上方。
7.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，其特征在于，該互連結(jié)構(gòu)包含具有直接位于該引腳頂部側(cè)上的非垂直基底的外側(cè)墊片。
8.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，其特征在于，該互連結(jié)構(gòu)包含附接至該內(nèi)側(cè)墊片與該外側(cè)墊片的導(dǎo)電跡線。
9.根據(jù)權(quán)利要求6所述的集成電路封裝系統(tǒng)，其特征在于，該引腳包含位于該引腳底部側(cè)與該弓I腳頂部側(cè)之間的水平脊。
10.根據(jù)權(quán)利要求6項(xiàng)所述的集成電路封裝系統(tǒng)，其特征在于，該集成電路封裝系統(tǒng)還包括柱體，該柱體具有面對(duì)該引腳的引腳非水平側(cè)的柱體非水平側(cè)。
全文摘要
本發(fā)明涉及具有墊片連接的集成電路封裝系統(tǒng)及其制造方法，該集成電路封裝系統(tǒng)的制造方法包含形成具有引腳底部側(cè)與引腳頂部側(cè)的引腳；于該引腳上方施加鈍化材料，且該引腳頂部側(cè)自該鈍化材料顯露出來；直接于該鈍化材料與該引腳頂部側(cè)上形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有內(nèi)側(cè)墊片與外側(cè)墊片，且于該引腳頂部側(cè)之上具有凹部；于該內(nèi)側(cè)墊片與該鈍化材料上方接置集成電路；以及于該集成電路上方鑄型密封體。
文檔編號(hào)H01L21/56GK102543777SQ20111039898
公開日2012年7月4日 申請(qǐng)日期2011年12月5日 優(yōu)先權(quán)日2010年12月6日
發(fā)明者D·A·梅里洛, E·埃斯皮里圖, H·D·巴森, Z·R·卡馬喬 申請(qǐng)人:星科金朋有限公司