專利名稱：Pmos器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種PMOS器件的制造方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，為了實(shí)現(xiàn)高集成度，半導(dǎo)體器件的尺寸在不斷縮小。在P溝道金屬氧化物半導(dǎo)體(PMOS)器件的制造工藝中，由于PMOS器件尺寸的不斷縮小，多晶硅柵厚度也要求越來越薄，這使得源漏擴(kuò)展區(qū)的離子注入能量要小，以免注入離子打穿多晶硅柵。但是由于源漏擴(kuò)展區(qū)的離子注入能量小，使得源漏擴(kuò)展區(qū)的深度較淺，會導(dǎo)致PMOS輸入輸出器件(10器件)出現(xiàn)嚴(yán)重的柵極誘生漏電流(GIDL，fette Induced Drain Leakage)窄 H圖IA ID為現(xiàn)有技術(shù)中形成PMOS器件的方法示意圖。在現(xiàn)有技術(shù)中，形成PMOS 的方法包括下列步驟步驟S11，如圖IA所示，在襯底101上依次形成柵氧化層102和多晶硅層103。步驟S12，如圖IB所示，對所述柵氧化層102和所述多晶硅層103進(jìn)行刻蝕，形成核心器件柵極11和IO器件柵極12。步驟S13，如圖IC所示，在上述結(jié)構(gòu)表面覆蓋一層光刻膠104 ；并去除核心器件區(qū)域的光刻膠104，形成核心器件離子注入窗口。步驟S14，如圖IC所示，在所述核心器件柵極11兩側(cè)進(jìn)行輕摻雜源漏區(qū)(LDD， Lightly Doped Drain)離子注入和袋形區(qū)(pocket)離子注入，形成核心器件的源漏擴(kuò)展區(qū) 105。然后去除光刻膠104。步驟S15，如圖ID所示，在上述結(jié)構(gòu)表面覆蓋一層光刻膠106 ；并去除IO器件區(qū)域的光刻膠106，形成IO器件離子注入窗口。步驟S16，如圖ID所示，在所述IO器件柵極12兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成IO器件的源漏擴(kuò)展區(qū)107。然后去除光刻膠106。利用上述方法制作的PMOS器件，由于源漏擴(kuò)展區(qū)的離子注入能量小，使得源漏擴(kuò)展區(qū)的深度較淺，容易導(dǎo)致PMOS IO器件的GIDL效應(yīng)。 現(xiàn)有技術(shù)為改善PMOS IO器件的GIDL效應(yīng)，通常采用優(yōu)化輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入的方法，但是這種方法在90納米制程后效果并不明顯。另一種改進(jìn)方法是在IO器件源漏擴(kuò)展區(qū)形成之后，增加一道爐管的熱效應(yīng)工藝，可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)的深度，從而改善GIDL效應(yīng)。但是所述爐管的熱效應(yīng)工藝，會使已經(jīng)形成的PMOS核心器件產(chǎn)生短溝道效應(yīng)。因此，如何改善PMOS IO器件的GIDL效應(yīng)并避免PMOS核心器件產(chǎn)生短溝道效應(yīng)是半導(dǎo)體制造工藝中亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種PMOS器件的制造方法，以改善PMOS IO器件的GIDL 效應(yīng)，降低器件的漏電流，并能避免PMOS核心器件產(chǎn)生短溝道效應(yīng)。
為解決上述技術(shù)問題，本發(fā)明提供一種PMOS器件的制造方法，包括下列步驟在襯底上依次形成柵氧化層和多晶硅層；對所述柵氧化層和所述多晶硅層進(jìn)行刻蝕，形成IO器件柵極和核心器件柵極；在核心器件區(qū)域覆蓋光刻膠，暴露出IO器件區(qū)域；在所述IO器件柵極兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成IO 器件的源漏擴(kuò)展區(qū)，去除光刻膠；進(jìn)行爐管的熱效應(yīng)工藝；在IO器件區(qū)域覆蓋光刻膠，暴露出核心器件區(qū)域；在所述核心器件柵極兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成核心器件的源漏擴(kuò)展區(qū)，去除光刻膠。在所述的PMOS器件的制造方法中，形成所述IO器件源漏擴(kuò)展區(qū)的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼。在所述的PMOS器件的制造方法中，形成所述IO器件源漏擴(kuò)展區(qū)的袋形區(qū)離子注入的注入離子為硼或者氟化硼。在所述的PMOS器件的制造方法中，所述爐管的熱效應(yīng)工藝條件為溫度為 5001000°C，時(shí)間最小為10分鐘。在所述的PMOS器件的制造方法中，形成所述核心器件源漏擴(kuò)展區(qū)的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼。在所述的PMOS器件的制造方法中，形成所述核心器件源漏擴(kuò)展區(qū)的袋形區(qū)離子注入的注入離子為硼或者氟化硼。本發(fā)明提供的PMOS器件的制造方法，在源漏擴(kuò)展區(qū)的離子注入工藝中，把PMOS IO器件的源漏擴(kuò)展區(qū)的離子注入放在核心器件的前面，注入的能量根據(jù)多晶硅柵厚度，盡可能高能量的注入硼或氟化硼離子，離子注入的能量以不打穿多晶硅柵為限制。在做完IO 器件源漏擴(kuò)展區(qū)離子注入后，加一道爐管的熱效應(yīng)工藝，所述爐管的熱效應(yīng)工藝可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)的深度，使得源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生漏電流。同時(shí)，由于在執(zhí)行所述爐管的熱效應(yīng)工藝時(shí)，尚未形成PMOS核心器件，從而不容易產(chǎn)生PMOS核心器件的短溝道效應(yīng)。因此，本發(fā)明提供的PMOS器件的制造方法能夠改善PMOS IO器件的GIDL效應(yīng)，降低器件的漏電流，并能避免PMOS核心器件產(chǎn)生短溝道效應(yīng)。


圖IA ID為現(xiàn)有技術(shù)中形成PMOS器件的方法示意圖；圖2為本發(fā)明一實(shí)施例的形成PMOS器件的方法流程圖；圖3A 3D為本發(fā)明一實(shí)施例的形成PMOS器件的方法示意圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。本發(fā)明的核心思想在于，提供一種PMOS器件的制造方法在源漏擴(kuò)展區(qū)的離子注入工藝中，把PMOS IO器件的源漏擴(kuò)展區(qū)的離子注入放在核心器件的前面；而且在做完IO器件源漏擴(kuò)展區(qū)離子注入后，加一道爐管的熱效應(yīng)工藝。所述爐管的熱效應(yīng)工藝可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)的深度，使得源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生漏電流，能夠改善PMOS IO器件的GIDL效應(yīng)。同時(shí)，由于在執(zhí)行所述爐管的熱效應(yīng)工藝時(shí)，尚未形成PMOS核心器件，從而不容易產(chǎn)生PMOS核心器件的短溝道效應(yīng)。圖2為本發(fā)明一實(shí)施例的形成PMOS器件的方法流程圖。圖3A 3D為本發(fā)明一實(shí)施例的形成PMOS器件的方法示意圖。如圖2所示，本發(fā)明提供的PMOS器件的制造方法包括以下步驟步驟S21，如圖3A所示，在襯底201上依次形成柵氧化層202和多晶硅層203。步驟S22，如圖:3B所示，對所述柵氧化層202和所述多晶硅層203進(jìn)行刻蝕，形成 IO器件柵極21和核心器件柵極22。步驟S23，如圖3C所示，在上述結(jié)構(gòu)表面覆蓋一層光刻膠204 ；并去除IO器件區(qū)域的光刻膠204，形成IO器件離子注入窗口。步驟S24，如圖3C所示，在IO器件柵極21兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成IO器件的源漏擴(kuò)展區(qū)205。然后去除光刻膠204。形成所述IO器件源漏擴(kuò)展區(qū)205的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼；形成所述IO器件源漏擴(kuò)展區(qū)205的袋形區(qū)離子注入的注入離子為硼或者氟化硼。步驟S25，進(jìn)行爐管的熱效應(yīng)工藝。所述爐管的熱效應(yīng)工藝條件為溫度為 500°C 1000°C，時(shí)間最小為10分鐘。所述爐管的熱效應(yīng)工藝可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)205的深度，使得源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生漏電流，能夠改善IO器件的GIDL效應(yīng)。步驟S26，如圖3D所示，在上述結(jié)構(gòu)表面覆蓋一層光刻膠206 ；并去除核心器件區(qū)域的光刻膠206，形成核心器件離子注入窗口。步驟S27，如圖3D所示，在所述核心器件柵極22兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成核心器件的源漏擴(kuò)展區(qū)207。然后去除光刻膠206。形成所述核心器件源漏擴(kuò)展區(qū)207的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼；形成所述核心器件源漏擴(kuò)展區(qū)207的袋形區(qū)離子注入的注入離子為硼或者氟化硼。接下來采用現(xiàn)有技術(shù)的工藝進(jìn)行其它形成PMOS器件的步驟。綜上所述，本發(fā)明提供了一種PMOS器件的制造方法，在源漏擴(kuò)展區(qū)的離子注入工藝中，把PMOS IO器件的源漏擴(kuò)展區(qū)的離子注入放在核心器件的前面，注入的能量根據(jù)多晶硅柵厚度，盡可能高能量的注入硼或氟化硼離子，離子注入的能量以不打穿多晶硅柵為限制。在做完IO器件源漏擴(kuò)展區(qū)離子注入后，加一道爐管的熱效應(yīng)工藝，這道爐管的熱效應(yīng)工藝可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)的深度，使得源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生漏電流。同時(shí)，由于在執(zhí)行所述爐管的熱效應(yīng)工藝時(shí)，尚未形成PMOS核心器件，從而不容易產(chǎn)生PMOS核心器件的短溝道效應(yīng)。因此，本發(fā)明提供的PMOS 器件的制造方法能夠改善PMOS IO器件的GIDL效應(yīng)，降低器件的漏電流，并能避免PMOS核心器件產(chǎn)生短溝道效應(yīng)。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種PMOS器件制造方法，其特征在于，所述方法包括下列步驟在襯底上依次形成柵氧化層和多晶硅層；對所述柵氧化層和所述多晶硅層進(jìn)行刻蝕，形成輸入輸出器件柵極和核心器件柵極；在核心器件區(qū)域覆蓋光刻膠，暴露出輸入輸出器件區(qū)域；在所述輸入輸出器件柵極兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成輸入輸出器件的源漏擴(kuò)展區(qū)，去除光刻膠；進(jìn)行爐管的熱效應(yīng)工藝；在輸入輸出器件區(qū)域覆蓋光刻膠，暴露出核心器件區(qū)域；在所述核心器件柵極兩側(cè)進(jìn)行輕摻雜源漏區(qū)離子注入和袋形區(qū)離子注入，形成核心器件的源漏擴(kuò)展區(qū)，去除光刻膠。
2.如權(quán)利要求1所述的方法，其特征在于，形成所述輸入輸出器件源漏擴(kuò)展區(qū)的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼。
3.如權(quán)利要求1所述的方法，其特征在于，形成所述輸入輸出器件源漏擴(kuò)展區(qū)的袋形區(qū)離子注入的注入離子為硼或者氟化硼。
4.如權(quán)利要求1所述的方法，其特征在于，所述爐管的熱效應(yīng)工藝條件為溫度為 5001000°C，時(shí)間最小為10分鐘。
5.如權(quán)利要求1所述的方法，其特征在于，形成所述核心器件源漏擴(kuò)展區(qū)的輕摻雜源漏區(qū)離子注入的注入離子為硼或者氟化硼。
6.如權(quán)利要求1所述的方法，其特征在于，形成所述核心器件源漏擴(kuò)展區(qū)的袋形區(qū)離子注入的注入離子為硼或者氟化硼。
全文摘要
本發(fā)明公開了一種PMOS器件的制造方法。在源漏擴(kuò)展區(qū)的離子注入工藝中，把PMOS IO器件的源漏擴(kuò)展區(qū)的離子注入放在核心器件的前面，注入的能量根據(jù)多晶硅柵厚度，盡可能高能量的注入硼或氟化硼離子，離子注入的能量以不打穿多晶硅柵為限制。在做完IO器件源漏擴(kuò)展區(qū)離子注入后，加一道爐管的熱效應(yīng)工藝，所述爐管的熱效應(yīng)工藝可使注入的離子擴(kuò)散并增大所述IO器件源漏擴(kuò)展區(qū)的深度，使得源漏擴(kuò)展區(qū)節(jié)變成比較緩變節(jié)，從而不容易發(fā)生漏電流。同時(shí)，由于在執(zhí)行所述爐管的熱效應(yīng)工藝時(shí)，尚未形成PMOS核心器件，從而不容易產(chǎn)生PMOS核心器件的短溝道效應(yīng)。
文檔編號H01L21/265GK102437058SQ20111036626
公開日2012年5月2日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者謝欣云, 陳玉文 申請人:上海華力微電子有限公司