專利名稱：Ldmos晶體管結構及其形成方法
技術領域：
本發(fā)明涉及半導體器件以及半導體工藝技術領域，尤其涉及一種LDMOS晶體管結構及其形成方法。
背景技術：
高壓(特別是大于120伏的高壓)BCD工藝及由其形成的電路模塊廣泛應用于汽車電子、液晶顯示面板(IXD)驅動、有機發(fā)光二極管(OLED)驅動、馬達驅動等領域，是近年來的熱門研究領域。橫向擴散金屬氧化物(LDM0Q晶體管是B⑶工藝中常用的一種功率器件，在高壓驅動電路中是一種非常關鍵的器件。但是，現(xiàn)有技術的LDMOS晶體管的工作電壓還不夠高， 無法滿足各種應用的需求。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種LDMOS晶體管結構及其形成方法，以提高器件的工作電壓。為解決上述技術問題，本發(fā)明提供了一種LDMOS晶體管結構，包括半導體襯底；第一摻雜類型的埋層，位于所述半導體襯底內；第一摻雜類型的外延層，覆蓋所述半導體襯底的表面；柵介質層，位于所述埋層上方的外延層上；柵電極，位于所述柵介質層上；第一摻雜類型的體區(qū)，位于所述柵介質層一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏端漂移區(qū)，位于所述柵介質層另一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏區(qū)，位于所述漏端漂移區(qū)中；第二摻雜類型的源區(qū)，位于所述體區(qū)中；其中，所述第二摻雜類型與第一摻雜類型相反，所述柵介質層為場氧化層?？蛇x地，所述LDMOS晶體管結構還包括第一摻雜類型的第一隔離結構，位于所述體區(qū)和漏端漂移區(qū)的外側，貫穿所述外延層并延伸至所述半導體襯底中；第二摻雜類型的第二隔離結構，位于所述第一隔離結構的外側，貫穿所述外延層并延伸至所述半導體襯底中?？蛇x地，所述LDMOS晶體管結構還包括第二摻雜類型的源區(qū)擴展區(qū)，位于所述體區(qū)中，包圍所述源區(qū)并延伸至所述柵電極下的柵介質層下方。
可選地，所述柵介質層的厚度為3500A至4500A。本發(fā)明還提供了一種LDMOS晶體管的形成方法，包括提供半導體襯底，所述半導體襯底內形成有第一摻雜類型的埋層；在所述半導體襯底上形成第一摻雜類型的外延層；在所述外延層中形成第一摻雜類型的體區(qū)和第二摻雜類型的漏端漂移區(qū)；在所述體區(qū)和漏端漂移區(qū)之間的外延層上形成場氧化層以作為柵介質層，所述體區(qū)和漏端漂移區(qū)延伸至所述柵介質層下方；在所述柵介質層上形成柵電極；在所述體區(qū)中形成第二摻雜類型的源區(qū)，在所述漏端漂移區(qū)中形成第二摻雜類型的漏區(qū)，其中，所述第二摻雜類型與第一摻雜類型相反?？蛇x地，所述形成方法還包括在所述體區(qū)和漏端漂移區(qū)外側的外延層和半導體襯底中形成第一摻雜類型的第
一隔離結構；在所述第一隔離結構外側的外延層和半導體襯底中形成第二摻雜類型的第二隔離結構?？蛇x地，采用以下方式形成所述第一隔離結構和第二隔離結構在形成所述外延層之前，對所述半導體襯底進行離子注入，形成第一摻雜類型的第一下隔離部和第二摻雜類型的第二下隔離部；在形成所述外延層之后，對所述外延層進行離子注入，形成第一摻雜類型的第一上隔離部和第二摻雜類型的第二上隔離部，所述第一上隔離部與第一下隔離部相接，所述第二上隔離部與第二下隔離部相接。可選地，采用以下方式形成所述第一隔離結構和第二隔離結構在形成所述外延層之后，對所述外延層和半導體襯底進行刻蝕，形成貫穿所述外延層的第一溝槽和第二溝槽；在所述第一溝槽中填充第一摻雜類型的半導體材料，以形成第一隔離結構；在所述第二溝槽中填充第二摻雜類型的半導體材料，以形成第二隔離結構?？蛇x地，在形成所述體區(qū)之后，形成所述柵介質層之前，所述形成方法還包括在所述體區(qū)中形成第二摻雜類型的源區(qū)擴展區(qū)，所述源區(qū)擴展區(qū)包圍所述源區(qū)并延伸至所述柵電極下的柵介質層下方?？蛇x地，使用局部氧化法形成所述場氧化層?？蛇x地，所述柵介質層的厚度為3500A至4500A。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明實施例的LDMOS晶體管結構及其形成方法中，采用場氧化層作為柵介質層，由于場氧化層的厚度比較大，有利于提高器件的工作電壓。進一步地，本實施例的LDMOS晶體管結構及其形成方法中，形成有第一摻雜類型的第一隔離結構和第二摻雜類型的第二隔離結構，該第一隔離結構和第二隔離結構貫穿外延層并延伸至半導體襯底中，使得器件所處的區(qū)域成為隔離島，將整個LDMOS晶體管與周邊的器件隔離，有利于改善器件性能。


圖1是本發(fā)明實施例的LDMOS晶體管的形成方法的流程示意圖；圖2至圖8是本發(fā)明實施例的LDMOS晶體管的形成方法中各步驟的剖面結構示意圖。
具體實施例方式現(xiàn)有技術的LDMOS晶體管的柵介質層一般是通過熱氧化法來形成的，其厚度往往較小，通過熱氧化法難以形成特別厚的柵介質層，導致器件無法承受高工作電壓。本發(fā)明實施例的LDMOS晶體管結構及其形成方法中，采用場氧化層作為柵介質層，由于場氧化層的厚度比較大，有利于提高器件的工作電壓。進一步地，本實施例的LDMOS晶體管結構及其形成方法中，形成有第一摻雜類型的第一隔離結構和第二摻雜類型的第二隔離結構，該第一隔離結構和第二隔離結構貫穿外延層并延伸至半導體襯底中，使得器件所處的區(qū)域成為隔離島，將整個LDMOS晶體管與周邊的器件隔離，有利于改善器件性能。下面結合具體實施例和附圖對本發(fā)明作進一步說明，但不應以此限制本發(fā)明的保護范圍。圖1示出了本發(fā)明實施例的LDMOS晶體管的形成方法的流程示意圖，包括步驟S11，提供半導體襯底，所述半導體襯底內形成有第一摻雜類型的埋層；步驟S12，在所述半導體襯底上形成第一摻雜類型的外延層；步驟S13，在所述外延層中形成第一摻雜類型的體區(qū)和第二摻雜類型的漏端漂移區(qū)；步驟S14，在所述體區(qū)和漏端漂移區(qū)之間的外延層上形成場氧化層以作為柵介質層，所述體區(qū)和漏端漂移區(qū)延伸至所述柵介質層下方；步驟S15，在所述柵介質層上形成柵電極；步驟S16，在所述體區(qū)中形成第二摻雜類型的源區(qū)，在所述漏端漂移區(qū)中形成第二摻雜類型的漏區(qū)，其中，所述第二摻雜類型與第一摻雜類型相反。圖2至圖8示出了本實施例的LDMOS晶體管的形成方法的各步驟的剖面結構示意圖，下面結合圖1和圖2至圖8對本實施例進行詳細說明。結合圖1和圖2，執(zhí)行步驟S11，提供半導體襯底10，半導體襯底10內形成有第一摻雜類型的埋層11。半導體襯底10可以是硅襯底、鍺硅襯底、III-V族元素化合物襯底、或絕緣體上硅結構，或本領域技術人員公知的其他半導體材料襯底，本實施例采用的是P型摻雜的硅襯底，其中具有P型的摻雜離子，如硼離子、銦離子等。埋層11的形成方法可以包括對半導體襯底10進行離子注入并進行高溫擴散。 本實施例中，第一摻雜類型為N型，注入的離子可以是碲(Sb)離子、砷(As)離子等。之后參考圖3，對半導體襯底10進行離子注入，在其中形成第一摻雜類型的第一下隔離部12a以及第二摻雜類型的第二下隔離部13a。具體的，第一下隔離部1 的形成過程可以包括在半導體襯底10的表面上形成光刻膠層并對其進行圖形化，定義出第一下隔離部1 的圖形；以圖形化后的光刻膠層為掩膜，對半導體襯底10進行離子注入，本實施例中注入離子為N型離子，如磷(P)離子等；之后對半導體襯底10進行退火，使得注入的離子高溫擴散；之后去除圖形化后的光刻膠層。第二下隔離部13a的形成過程也類似，只是注入離子為P型離子，如硼離子等，其具體過程這里不再贅述。結合圖1和圖4，執(zhí)行步驟S12，在半導體襯底10上形成第一摻雜類型的外延層 14。外延層14的形成方法可以是外延生長，本實施例中其摻雜類型具體為N型。之后參考圖5，對外延層14進行離子注入，形成第一摻雜類型的第一上隔離部12b 和第二摻雜類型的第二上隔離部13b，其中，第一上隔離部12b與第一下隔離部1 相接，組成了第一隔離結構12，第二上隔離部13b與第二下隔離部13a相接，組成了第二隔離結構 13。第一上隔離部12b的形成過程可以包括在外延層14的表面上形成光刻膠層并對其進行圖形化，定義出第一上隔離部12b的圖形；以圖形化后的光刻膠層為掩膜，對外延層 14進行離子注入，本實施例中注入離子為N型離子，如磷(P)離子等；之后對半導體襯底10 進行退火，使得注入的離子高溫擴散；之后去除圖形化后的光刻膠層。第二上隔離部1 的形成過程也類似，只是注入離子為P型離子，如硼離子等，其具體過程這里不再贅述。第一隔離結構12和第二隔離結構13并別形成于LDMOS晶體管結構的周圍，使得器件所處的區(qū)域形成隔離島，與周圍其他器件相隔離，有利于避免寄生效應等干擾，改善 LDMOS晶體管的性能。本實施例中第一隔離結構12和第二隔離結構13是通過多次離子注入形成的，在其他具體實施例中，還可以是采用以下方式來形成形成外延層14之前并不在半導體襯底 10中形成第一下隔離部1 和第二下隔離部12b，而是在形成外延層14之后，對外延層14 和半導體襯底10進行刻蝕，在第一隔離結構12的區(qū)域形成第一溝槽，在第二隔離結構12 的區(qū)域形成第二溝槽，第一溝槽和第二溝槽底部暴露出半導體襯底10 ；之后在第一溝槽中填充第一摻雜類型(本實施例中具體為N型)的半導體材料，如N型摻雜的硅，以形成第一隔離結構12，在第二溝槽中填充第二摻雜類型(本實施例中為P型)的半導體材料，如P型摻雜的硅，以形成第二隔離結構13。之后結合圖1和圖6，執(zhí)行步驟S13，在外延層14中形成第一摻雜類型的體區(qū)15 和第二摻雜類型的漏端漂移區(qū)16。體區(qū)15和漏端漂移區(qū)16的形成過程可以包括光刻、離子注入等，本實施例中，體區(qū)15為N型摻雜，其中注入的離子可以是磷離子等，漏端漂移區(qū) 16為P型摻雜，其中注入的離子可以是硼離子等。本實施例中，在形成體區(qū)15和漏端漂移區(qū)16之后，還在體區(qū)15中形成第二摻雜類型的源區(qū)擴展區(qū)17。本實施例中源區(qū)擴展區(qū)17的摻雜類型為P型，其形成方法可以是離子注入法。結合圖1和圖7，執(zhí)行步驟S14，在體區(qū)15和漏端漂移區(qū)16之間的外延層14上形成場氧化層18以作為柵介質層，體區(qū)15和漏端漂移區(qū)16延伸至柵介質層18下方。具體的，柵介質層18的形成方法為局部氧化法(LOCOS)，本實施例中還在體區(qū)15與第一隔離結構12之間以及漏端漂移區(qū)16與第一隔離結構12之間形成了場氧化層18，這兩部分場氧化層18主要用于器件隔離。本實施例采用的是0. 35微米的BCD工藝，其中場氧化層18 (即柵介質層18)的厚度約為4000A,優(yōu)選為3500A至4500A。
之后結合圖1和圖8，執(zhí)行步驟S 15，在柵介質層18上形成柵電極19 ；執(zhí)行步驟S 16，在體區(qū)15中形成第二摻雜類型的源區(qū)20，在漏端漂移區(qū)16中形成第二摻雜類型的漏區(qū) 21。其中，柵電極19的材料為多晶硅，其形成方法可以是化學氣相沉積(CVD)等。本實施例中源區(qū)20和漏區(qū)21的摻雜類型為P型，其形成方法可以是離子注入等。 在其他具體實施例中，還可以在體區(qū)15中形成N型摻雜的體接觸區(qū)。由于柵介質層18是由場氧化層來形成的，其厚度較厚，因而可以耐受更高的工作電壓。本實施例中所采用的是0. 35微米的BCD工藝，經過測量，采用場氧化層來作為柵介質層18，可以使得形成的LDMOS晶體管能承受160V的工作電壓，即柵電極19和漏區(qū)21的工作電壓均為160V。由于柵介質層18采用的是場氧化層，其外圍區(qū)域難以被柵電極19覆蓋，因而源區(qū) 20與柵電極10的邊界往往是不相鄰的。由于本實施例中，在體區(qū)15中形成有源區(qū)擴展區(qū) 17，源區(qū)擴展區(qū)17包圍源區(qū)20并延伸至柵電極19下的柵介質層18下方，即柵電極19與源區(qū)擴展區(qū)17是有部分重疊的，因而在器件工作中，源區(qū)20的載流子可以通過源區(qū)擴展區(qū) 17、柵介質層18下方的溝道區(qū)、漏端漂移區(qū)16輸運至漏區(qū)21，使得器件能夠正常工作。至此，本實施例形成的LDMOS晶體管如圖8所示，包括半導體襯底10 ；第一摻雜類型的埋層11，位于半導體襯底10內；第一摻雜類型的外延層14，覆蓋半導體襯底10的表面；柵介質層18，位于埋層11上方的外延層14上；柵電極19，位于柵介質層18上；第一摻雜類型的體區(qū)15，位于柵介質層18 —側的外延層14中并延伸至柵介質層18下方；第二摻雜類型的漏端漂移區(qū)16，位于柵介質層18另一側的外延層14中并延伸至柵介質層18下方；第二摻雜類型的漏區(qū)21，位于漏端漂移區(qū)16中；第二摻雜類型的源區(qū)20，位于體區(qū)15 中；其中，第二摻雜類型與第一摻雜類型相反(本實施例中，第一摻雜類型為N型，第二摻雜類型為P型)，柵介質層18為場氧化層。作為一個優(yōu)選的實施例，本實施例的LDMOS晶體管還包括第一摻雜類型的第一隔離結構12，位于體區(qū)15和漏端漂移區(qū)16的外側，貫穿外延層14并延伸至半導體襯底10 中；第二摻雜類型的第二隔離結構13，位于第一隔離結構12的外側，貫穿外延層14并延伸至半導體襯底10中；第二摻雜類型的源區(qū)擴展區(qū)17，位于體區(qū)15中，包圍源區(qū)20并延伸至柵電極19下的柵介質層18下方。需要說明的是，本實施例中所形成的LDMOS晶體管為P型的，即LDPMOS晶體管，在其他具體實施例中，也可以通過類似的方法形成LDNMOS晶體管，即第一摻雜類型改為P型， 第二摻雜類型該為N型。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權利要求所界定的范圍為準。
權利要求
1.一種LDMOS晶體管結構，其特征在于，包括 半導體襯底；第一摻雜類型的埋層，位于所述半導體襯底內； 第一摻雜類型的外延層，覆蓋所述半導體襯底的表面； 柵介質層，位于所述埋層上方的外延層上； 柵電極，位于所述柵介質層上；第一摻雜類型的體區(qū)，位于所述柵介質層一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏端漂移區(qū)，位于所述柵介質層另一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏區(qū)，位于所述漏端漂移區(qū)中； 第二摻雜類型的源區(qū)，位于所述體區(qū)中；其中，所述第二摻雜類型與第一摻雜類型相反，所述柵介質層為場氧化層。
2.根據(jù)權利要求1所述的LDMOS晶體管結構，其特征在于，還包括第一摻雜類型的第一隔離結構，位于所述體區(qū)和漏端漂移區(qū)的外側，貫穿所述外延層并延伸至所述半導體襯底中；第二摻雜類型的第二隔離結構，位于所述第一隔離結構的外側，貫穿所述外延層并延伸至所述半導體襯底中。
3.根據(jù)權利要求1所述的LDMOS晶體管結構，其特征在于，還包括第二摻雜類型的源區(qū)擴展區(qū)，位于所述體區(qū)中，包圍所述源區(qū)并延伸至所述柵電極下的柵介質層下方。
4.根據(jù)權利要求1所述的LDMOS晶體管結構，其特征在于，所述柵介質層的厚度為 3500A 至4500A。
5.一種LDMOS晶體管的形成方法，其特征在于，包括提供半導體襯底，所述半導體襯底內形成有第一摻雜類型的埋層； 在所述半導體襯底上形成第一摻雜類型的外延層； 在所述外延層中形成第一摻雜類型的體區(qū)和第二摻雜類型的漏端漂移區(qū)； 在所述體區(qū)和漏端漂移區(qū)之間的外延層上形成場氧化層以作為柵介質層，所述體區(qū)和漏端漂移區(qū)延伸至所述柵介質層下方； 在所述柵介質層上形成柵電極；在所述體區(qū)中形成第二摻雜類型的源區(qū)，在所述漏端漂移區(qū)中形成第二摻雜類型的漏區(qū)，其中，所述第二摻雜類型與第一摻雜類型相反。
6.根據(jù)權利要求5所述的LDMOS晶體管的形成方法，其特征在于，還包括在所述體區(qū)和漏端漂移區(qū)外側的外延層和半導體襯底中形成第一摻雜類型的第一隔離結構；在所述第一隔離結構外側的外延層和半導體襯底中形成第二摻雜類型的第二隔離結構。
7.根據(jù)權利要求6所述的LDMOS晶體管的形成方法，其特征在于，采用以下方式形成所述第一隔離結構和第二隔離結構在形成所述外延層之前，對所述半導體襯底進行離子注入，形成第一摻雜類型的第一下隔離部和第二摻雜類型的第二下隔離部；在形成所述外延層之后，對所述外延層進行離子注入，形成第一摻雜類型的第一上隔離部和第二摻雜類型的第二上隔離部，所述第一上隔離部與第一下隔離部相接，所述第二上隔離部與第二下隔離部相接。
8.根據(jù)權利要求6所述的LDMOS晶體管的形成方法，其特征在于，采用以下方式形成所述第一隔離結構和第二隔離結構在形成所述外延層之后，對所述外延層和半導體襯底進行刻蝕，形成貫穿所述外延層的第一溝槽和第二溝槽；在所述第一溝槽中填充第一摻雜類型的半導體材料，以形成第一隔離結構；在所述第二溝槽中填充第二摻雜類型的半導體材料，以形成第二隔離結構。
9.根據(jù)權利要求5所述的LDMOS晶體管的形成方法，其特征在于，在形成所述體區(qū)之后，形成所述柵介質層之前，還包括在所述體區(qū)中形成第二摻雜類型的源區(qū)擴展區(qū)，所述源區(qū)擴展區(qū)包圍所述源區(qū)并延伸至所述柵電極下的柵介質層下方。
10.根據(jù)權利要求5所述的LDMOS晶體管的形成方法，其特征在于，使用局部氧化法形成所述場氧化層。
11.根據(jù)權利要求5所述的LDMOS晶體管的形成方法，其特征在于，所述柵介質層的厚度為3500A 至4500A。
全文摘要
本發(fā)明提供了一種LDMOS晶體管結構及其形成方法，所述LDMOS晶體管結構包括半導體襯底；第一摻雜類型的埋層，位于所述半導體襯底內；第一摻雜類型的外延層，覆蓋所述半導體襯底的表面；柵介質層，位于所述埋層上方的外延層上；柵電極，位于所述柵介質層上；第一摻雜類型的體區(qū)，位于所述柵介質層一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏端漂移區(qū)，位于所述柵介質層另一側的外延層中并延伸至所述柵介質層下方；第二摻雜類型的漏區(qū)，位于所述漏端漂移區(qū)中；第二摻雜類型的源區(qū)，位于所述體區(qū)中；其中，所述第二摻雜類型與第一摻雜類型相反，所述柵介質層為場氧化層。本發(fā)明能夠提高器件的工作電壓。
文檔編號H01L29/78GK102306661SQ201110280379
公開日2012年1月4日 申請日期2011年9月20日 優(yōu)先權日2011年9月20日
發(fā)明者劉建華 申請人:上海先進半導體制造股份有限公司