專利名稱：硅基有機發(fā)光微顯示像素單元版圖結構的制作方法
技術領域：
本發(fā)明涉及硅基有機發(fā)光(OrganicLight-Emitting Diode on Silicon,OLEDoS) 微顯示像素單元，尤其涉及硅基有機發(fā)光微顯示像素單元版圖結構。
背景技術：
硅基有機發(fā)光是一種新興的微型顯示技術，它是單晶硅CMOS集成技術與OLED顯示技術有機的結合，兼具兩者的技術優(yōu)勢，因此它是極具發(fā)展前途的新型平板顯示技術。與目前占主導地位的液晶顯示相比，OLED顯示具有超薄、超輕、寬視角、快速響應、高對比度、 像素自身發(fā)光、可彎曲等優(yōu)點。目前硅基有機發(fā)光微顯示的主要有投影顯示和虛擬顯示，這種微顯示器對角線尺寸一般小于1英寸(2. Mcm)，而在分辨率方面，美國eMagin公司于2008年11月已經(jīng)研制出了 SXGA分辨率彩色與單色的OLEDoS微顯示器。由于分辨率越高，在相同的顯示面積下就需要將像素點做得越小，因此需要合理布局OLEDoS像素單元電路版圖。

發(fā)明內(nèi)容
針對現(xiàn)有技術中存在的上述問題，本發(fā)明提供了硅基有機發(fā)光微顯示像素單元版圖結構。本發(fā)明提供了硅基有機發(fā)光微顯示像素單元版圖結構，所述像素單元包括存儲電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管，所述像素單元具有襯底，所述存儲電容位于所述像素單元的左上方，襯底位于存儲電容的右側，第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管位于存儲電容和襯底下方。在一個示例中，所述存儲電容縱向設置；所述第三晶體管橫向設置于像素單元的右下方，所述第一晶體管、第四晶體管和第五晶體管橫向設置于所述第三晶體管左側；所述第二晶體管縱向設置于所述第三晶體管左側；
所述第一晶體管和第二晶體管共用漏極，所述第一晶體管和第四晶體管共用源極，所述第五晶體管和第四晶體管共用漏極；
所述第五晶體管、第四晶體管和第一晶體管從左至右依次設置于同一水平線上； 所述第二晶體管設置于所述第一晶體管上方。在一個示例中，所述像素單元具有控制存儲電容變化信號布線、保持信號布線、采樣信號布線、第一層金屬線、第二層金屬線和第三層金屬線，若干所述像素單元形成硅基有機發(fā)光器件；所述硅基有機發(fā)光器件的陽極輸入端位于第五晶體管、第四晶體管和第一晶體管下方，并通過第三層金屬線連接到硅基有機發(fā)光器件陽極；
控制存儲電容變化信號布線、保持信號布線以及采樣信號布線由上至下設置，并分別與存儲電容和襯底部分重疊；控制存儲電容變化信號布線、保持信號布線以及采樣信號布線由第二層金屬線形成；
控制存儲電容變化信號布線通過第一通孔與存儲電容的上端連接；保持信號布線依次通過第二通孔、第二層金屬線、第一通孔、第一層金屬線和接觸孔與第四晶體管的柵極連接；采樣信號布線依次通過第一通孔、第一層金屬線和接觸孔與第一晶體管和第二晶體管的柵極相連接；
第一晶體管和第四晶體管的源極通過第一層金屬線和第三晶體管的漏極連接，第五晶體管的柵極通過接觸孔與第五晶體管的漏極連接，第五晶體管的漏極和柵極通過第一層金屬線和第四晶體管的漏極連接。在一個示例中，所述像素單元具有接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線；
接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線從左至右依次豎向設置，接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線由第三層金屬線形成；接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線均與存儲電容部分重疊；接地信號布線依次通過第二通孔、第二層金屬線以及第一通孔與第五晶體管的源極相連接，像素電壓輸入信號布線依次通過第二通孔、第二層金屬線和第一通孔與第一晶體管和第二晶體管的漏極相連接；電源電壓信號布線依次通過第二通孔、第二層金屬線和第一通孔與第三晶體管的源極相連接；襯底通過第一層金屬線與第三晶體管的源極相連接；第二晶體管的源極通過第一層金屬線與存儲電容下端相連，并且第二晶體管的源極通過第一層金屬線、接觸孔與第三晶體管的柵極相連。在一個示例中，所述像素單元右側具有與相鄰像素單元重疊部分。在一個示例中，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管均為PMOS晶體管。在一個示例中，所述像素單元的尺寸為15微米X 15微米。本發(fā)明提供的硅基有機發(fā)光(OLEDoS)微顯示像素單元版圖布局，合理的布置像素單元內(nèi)部電路各個晶體管的位置，并利用像素電路中晶體管的連接關系，重復利用部分版圖，從而減小了版圖面積；并通過兩層金屬線分別在橫豎方向布置合適的信號線，從而使整個像素陣列能很好的配合行列掃描電路以及滿足數(shù)據(jù)信號電壓的輸入，結構緊湊，能滿足微顯示對像素單位大小的要求，并且易于像素陣列的形成。


下面結合附圖來對本發(fā)明作進一步詳細說明，其中 圖1為硅基有機發(fā)光微顯示像素單元版圖結構圖之一；
圖2為硅基有機發(fā)光(OLEDoS)微顯示像素單元版圖結構圖之二 ； 圖3為4X4像素陣列版圖結構圖。
具體實施例方式本發(fā)明的像素單元版圖結構示意圖如圖1所示，其中最大的虛線框表示一個像素單元所占用的面積，另一個虛線框表示組成陣列時一個像素單元實際占用的面積，其中包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和存儲電容Cl。為了配合行掃描電路，像素單元中的行掃描信號Sample (采樣信號)、Hold (保持信號)以及VC (控制存儲電容變化信號，此電壓也隨著行掃描信號變化)采用第二層金屬線
5MET2橫向布線；為了配合列掃描電路，像素單元的數(shù)據(jù)輸入電壓信號線VIN采用第三層金屬線MET3縱向布線；電源信號VDD和地信號GND采用第三層金屬線MET3縱向布線。具體地硅基有機發(fā)光(OLEDoS)微顯示像素單元版圖結構主要包括第一層金屬線 MET1、第二層金屬線MET2、第三層金屬線MET3、多晶硅P0LY1、接觸孔CT、通孔VI、通孔V2 ； 所述的像素單元包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和存儲電容Cl。通孔Vl用于連接第一層金屬線METl和第二層金屬線MET2，通孔 V2用于連接第二層金屬線MET2和第三層金屬線MET3。第一晶體管Ml和第二晶體管M2共用漏極M12_D，并且通過第一層金屬線METl和通孔Vl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為VIN布線VIN_MET3 ；第一晶體管Ml和第二晶體管M2 的柵極M12_G通過第一層多晶硅POLYl連接在一起，并且通過接觸孔CT將第一層多晶硅 POLYl連接到第一層金屬線MET1，再通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為Sample布線Sample_MET2 ；第二晶體管M2的源極M2_S通過第一層金屬線METl連接到電容Cl的A端C1_A，并且通過通孔Vl連接到第三晶體管M3 的柵極M3_G ；第一晶體管Ml的源極M1_S通過第一層金屬線METl連接到第三晶體管M3的漏極M3_D ；第一晶體管Ml和第二晶體管M2的襯底N_VDD (即N阱)通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線(MET3)為電源電壓信號VDD布線VDD_MET3。第三晶體管M3的源極M3_S通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線 MET3為VDD布線；第三晶體管M3的漏極通過第一層金屬線METl連接到第四晶體管M4的源極M4_S ；第三晶體管M3的襯底(即N阱)通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為VDD布線VDD_MET3。第四晶體管M4的漏極M4_D通過第一層金屬線METl連接到第五晶體管M5的漏極 M5_D,并且通過接觸孔CT連接到第五晶體管M5的柵極M5_G ；第四晶體管M4的柵極M4_G通過接觸孔CT連接到第一層金屬線METl，再通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，并通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，利用第三層金屬線MET3跨過Sample的布線第二層金屬線MET2，再通過通孔V2將第三層金屬線MET3 連接到第二層金屬線MET2，此第二層金屬線MET2為Hold布線Hold_MET2 ；第四晶體管M4 的襯底(即N阱)通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔 V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為VDD布線VDD_ MET3。第五晶體管M5的源極M5_S通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線 MET3為GND布線GND_MET3 ；第五晶體管M5的襯底(即N阱)通過通孔Vl將第一層金屬線 METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線 MET3，此第三層金屬線MET3為VDD布線VDD_MET3。電容Cl的B端C1_B通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為VC布線VC_MET2。 OLED器件陽極輸入端的信號線VOLED通過通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3最終引出作為OLED器件的陽極。第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5均采用PMOS晶體管。第一晶體管Ml、第四晶體管M4的源極和第三晶體管M3的漏極通過第一層金屬線 METl連接在區(qū)域M14_S-M3_D，M5的漏極、柵極和第四晶體管M4的漏極通過第一層金屬線 METl連接在區(qū)域M5_DG-M4_D。像素單元的面積大小為15微米X 15微米。存儲電容Cl位于像素電路版圖布局的上方，其中C1_A端朝下放置，C1_B端往上放置；像素電路上方右邊剩余的空間布置所有晶體管的襯底N_VDD。第三晶體管M3擺放在像素電路版圖布局的右下角，位于存儲電容Cl和N阱的下方。第三晶體管橫向設置。第一晶體管Ml橫向布置(橫向布置即為晶體管的源極和漏極為橫向擺放)，第二晶體管M2豎向布置(豎向布置即為晶體管的源極和漏極為豎向擺放)，并且第一晶體管Ml和第二晶體管共用漏極；第一晶體管Ml和第二晶體管M2位于存儲電容Cl和N阱的下方以及第三晶體管M3的左方。第四晶體管M4橫向布置，其源極與第三晶體管M3的源極共用，且位于第三晶體管 M3的左方，與第三晶體管M3平行擺放。第五晶體管M5橫向布置，其漏極與第四晶體管M4的漏極共用，且位于第四晶體管 M4的左方，與第四晶體管M4平行擺放；M5位于整個像素電路版圖布局的最左方。Vmd為連接OLED器件陽極輸入端的信號線，其位于第一晶體管Ml、第四晶體管 M4、第五晶體管M5的正下方，并且通過第三層金屬線MET3連接到OLED器件陽極。VC 布線 VC_MET2、Hold 布線 Hold_MET2、Sample 布線 Sample_MET2 從像素電路版圖上方開始在滿足設計規(guī)則的情況下依次布置，并且VC布線VC_MET2、Hold布線Hold_MET2、 Sample布線Sample_MET2為橫向走線。VC布線VC_MET2位于像素電路版圖最上方，在橫向走線的同時通過通孔Vl與C1_B端相連接；Hold布線Hold_MET2位于VC布線VC_MET2 下方，在橫向走線的同時通過第三層金屬線MET3跨過下方的Sample布線Sample_MET2，并最終通過通孔V2、第二層金屬線MET2、通孔VI、第一層金屬線METl和接觸孔CT與位于的 Sample布線Sample_MET2下方的第四晶體管的柵極相連接；Sample_MET2位于Hold_MET2 布線下方，在橫向走線的同時通過通孔VI、第一層金屬線METl和接觸孔CT與其下方的第一晶體管Ml和第二晶體管M2的柵極相連接。接地信號布線GND_MET3、像素電壓輸入信號布線VIN_MET3、電源電壓信號布線 VDD_MET3從像素電路版圖左方開始在滿足設計規(guī)則的情況下依次布置，并且接地信號布線 GND_MET3、像素電壓輸入信號布線VIN_MET3、電源電壓信號布線VDD_MET為豎向走線。接地信號布線GND_MET3布線位于像素電路版圖最左方，在豎向走線的同時通過通孔V2、第二層金屬線MET2和通孔Vl與位于左方的第五晶體管M5的源極相連接；像素電壓輸入信號布線 VIN_MET3位于GND_MET3的左方，在豎向走線的同時通過通孔V2、第二層金屬線MET2和通孔Vl與位于像素電路版圖下方中間的第一晶體管Ml和第二晶體管M2的漏極相連接；電源電壓信號布線VDD_MET位于VIN_MET3的左方，在豎向走線的同時通過通孔V2、第二層金屬線MET2和通孔Vl與位于像素電路版圖左方的第三晶體管M3的源極相連接。參閱圖2，橢圓圈內(nèi)的版圖部分是在形成像素陣列時可以與橫向相鄰像素單位重疊的部分21，雖然只占整個像素單元面積10的一小部分，但是對于一般SVGA (800X600) 分辨率的微顯示芯片，顯示像素單元就有將近50萬個，因此重疊部分的面積總和還是不小的一部分。組成陣列時，一個像素單元的實際占用的面積20為整個像素單元面積10與相鄰像素單位重疊的部分21的差值。參閱圖3，是用圖1所示的版圖結構組成的一個4X4像素陣列版圖結構圖，在此 4X4像素陣列中，左右相鄰的像素單元的布線Sample (MET2第二層金屬線)、Hold (MET2 第二層金屬線)、VC (MET2第二層金屬線)連接在一起；其中Sample_l、Hold_l、VC_1構成第一行像素單元信號控制線，Sample_2、Hold_2、VC_2構成第二行像素單元信號控制線， Sample_3、Hold_3、VC_3構成第三行像素單元信號控制線，Sample_4、Hold_4、VC_4構成第四行像素單元信號控制線，它們通過外圍行掃描鏈的掃描信號控制其開斷；上下相鄰的像素單元的布線VIN (MET3第三層金屬線)、VDD (MET3第三層金屬線)、GND (MET3第三層金屬線)連接在一起；VIN_1為第一列像素輸入信號，VIN_2為第二列像素輸入信號，VIN_3為第三列像素輸入信號，VIN_4為第四列像素輸入信號，它們分別為每一列提供相應的輸入電壓；VDD和GND通過整個電路周圍的電源和地布線最終分別連接到電源和地上；另外，像素與像素之間重疊的部分，能有效利用像素之間的空隙，使整個像素陣列結構更緊湊，面積更優(yōu)化。實際電路工作時，通過行掃描信號選中像素陣列中的某一行，通過列掃描信號選中像素陣列中的某一列，從而唯一選中像素陣列中的一個像素單元，將相應的數(shù)據(jù)信號寫入到像素單元中去，進而實現(xiàn)對整個像素陣列數(shù)據(jù)信號寫入的控制。以上所述僅為本發(fā)明的優(yōu)選實施方式，但本發(fā)明保護范圍并不局限于此。任何本領域的技術人員在本發(fā)明公開的技術范圍內(nèi)，均可對其進行適當?shù)母淖兓蜃兓?，而這種改變或變化都應涵蓋在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.硅基有機發(fā)光微顯示像素單元版圖結構，所述像素單元包括存儲電容、第一晶體管、 第二晶體管、第三晶體管、第四晶體管和第五晶體管，所述像素單元具有襯底，其特征在于， 所述存儲電容位于所述像素單元的左上方，襯底位于存儲電容的右側，第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管位于存儲電容和襯底下方。
2.如權利要求1所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述存儲電容縱向設置；所述第三晶體管橫向設置于像素單元的右下方，所述第一晶體管、第四晶體管和第五晶體管橫向設置于所述第三晶體管左側；所述第二晶體管縱向設置于所述第三晶體管左側；所述第一晶體管和第二晶體管共用漏極，所述第一晶體管和第四晶體管共用源極，所述第五晶體管和第四晶體管共用漏極；所述第五晶體管、第四晶體管和第一晶體管從左至右依次設置于同一水平線上；所述第二晶體管設置于所述第一晶體管上方。
3.如權利要求2所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述像素單元具有控制存儲電容變化信號布線、保持信號布線、采樣信號布線、第一層金屬線、第二層金屬線和第三層金屬線，若干所述像素單元形成硅基有機發(fā)光器件；所述硅基有機發(fā)光器件的陽極輸入端位于第五晶體管、第四晶體管和第一晶體管下方，并通過第三層金屬線連接到硅基有機發(fā)光器件陽極；控制存儲電容變化信號布線、保持信號布線以及采樣信號布線由上至下設置，并分別與存儲電容和襯底部分重疊；控制存儲電容變化信號布線、保持信號布線以及采樣信號布線由第二層金屬線形成；控制存儲電容變化信號布線通過第一通孔與存儲電容的上端連接；保持信號布線依次通過第二通孔、第二層金屬線、第一通孔、第一層金屬線和接觸孔與第四晶體管的柵極連接；采樣信號布線依次通過第一通孔、第一層金屬線和接觸孔與第一晶體管和第二晶體管的柵極相連接；第一晶體管和第四晶體管的源極通過第一層金屬線和第三晶體管的漏極連接，第五晶體管的柵極通過接觸孔與第五晶體管的漏極連接，第五晶體管的漏極和柵極通過第一層金屬線和第四晶體管的漏極連接。
4.如權利要求3所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述像素單元具有接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線；接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線從左至右依次豎向設置，接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線由第三層金屬線形成；接地信號布線、像素電壓輸入信號布線以及電源電壓信號布線均與存儲電容部分重疊；接地信號布線依次通過第二通孔、第二層金屬線以及第一通孔與第五晶體管的源極相連接，像素電壓輸入信號布線依次通過第二通孔、第二層金屬線和第一通孔與第一晶體管和第二晶體管的漏極相連接；電源電壓信號布線依次通過第二通孔、第二層金屬線和第一通孔與第三晶體管的源極相連接；襯底通過第一層金屬線與第三晶體管的源極相連接；第二晶體管的源極通過第一層金屬線與存儲電容下端相連，并且第二晶體管的源極通過第一層金屬線、接觸孔與第三晶體管的柵極相連。
5.如權利要求1-4任一項所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述像素單元右側具有與相鄰像素單元重疊部分。
6.如權利要求1-4任一項所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管均為PMOS晶體管。
7.如權利要求1-4任一項所述的硅基有機發(fā)光微顯示像素單元版圖結構，其特征在于，所述像素單元的尺寸為15微米X 15微米。
全文摘要
本發(fā)明公開了硅基有機發(fā)光微顯示像素單元版圖結構，所述像素單元包括存儲電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管，所述像素單元具有襯底，存儲電容位于像素單元的左上方，襯底位于存儲電容的右側，第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管位于存儲電容和襯底下方。本發(fā)明通過兩層金屬線分別在橫豎方向布置合適的信號線，從而使整個像素陣列能很好的配合行列掃描電路以及滿足數(shù)據(jù)信號電壓的輸入，結構緊湊,能滿足微顯示對像素單位大小的要求，并且易于像素陣列的形成。
文檔編號H01L27/32GK102280448SQ20111025466
公開日2011年12月14日 申請日期2011年8月31日 優(yōu)先權日2011年8月31日
發(fā)明者杜寰, 羅家俊, 趙博華, 趙毅, 黃苒 申請人:中國科學院微電子研究所