專利名稱：非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及制造半導(dǎo)體器件的方法，更具體而言，涉及非易失性存儲器件及其制造方法。
背景技術(shù)：
非易失性存儲器件即使電源被切斷也保留存儲在其中的數(shù)據(jù)。不同類型的非易失性存儲器件諸如快閃存儲器正在廣泛應(yīng)用。 圖I是說明現(xiàn)有的非易失性存儲器件的截面圖。參照圖1，現(xiàn)有的非易失性存儲器件包括隔離層12、浮柵15、隧道絕緣層14、電介質(zhì)層16和控制柵17。隔離層12被形成在襯底11之上以限定出多個有源區(qū)13。浮柵15被形成在每個有源區(qū)13之上以便相對于襯底11具有比隔離層12更高的表面。隧道絕緣層14被插入在浮柵15與有源區(qū)13之間。電介質(zhì)層16沿著包括浮柵15的襯底結(jié)構(gòu)的表面而形成?？刂茤?7被形成在電介質(zhì)層16之上。為了保證合適的耦合比，沿著突出于隔離層12的浮柵15的表面形成電介質(zhì)層16。結(jié)果，在相鄰的單元101之間可能由于寄生電容尤其是彼此相鄰布置的浮柵15與電介質(zhì)層16之間的寄生電容而引起干擾，并且非易失性存儲器件的特性可能惡化。隨著半導(dǎo)體器件集成度的增加以及相鄰單元101之間的間隙變窄，非易失性存儲器件的特性可能惡化得更嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明的一個實施例涉及ー種非易失性存儲器件及其制造方法，所述非易失性存儲器件可以防止非易失性存儲器件的特性由于相鄰単元之間的干擾而惡化。根據(jù)本發(fā)明的一個實施例，一種非易失性存儲器件包括多個層疊圖案，所述層疊圖案包括順序地層疊并形成在襯底之上的隧道絕緣層、浮柵和電介質(zhì)層；在層疊圖案之間的襯底中形成的溝槽；將溝槽以及層疊圖案之間的間隔間隙填充的隔離層；以及形成在電介質(zhì)層之上的控制柵。根據(jù)本發(fā)明的另ー個實施例，一種制造非易失性存儲器件的方法包括以下步驟在襯底之上形成順序地層疊了隧道絕緣層、浮柵、電介質(zhì)層和覆蓋層的多個層疊圖案；通過刻蝕層疊圖案之間的襯底形成溝槽；形成將溝槽以及層疊圖案之間的間隔間隙填充的隔離層；以及在層疊圖案之上形成控制柵。根據(jù)本發(fā)明的又一個實施例，一種制造非易失性存儲器件的方法包括以下步驟在襯底的有源區(qū)之上形成浮柵；通過將浮柵之間的間隔以及襯底的有源區(qū)之間的間隔間隙填充來形成隔離層，其中浮柵的表面與隔離層的表面對齊；以及在對齊的表面之上形成控制柵。


圖I是說明現(xiàn)有的非易失性存儲器件的截面圖。圖2是說明根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的截面圖。圖3A至圖3C是描述制造根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的方法的截面圖。圖4是說明根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的截面圖。圖5A至圖5C是描述制造根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的方法的截面圖。
具體實施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，并不應(yīng)解釋為受到本文所列實施例的限制。另外，提供這些實施例是為了使本說明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個附圖和實施例中表示相同的部分。附圖并非按比例繪制，并且在某些情況下為了清楚地示出實施例的特征而對比例做夸大處理。當(dāng)提及第ー層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層上或襯底上的情況，還表示在第一層與第二層或在第一層與襯底之間存在第三層的情況。下面提供一種非易失性存儲器件，所述非易失性存儲器件可以防止其特性由于相鄰單元之間的干擾而惡化。相鄰單元之間的干擾由它們之間的寄生電容尤其是彼此相鄰的浮柵與電介質(zhì)層之間的寄生電容而引起。因此，在本發(fā)明的一個實施例中，通過消除在相鄰浮柵與電介質(zhì)層之間產(chǎn)生的寄生電容，來保護(hù)非易失性存儲器件的特性免于由于干擾的原因而惡化或防止非易失性存儲器件的特性由于干擾的原因而惡化。圖2是說明根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的截面圖。參照圖2，根據(jù)本發(fā)明的第一實施例的非易失性存儲器件包括多個層疊圖案202、溝槽25、隔離層27、電介質(zhì)層28和控制柵29。層疊圖案202形成在有源區(qū)26的襯底21之上，并通過順序地層疊隧道絕緣層22和浮柵23來形成層疊圖案202。溝槽25形成在層疊圖案202之間的襯底21之上。隔離層27間隙填充層疊圖案202之間的溝槽25，并限定出有源區(qū)26。電介質(zhì)層28形成在襯底21之上?？刂茤?9形成在電介質(zhì)層28之上。在此，層疊圖案202的表面——即浮柵23的表面——和隔離層27的表面布置在離襯底21相同的高度處以形成平坦表面，并且電介質(zhì)層28被布置在所述平坦表面上。根據(jù)本發(fā)明第一實施例的非易失性存儲器件可以顯著地降低相鄰的浮柵23與電介質(zhì)層28之間產(chǎn)生的寄生電容，并防止因相鄰的浮柵23與電介質(zhì)層28之間的寄生電容而引起的干擾。具體而言，在圖I中，由于浮柵15突出于隔離層12并且電介質(zhì)層16沿著隔離層12的表面和浮柵15的表面而形成，因此浮柵15與電介質(zhì)層16之間的接觸面積(所述接觸面積可以稱為重疊面積)較大。大的接觸面積可能在相鄰的浮柵23與電介質(zhì)層28之間導(dǎo)致大的寄生電容。另一方面，根據(jù)本發(fā)明的本實施例，隔離層27的表面和浮柵23的表面被布置在相同的高度處。由于電介質(zhì)層28形成在平坦的表面上，因此與現(xiàn)有的非易失性存儲器件相比，可以顯著地減少浮柵23與電介質(zhì)層28之間的接觸面積。如上所述，由于浮柵23與電介質(zhì)層28之間的接觸面積減少，所以可以降低在浮柵23與電介質(zhì)層28之間產(chǎn)生的寄生電容的量。以此方式，可以顯著地降低因寄生電容而導(dǎo)致的干擾。另外，由于在本發(fā)明的第一實施例中，浮柵23的表面和隔離層27的表面被布置在
離襯底21相同的高度處，因此可以減少浮柵23的厚度。例如，浮柵可以具有小于約300Λ的厚度。當(dāng)浮柵23的厚度減少時，可以降低因浮柵23而導(dǎo)致的寄生電容，并可以增加形成隔離溝槽25的工藝余量。在此，在本發(fā)明的第一實施例中，因浮柵23而導(dǎo)致的寄生電容可能產(chǎn)生在浮柵23與有源區(qū)26之間、相鄰的浮柵23與隔離層27之間以及相鄰的浮柵23與電介質(zhì)層28之間。

與此同時，當(dāng)浮柵23與電介質(zhì)層28之間的接觸面積減少時，耦合比被降低。因此，在本發(fā)明的第一實施例中，電介質(zhì)層28可以由具有高介電率(dielectric rate)的絕緣層形成。具有高介電率的絕緣層可以補償因浮柵23與電介質(zhì)層28之間減少的接觸面積而導(dǎo)致的耦合比的惡化。在此，具有高介電率的絕緣層表示具有比氧化硅層更高的介電常數(shù)的絕緣層。圖3A至圖3C是描述制造根據(jù)本發(fā)明第一實施例的非易失性存儲器件的方法的截面圖。參照圖3A，在襯底21之上順序地形成隧道絕緣層22、浮柵導(dǎo)電層和硬掩模圖案24。然后，使用硬掩模圖案24作為刻蝕阻擋層來刻蝕浮柵導(dǎo)電層、隧道絕緣層22和襯底21，從而形成用于隔離的溝槽25以及順序地層疊了已被刻蝕的隧道絕緣層22和浮柵23的層疊圖案202。由于形成用于隔離的溝槽25，因此在襯底21之上限定出多個有源區(qū)26。襯底21可以是硅襯底。隧道絕緣層22可以是氧化物層，所述氧化物層可以通過熱
氧化工藝來形成。浮柵23可以是硅層，例如多晶硅層。將浮柵23形成為具有小于約300A
的厚度。在此，由于可以將浮柵23的厚度減少為比現(xiàn)有技術(shù)中的厚度薄，因此可以增加形成溝槽25的工藝余量。參照圖3B，在襯底21之上沉積絕緣層以間隙填充溝槽25以及層疊圖案202之間的間隔，并通過執(zhí)行平坦化工藝直到暴露出浮柵23來形成隔離層27。因此，在平坦化工藝結(jié)束的時刻，浮柵23的表面與隔離層27的表面彼此對齊。形成隔離層27的平坦化工藝可以是單獨的刻蝕工藝或化學(xué)機械拋光(CMP)工藝，或者可以是刻蝕工藝與CMP工藝的組合。例如，可以執(zhí)行CMP工藝，直到暴露出硬掩模圖案24為止，然后可以執(zhí)行刻蝕工藝，例如回蝕工藝，直到暴露出浮柵23為止。 隔離層27可以是氧化物層。例如，隔離層27可以是由基于聚硅氮烷的旋涂電介質(zhì)(SOD)層制成的單層或者可以是層疊了 SOD層和高密度等離子體(HDP)氧化物層的疊層。參照圖3C，在包括浮柵23的表面和隔離層27的表面的被平坦化了的表面之上形成電介質(zhì)層28。在此，電介質(zhì)層28可以由具有高介電率的絕緣層制成，從而補償耦合比的降低，所述耦合比的降低可能由于浮柵23與電介質(zhì)層28之間接觸面積因浮柵23的表面與隔離層27的表面對齊而降低的原因所導(dǎo)致。在此，由于電介質(zhì)層28形成在被平坦化了的表面上，因此可以増加形成電介質(zhì)層28的エ藝余量。在圖I中，由于介質(zhì)層16是沿著包括突出于隔離層12的浮柵15的結(jié)構(gòu)的表面而形成的，所以難以形成具有均勻厚度的電介質(zhì)層16。另外，隨著半導(dǎo)體器件的集成度的提高，形成電介質(zhì)層28的間隔降低，所以難以保證合適的エ藝余量。但是，根據(jù)本發(fā)明的實施例，電介質(zhì)層28形成在被平坦化了的表面上。因此，易于在襯底結(jié)構(gòu)之上形成具有均勻厚度的電介質(zhì)層28。另外，雖然集成度提高，但是在電介質(zhì)層28的形成中的空間限制較少，所以可以防止電介質(zhì)層28的エ藝余量降低。然后，在電介質(zhì)層28之上形成控制柵29?？刂茤?9可以是硅層、金屬性層或者層疊了硅層和金屬性層的層疊結(jié)構(gòu)。在此，金屬性層包括金屬層、金屬氧化物層、金屬氮化物層和金屬娃化物層。通過上述エ藝，可以制造非易失性存儲器件而不使非易失性存儲器件的特性惡化，所述的非易失性存儲器件的特性惡化會由于相鄰的浮柵23與電介質(zhì)層28之間的寄生 電容導(dǎo)致的干擾的原因而引起。圖4是說明根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的截面圖。參照圖4，根據(jù)本發(fā)明的第二實施例的非易失性存儲器件包括多個層疊圖案302、溝槽37、隔離層39和控制柵40。層疊圖案302包括順序地層疊在有源區(qū)38的襯底31之上的隧道絕緣層32、浮柵33和電介質(zhì)層34。溝槽37形成在層疊圖案302之間的襯底31中。隔離層39間隙填充層疊圖案302之間的溝槽37，并限定出有源區(qū)38?？刂茤?0形成在電介質(zhì)層34之上。在此，在層疊圖案302中，電介質(zhì)層34被設(shè)置在浮柵33之上，并且層疊圖案302還可以包括插入在控制柵40與電介質(zhì)層34之間的覆蓋層35。在エ藝期間，覆蓋層35保護(hù)電介質(zhì)層34。覆蓋層35可以是導(dǎo)電層。由于具有上述結(jié)構(gòu)的根據(jù)本發(fā)明第二實施例的非易失性存儲器件包括浮柵33之上的電介質(zhì)層34，因此可以消除相鄰的浮柵33與電介質(zhì)層34之間的寄生電容。因此，根據(jù)本發(fā)明的第二實施例的非易失性存儲器件甚至可以比根據(jù)本發(fā)明第一實施例的非易失性存儲器件更顯著地降低相鄰的單元301之間的寄生電容以及由寄生電容導(dǎo)致的干擾。具體而言，根據(jù)本發(fā)明的第一實施例，由于電介質(zhì)層28在相鄰的浮柵23之上延イ申，所以在相鄰的浮柵23與電介質(zhì)層28之間導(dǎo)致寄生電容。但是，根據(jù)本發(fā)明的第二實施例，由于布置在相鄰的浮柵33之上的電介質(zhì)層34與浮柵之被分隔開，因此可以防止在相鄰的浮柵33與電介質(zhì)層34之間產(chǎn)生寄生電容?？傊?，由于防止了在相鄰的浮柵33與電介質(zhì)層34之間產(chǎn)生寄生電容，因此可以顯著地降低由寄生電容導(dǎo)致的干擾。另外，與現(xiàn)有的非易失性存儲器件相比，在本發(fā)明的第二實施例中，由于電介質(zhì)層34以被布置在浮柵33之上的形式來被形成，因此可以減少浮柵33的厚度。例如，浮柵33
可以具有約300A或更小的厚度。當(dāng)浮柵33的厚度被降低時，也可以降低由浮柵33導(dǎo)致的
寄生電容，并且此外，可以增加形成溝槽37的エ藝余量。在此，在本發(fā)明的第二實施例中，由浮柵33導(dǎo)致的寄生電容可能出現(xiàn)在浮柵33與有源區(qū)38之間以及在相鄰的浮柵33與隔離層39之間。與此同吋，當(dāng)浮柵33與電介質(zhì)層34之間的接觸面積被減少時，耦合比可能被降低。因此，在本發(fā)明的第二實施例中，電介質(zhì)層34可以由具有高介電率的絕緣層制成。具有高介電率的絕緣層可以補償由浮柵33與電介質(zhì)層34之間降低的接觸面積導(dǎo)致的耦合比的惡化。在此，具有高介電率的絕緣層是指具有比氧化硅層高的介電常數(shù)的絕緣層。圖5A至圖5C是描述制造根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的方法的截面圖。參照圖5A，在襯底31之上形成順序地層疊了隧道絕緣層32、浮柵導(dǎo)電層、電介質(zhì)層34和覆蓋層35的疊層。然后，通過使用疊層之上的硬掩模圖案36作為刻蝕阻擋層來刻蝕疊層和襯底31，從而形成用于隔離的溝槽37以及順序地層疊了隧道絕緣層32、浮柵33、電介質(zhì)層34和覆蓋層35的多個層疊圖案302。另外，隨著形成用于隔離的溝槽37，在襯底31中限定出多個有源區(qū)38。襯底31可以是硅襯底。隧道絕緣層32可以是氧化物層，并且所述氧化物層可以通過熱氧化工藝形成。浮柵33可以是硅層，例如多晶硅層?？梢詫⒏?3形成為具有比現(xiàn)有的浮柵薄的約300A或更小的厚度。由于可以減少浮柵33的厚度，因此，與現(xiàn)有的非易失性存儲器件相比，可以增加形成溝槽37的工藝余量。電介質(zhì)層34可以由具有高介電率 的絕緣層形成，從而補償可能由保留在浮柵33之上的電介質(zhì)層34導(dǎo)致的耦合比降低。在工藝期間，覆蓋層35保護(hù)電介質(zhì)層34，并且覆蓋層35可以是導(dǎo)電層或絕緣層。參照圖5B，在襯底31之上沉積絕緣層以間隙填充溝槽37以及層疊圖案302之間的間隔，然后執(zhí)行平坦化工藝，直到暴露出覆蓋層35為止，從而形成隔離層39。形成隔離層39的平坦化工藝可以是單獨的刻蝕工藝或化學(xué)機械拋光(CMP)工藝，或者可以是刻蝕工藝與CMP工藝的組合。例如，可以執(zhí)行CMP工藝，直到暴露出硬掩模圖案36為止，然后可以執(zhí)行刻蝕工藝，例如回蝕工藝，直到暴露出覆蓋層35為止。隔離層39可以是氧化物層。例如，隔離層39可以是由基于聚硅氮烷的旋涂電介質(zhì)(SOD)層制成的單層或者可以是SOD層和高密度等離子體(HDP)氧化物層的疊層。參照圖5C，在包括隔離層39的襯底結(jié)構(gòu)之上形成控制柵40?？刂茤?0可以是硅層、金屬性層或者層疊了硅層和金屬性層的疊層。在此，金屬性層包括金屬層、金屬氧化物層、金屬氮化物層和金屬硅化物層。與此同時，當(dāng)覆蓋層35由絕緣層制成時，在形成控制柵40之前去除覆蓋層35。當(dāng)覆蓋層35由導(dǎo)電層制成時，可以在保留覆蓋層35的同時形成控制柵40。在某些情況下，雖然覆蓋層35由導(dǎo)電層形成，但是在去除覆蓋層35之后形成控制柵40。通過上述工藝，非易失性存儲器件可以防止其特性由于產(chǎn)生在相鄰的浮柵33與電介質(zhì)層34之間的寄生電容導(dǎo)致干擾的原因而惡化。根據(jù)本發(fā)明的一個實施例，由于層疊圖案被隔離層分隔開，并且電介質(zhì)層保留在浮柵上，因此防止了在相鄰的浮柵與電介質(zhì)層之間產(chǎn)生寄生電容，并因此保護(hù)非易失性存儲器件的特性免于由于寄生電容導(dǎo)致的干擾的原因而惡化/防止非易失性存儲器件的特性由于寄生電容導(dǎo)致的干擾的原因而惡化。雖然已經(jīng)以具體實施例的方式描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員來說明顯的是，在不脫離所附權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種非易失性存儲器件，包括 多個層疊圖案，所述多個層疊圖案包括形成在襯底之上并順序地層疊的隧道絕緣層、浮柵和電介質(zhì)層； 溝槽，所述溝槽被形成在所述層疊圖案之間的所述襯底中； 隔離層，所述隔離層將所述溝槽以及所述層疊圖案之間的間隔間隙填充；以及 控制柵，所述控制柵被形成在所述電介質(zhì)層之上。
2.如權(quán)利要求I所述的非易失性存儲器件，還包括 插入在所述電介質(zhì)層與所述控制柵之間的覆蓋層。
3.如權(quán)利要求2所述的非易失性存儲器件，其中，所述覆蓋層包括導(dǎo)電層。
4.如權(quán)利要求I所述的非易失性存儲器件，其中，所述層疊圖案的所述電介質(zhì)層被所述隔離層分隔開。
5.如權(quán)利要求I所述的非易失性存儲器件，其中，所述電介質(zhì)層包括具有高介電率的絕緣層。
6.如權(quán)利要求I所述的非易失性存儲器件，其中，所述浮柵的表面與所述隔離層的表面對齊，所述電介質(zhì)層被設(shè)置在所述浮柵與所述隔離層的對齊表面之上。
7.—種制造非易失性存儲器件的方法，包括以下步驟 在襯底之上形成順序地層疊了隧道絕緣層、浮柵、電介質(zhì)層和覆蓋層的多個層疊圖案； 通過刻蝕所述層疊圖案之間的所述襯底來形成溝槽； 形成將所述溝槽以及層疊圖案之間的間隔間隙填充的隔離層；以及 在所述層疊圖案之上形成控制柵。
8.如權(quán)利要求7所述的方法，其中，形成層疊圖案的步驟包括以下步驟 通過在所述襯底之上順序地層疊隧道絕緣層、浮柵導(dǎo)電層、電介質(zhì)層和覆蓋層來形成置層; 在所述疊層之上形成硬掩模圖案；以及 使用所述硬掩模圖案作為刻蝕阻擋層來刻蝕所述疊層。
9.如權(quán)利要求8所述的方法，其中，在形成溝槽的步驟中， 在形成所述層疊圖案之后，通過使用所述硬掩模圖案作為刻蝕阻擋層來刻蝕所述襯。
10.如權(quán)利要求7所述的方法，其中，形成隔離層的步驟包括以下步驟 在所述襯底之上形成所述絕緣層；以及 執(zhí)行平坦化工藝，直到暴露出所述覆蓋層為止。
11.如權(quán)利要求10所述的方法，其中，在執(zhí)行平坦化工藝的步驟中， 單獨執(zhí)行刻蝕工藝或化學(xué)機械拋光工藝，或者執(zhí)行刻蝕工藝和化學(xué)機械拋光工藝的組入口 o
12.如權(quán)利要求7所述的方法，其中，所述覆蓋層為絕緣層或?qū)щ妼印?br> 13.如權(quán)利要求7所述的方法，還包括以下步驟 在形成所述控制柵之前，去除所述覆蓋層。
14.一種制造非易失性存儲器件的方法，包括以下步驟在襯底的有源區(qū)之上形成浮柵； 通過將所述浮柵之間以及所述襯底的有源區(qū)之間的間隔的間隙填充來形成隔離層，其中所述浮柵的表面與所述隔離層的表面對齊；以及在對齊了的所述表面之上形成控制柵。
15.如權(quán)利要求14所述的方法，其中，形成浮柵的步驟包括以下步驟 在所述襯底之上順序地形成隧道絕緣層、浮柵導(dǎo)電層、電介質(zhì)層和硬掩模圖案；以及通過使用所述硬掩模圖案作為刻蝕阻擋層來刻蝕所述電介質(zhì)層、所述浮柵導(dǎo)電層、所述隧道絕緣層和所述襯底，以在所述襯底中形成所述浮柵和溝槽。
16.如權(quán)利要求14所述的方法，還包括以下步驟 在形成所述控制柵之前，在對齊了的所述表面之上形成電介質(zhì)層。
全文摘要
本發(fā)明提供一種非易失性存儲器件，包括多個層疊圖案，所述多個層疊圖案具有順序地層疊在襯底之上的隧道絕緣層、浮柵和電介質(zhì)層；形成在層疊圖案之間的襯底中的溝槽；將溝槽以及層疊圖案之間的間隔間隙填充的隔離層；以及形成在電介質(zhì)層之上的控制柵。
文檔編號H01L29/788GK102683425SQ201110168969
公開日2012年9月19日 申請日期2011年6月22日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者黃疇元 申請人:海力士半導(dǎo)體有限公司