專利名稱：利用cmp技術(shù)的具有平坦表面的溝槽mos勢壘肖特基整流器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體功率器件(半導(dǎo)體功率裝置)技術(shù)，更具體地，涉及具有平坦表面的改善的溝槽MOS (金屬氧化物半導(dǎo)體)勢壘肖特基整流器以及用于形成其的制造方法。
背景技術(shù)：
溝槽MOS勢壘肖特基(TMBS)整流器是已經(jīng)集成有溝槽柵極屏蔽結(jié)構(gòu)的肖特基二極管(例如，TMBS整流器或單片集成的溝槽柵極FET和肖特基二極管器件)。集成的 TMBS (其典型地包括已經(jīng)散布在MOS溝槽之間的肖特基二極管陣列)通常包括形成在半導(dǎo)體基板的半導(dǎo)體外延層中的平臺結(jié)構(gòu)(臺式結(jié)構(gòu)，mesa structure) 0通過一個或多個設(shè)置在外延層中的溝槽之間的區(qū)域來限定平臺(臺面，mesa)。在TMBS器件中，設(shè)置在外延/漂移區(qū)域中的溝槽與溝槽側(cè)壁上的導(dǎo)體之間的平臺中的大多數(shù)電荷載體之間的電荷耦合，在減小反向漏電電流并改善擊穿特性的肖特基接觸下，改變了電場分布。用來制造TMBS整流器的現(xiàn)有技術(shù)在器件結(jié)構(gòu)之間產(chǎn)生形貌(topographies)。例如，在有源陣列中，多晶硅柵極的頂部、硅平臺(硅臺面，silicon mesa)和場電介質(zhì)是不規(guī)則的并且基本上不是平的。這種不規(guī)則的形貌可以包括陡峭的變化，這通過增加反向漏電電流可以顯著地影響器件性能。此外，在多晶硅柵極與平臺區(qū)域或場電介質(zhì)至有源陣列之間產(chǎn)生的形貌傳播至隨后形成在多晶硅柵極的頂部和平臺區(qū)域或場電介質(zhì)和有源陣列上的層。這些形貌傳播至以具有類似形貌結(jié)束的TMBS整流器的頂面。TMBS整流器的頂面可以包括多個層，例如，氮化物層和可焊接的頂部金屬(STM)層，當它們具有基本上非平面的形貌時，其趨向于產(chǎn)生裂紋。在TMBS整流器的頂部上的氮化物和STM層中產(chǎn)生的裂縫，可傳播至氮化物和STM層的底部，并到達金屬焊接層。然后，這些裂縫可增加TMBS整流器中的反向漏電電流，其使得TMBS整流器不能操作或降低其性能。這些形貌還可以減小STM與封裝形成的焊料連接的有效性。該形貌可以減小焊料連接的完整性，因為TMBS整流器的頂部上的STM層上的非共面表面并不有助于可焊接為平坦表面。由于這些形貌減小了焊料連接的完整性，所以，該形貌也降低了 TMBS整流器的可靠性，因為具有非共面形貌的STM表面上的焊料連接是不可靠的。此外，在多晶硅柵極和平臺之間產(chǎn)生的形貌變化可以增加導(dǎo)致結(jié)構(gòu)(屏蔽電介質(zhì))產(chǎn)生等離子體損壞的機率。蝕刻多晶硅柵極的等離子體會導(dǎo)致?lián)p壞，其在多晶硅和平臺區(qū)域之間具有非平坦表面。該等離子體導(dǎo)致的損壞在制造TMBS整流器的同時，會進一步損壞該TMBS整流器。不均勻的形貌可以增加在諸如等離子體蝕刻的過程中出現(xiàn)損壞的機率。不均勻的輪廓會導(dǎo)致在諸如蝕刻的過程中累積的電荷，這會導(dǎo)致電弧放電和在制造 TMBS整流器的同時損壞該TMBS整流器。在制造過程中出現(xiàn)的損壞可以降低可增加制造 TMBS整流器的成本的產(chǎn)率。形貌變化也會使得難以均勻地沉積在表面上或從表面蝕刻材料。例如，形貌變化使得難以使基板的整個表面在光刻系統(tǒng)的場的深度中，或基于位置選擇性地去除材料。在制造過程中出現(xiàn)的這些變化會導(dǎo)致TMBS整流器的電性能變化。
因此，需要節(jié)省成本的制造方法，以及減少終端和有源單元之間的形貌表面的變化并幫助減小反向漏電電流和改善可焊性特性的基板結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供了用于制造高效二極管(HED)整流器的技術(shù)，該整流器減少終端和有源單元之間的形貌表面的變化并幫助減小反向漏電電流和改善可焊性特性。本發(fā)明的實施方式還提供了使用這些技術(shù)制造的HED整流器結(jié)構(gòu)的實施方式。在一個實施方式中，形成半導(dǎo)體器件(半導(dǎo)體裝置)的方法包括在外延層中形成場氧化物區(qū)域(field oxide region)；在由平臺隔開的外延層中形成多個具有側(cè)壁和底部的溝槽；形成為溝槽的側(cè)壁和底部加襯并基本上覆蓋平臺和場氧化物區(qū)域的屏蔽電介質(zhì)； 沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋屏蔽電介質(zhì)；以及利用化學機械平坦化(chemical mechanical planarization) (CMP)使多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺區(qū)域的基本上平坦區(qū)域的基本上平坦的表面。場氧化物區(qū)域延伸到外延層中和外延層之上?？梢酝ㄟ^平坦化來形成多晶硅、屏蔽電介質(zhì)和平臺區(qū)域的區(qū)域，以形成基本上平的鄰接表面(連續(xù)表面)。在另一實施方式中，該方法進一步包括形成頂部金屬層、電介質(zhì)層(介電層， dielectric layer)，以及在頂部金屬上的可焊接頂部金屬(STM)層。電介質(zhì)層和STM層的頂部基本上是共面的。頂部金屬可以包括肖特基接觸?？梢栽贜iSi層的一部分上以及在沉積在場氧化物層上的屏蔽電介質(zhì)層的一部分上形成頂部金屬。電介質(zhì)層可以包括聚酰亞胺。電介質(zhì)層還可以選自由聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅，以及二氧化硅組成的組。電介質(zhì)層的一部分可以是用來將在單個晶片上制造的半導(dǎo)體器件分開的芯片間隔(street)。在本方法的另一實施方式中，形成STM金屬包括在頂部金屬上沉積Ti/NiV/Ag或 Ta/Cuο在另一實施方式中，形成半導(dǎo)體器件的第二方法包括在外延層中形成場氧化物 (field oxide)；利用化學機械平坦化(CMP)使場氧化物平坦化(平面化)，以產(chǎn)生包括場氧化物和外延層的基本上平坦區(qū)域的基本上平坦的表面；在由平臺隔開的外延層中形成具有側(cè)壁和底部的多個溝槽；形成為溝槽的側(cè)壁和底部加襯并基本上覆蓋平臺和場氧化物區(qū)域的屏蔽電介質(zhì)；以及沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋屏蔽電介質(zhì)。場氧化物延伸到外延層中并位于外延層之上?？梢岳没瘜W機械平坦化(CMP)使多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。在第二方法的又一實施方式中，形成場氧化物包括在基板上形成焊盤氧化物層； 在焊盤氧化物層上形成氮化物層；根據(jù)圖案蝕刻焊盤氧化物層和氮化物層；在圖案中生長場氧化物并使其凹進到基板中；以及從有源區(qū)域去除焊盤氧化物層和氮化物層。在另一實施方式中，形成半導(dǎo)體器件的第三方法包括在外延層中形成場氧化物； 在由平臺隔開的外延層中形成多個具有側(cè)壁和底部的溝槽；形成為溝槽的側(cè)壁和底部加襯并基本上覆蓋平臺和場氧化物區(qū)域的屏蔽電介質(zhì)；沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋屏蔽電介質(zhì)；在多晶硅上并在屏蔽電介質(zhì)層的一部分上形成頂部金屬；在頂部金屬的第一部分上形成電介質(zhì)層；在頂部金屬的第二部分上形成可焊接的頂部金屬(STM)層；以及利用化學機械平坦化(CMP)使STM層平坦化，以產(chǎn)生包括STM材料和電介質(zhì)材料的基本上平坦的區(qū)域的基本上平坦的表面。場氧化物延伸到外延層中并在外延層之上。電介質(zhì)層可以包括聚酰亞胺。在又一實施方式中，第三方法進一步包括利用化學機械平坦化(CMP)使場氧化物平坦化，以產(chǎn)生包括場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面。在又一實施方式中，第三方法進一步包括利用化學機械平坦化(CMP)使多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。在又一實施方式中，第三方法進一步包括利用化學機械平坦化(CMP)使場氧化物平坦化，以產(chǎn)生包括場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面，并利用化學機械平坦化(CMP)使多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。在又一實施方式中，第三方法進一步包括在多個溝槽上形成硅化鎳(NiSi)層。 可以在MSi層的一部分上并在沉積在場氧化層上的屏蔽電介質(zhì)層的一部分上形成頂部金
jM O在另一實施方式中，半導(dǎo)體器件包括外延層；設(shè)置在外延層中的場氧化物區(qū)域； 包括設(shè)置在外延層中的側(cè)壁和底部的多個溝槽，所述多個溝槽由多個平臺隔開；為溝槽側(cè)壁和溝槽的底部加襯并覆蓋場氧化物區(qū)域的屏蔽電介質(zhì)；基本上填充所述多個溝槽的多晶硅；以及包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面?？梢岳没瘜W機械平坦化(CMP)來形成基本上平坦的表面。場氧化物延伸到外延層中。基本上平坦的表面可以與多晶硅、屏蔽電介質(zhì)和平臺鄰接。在又一實施方式中，半導(dǎo)體器件進一步包括頂部金屬、電介質(zhì)層和設(shè)置在頂部金屬上的可焊接的頂部金屬(STM)層。電介質(zhì)層和STM層的頂部基本上是共面的。在另一實施方式中，第二半導(dǎo)體器件包括外延層和設(shè)置在外延層中的場氧化物區(qū)域。場氧化物延伸到外延層中，并形成基本上平坦的第一表面，其包括場氧化物和外延層的基本上平坦的區(qū)域；包括設(shè)置在外延層中的側(cè)壁和底部的多個溝槽，所述多個溝槽由多個平臺隔開；為溝槽側(cè)壁和溝槽的底部加襯并覆蓋場氧化物區(qū)域的屏蔽電介質(zhì)；以及基本上填充所述多個溝槽的多晶硅?？梢岳没瘜W機械平坦化(CMP)形成第一表面。場氧化物的頂面和外延層的頂面可形成鄰接的表面。在又一實施方式中，第二半導(dǎo)體器件進一步包括基本上平坦的第二表面，其包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域，使用CMP形成第二表面。在另一實施方式中，第三半導(dǎo)體器件包括外延層；設(shè)置在外延層中的場氧化物區(qū)域；包括設(shè)置在外延層中的側(cè)壁和底部的多個溝槽；為溝槽側(cè)壁和溝槽的底部加襯并覆蓋場氧化物區(qū)域的屏蔽電介質(zhì)；基本上填充所述多個溝槽的多晶硅；覆蓋屏蔽電介質(zhì)層的一部分的頂部金屬；覆蓋頂部金屬的第一部分的電介質(zhì)層；設(shè)置在電介質(zhì)層附近并覆蓋頂部金屬的第二部分的可焊接的頂部金屬(STM)層；以及包括STM材料和電介質(zhì)材料的基本上平坦的區(qū)域的基本上平坦的第一表面?？梢岳没瘜W機械平坦化(CMP)形成基本上平坦的第一表面。場氧化物延伸到外延層中。所述多個溝槽由多個平臺隔開。電介質(zhì)層可以是任何電介質(zhì)材料，例如，聚酰亞胺、聚合物電介質(zhì)、已知的半導(dǎo)體電介質(zhì)，或它們的組合。例如，電介質(zhì)層可以選自由聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅，以及二氧化硅組成的組。STM金屬可以包括Ti/NiV/ Ag 或 Ta/Cu。在又一實施方式中，第三半導(dǎo)體器件進一步包括基本上平坦的第二表面，其包括場氧化物和外延層的基本上平坦的區(qū)域，利用化學機械平坦化(CMP)形成基本上平坦的第
二表面。在又一實施方式中，第三半導(dǎo)體器件進一步包括基本上平坦的第三表面，其包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域，利用化學機械平坦化(CMP)形成基本上平坦的第三表面。在又一實施方式中，第三半導(dǎo)體器件進一步包括基本上平坦的第二表面(其包括場氧化物和外延層的基本上平坦的區(qū)域)和基本上平坦的第三表面(其包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域)。利用化學機械平坦化(CMP)形成基本上平坦的第二表面。利用化學機械平坦化(CMP)形成基本上平坦的第三表面。上面和這里描述的實施方式不是本發(fā)明的唯一實施方式。可將在這里描述的特定實施方式中發(fā)現(xiàn)的特征與在這里描述的其它實施方式組合。從在下文中提供的詳細描述中，本申請公開內(nèi)容的其它適用性范圍將變得顯而易見。應(yīng)該理解，在表示各種實施方式的同時，該詳細描述和特定實例旨在僅為了說明的目的，并非旨在必須限制本申請公開的范圍。


通過參考下面提供的說明書的剩余部分和附圖，可以進一步理解本發(fā)明的本質(zhì)和優(yōu)點。這些圖包含在本發(fā)明的詳細描述部分中。圖1示出了在表面具有明顯的形貌變化的HED整流器的橫截面。圖2A是被制造為在邊緣終端和溝槽之間以及在溝槽和平臺區(qū)域之間具有平面結(jié)構(gòu)的HED整流器的頂視圖的示圖。圖2B-2C是示出了由芯片間隔隔開的有源器件的HED整流器拐角中的一個的分解圖。圖3A-;3K是根據(jù)本發(fā)明的一個實施方式的在用于形成HED整流器的過程的各種階段的簡化橫截面圖。圖4是示出了利用CMP使沉積在溝槽中并位于基板的外延層上的多晶硅平坦化來形成半導(dǎo)體器件的方法的流程圖。圖5是示出了利用CMP以使氧化物層平坦化以及利用CMP以使沉積在溝槽中和設(shè)置在基板上的外延層上的多晶硅平坦化來形成半導(dǎo)體器件的方法的流程圖。圖6是示出了利用CMP以使氧化物層平坦化來形成半導(dǎo)體器件的方法的流程圖。圖7是示出了利用CMP以使氧化物層平坦化，利用CMP使沉積在溝槽中和設(shè)置在基板上的外延層上的多晶硅平坦化，以及利用CMP以使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。圖8是示出了利用CMP以使沉積在溝槽中和設(shè)置在基板上的外延層上的多晶硅平坦化，以及利用CMP以使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。圖9是示出了利用CMP以使氧化物層平坦化，并利用CMP使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。圖10是示出了利用CMP使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。圖11示出了根據(jù)以上參考圖3-10描述的方法制造的半導(dǎo)體器件的橫截面圖。
具體實施例方式在以下描述中，為了說明的目的，闡述了特定的細節(jié)，以便提供本發(fā)明的充分理解。然而，將顯而易見的是，在沒有這些特定細節(jié)的情況下，可以實現(xiàn)本發(fā)明。本發(fā)明的實施方式對HED整流器提供了改進的性能，包括減小的反向漏電電流、 可靠的可焊性特性，以及更高的制造產(chǎn)率。改進的HED整流器在終端和有源單元之間的表面上具有減少的形貌變化，這幫助減小反向漏電電流并根據(jù)封裝方法而明顯地改進可焊性。通過在肖特基金屬化之前在屏蔽電介質(zhì)、多晶硅和平臺之間產(chǎn)生平坦表面，可減小反向漏電電流。減少的形貌變化在器件上產(chǎn)生更均勻的表面，這消除了由傳統(tǒng)的接觸蝕刻方法導(dǎo)致的等離子體蝕刻損壞，并改進了器件內(nèi)的層的均勻性。也可用CMP方法保持屏蔽電極和電介質(zhì)完整無損，以減小單元結(jié)構(gòu)的頂部拐角處的電場。用與屏蔽電極和電介質(zhì)共面的平臺形成低應(yīng)力金屬肖特基接觸區(qū)域。利用硅的局部氧化(L0C0Q處理來制造凹進式場氧化物。可用化學機械平坦化處理來形成提供從芯片間隔到有源區(qū)域的平坦表面的終端電介質(zhì)。利用CMP加工屏蔽多晶硅電極，以在有源單元結(jié)構(gòu)(屏蔽多晶硅、屏蔽電介質(zhì)和有源硅平臺區(qū)域)上制造平坦化的表面。也可利用CMP加工可焊接的金屬表面，以幫助使可焊接的表面平坦化。圖1示出了在表面具有明顯的形貌變化的HED整流器的橫截面，該變化由屏蔽電介質(zhì)層、多晶硅柵極和場氧化物層之間的高度變化引起。HED整流器包括基板100、外延層102、場氧化物區(qū)域120、注入?yún)^(qū)域125、溝槽135、屏蔽電介質(zhì)層140、多晶硅145、硅化鎳層(NiSi) 160、頂部金屬165、氮化物層175、可焊接的頂部金屬(STM)層185，以及區(qū)域 190A-190E。區(qū)域190A是顯示出硅化鎳層(NiSi) 160中的不規(guī)則的區(qū)域，這會導(dǎo)致反向漏電電流。區(qū)域190A中所示的不規(guī)則由溝槽135和溝槽135之間的平臺之間的高度變化引起。區(qū)域190B-190E是這樣的區(qū)域，其中，氮化物層175由于這些區(qū)域中的氮化物層175的形貌而容易破裂。由于場氧化物層120、屏蔽電介質(zhì)層140和多晶硅145柵極之間的高度變化而引起HED整流器的表面處的氮化物層175上的形貌變化，其在區(qū)域190A-190E中示出。 當在這些層的頂部上沉積一層之后，傳播場氧化物層120、屏蔽電介質(zhì)層140和多晶硅145 柵極之間的這些高度變化，直到在HED整流器的表面上出現(xiàn)變化為止。由于其形貌，區(qū)域190A可在HED整流器中引起明顯的反向漏電電流，這可以降低其性能或使得其不能操作。在一個實施方式中，利用CMP處理使場氧化物區(qū)域120平坦化， 以產(chǎn)生在帶有場氧化物和外延層的溝槽的頂部具有基本上平坦的區(qū)域的基本上平坦的表面，這會明顯地減小反向漏電電流。下面參考圖3至圖10討論該CMP處理的其它細節(jié)。而且，由于其形貌，其它區(qū)域190B至190E會形成初始裂紋，其會傳播至氮化物175 的底部，這會增加HED整流器中的反向漏電電流，削弱其性能或使得其不能操作。通過減少區(qū)域190A中的形貌變化，可明顯地減小該初始裂紋形成的機率。也可通過減少區(qū)域190B 至190E中的形貌變化來明顯地減小該初始裂紋形成的機率。在一個實施方式中，通過使用 CMP以使場氧化物層120、屏蔽電介質(zhì)層140和多晶硅145柵極平坦化，來減少區(qū)域190B至190E中的形貌變化。一旦使這些層平坦化，將明顯地減小其高度變化，因此，該變化將不傳播，并且，其本身出現(xiàn)在HED整流器的表面上。下面參考圖3至圖10討論此CMP處理的其它細節(jié)。在另一實施方式中，通過在層175中使用聚酰亞胺而不是氮化物，來減少形貌變化， 如也在下面參考圖3至圖10進一步詳細討論的。作為使用聚酰亞胺的替代方式，還可使用以下化合物聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅，以及二氧化硅。圖2A是模具(沖模)200的頂視圖的示圖，模具200具有被制造為在邊緣終端和溝槽之間以及在溝槽和平臺區(qū)域之間具有平面結(jié)構(gòu)的HED整流器。模具200中的HED整流器具有由非平面性所導(dǎo)致的減小的反向漏電電流。模具200包括具有相同布局的對角線相對的拐角210A至210D、可包括有源器件的區(qū)域215A至215E，以及芯片間隔220。在其它實施方式中，對角線相對的拐角210A至210D中僅有一部分具有相同的布局。圖2B和圖2C是示出了具有芯片間隔分隔220的有源器件215A至215E的拐角210A至210D中的一個的分解圖。模具200的頂部的分解圖包括可焊接的頂部金屬 (STM) 230、電介質(zhì)開口 240、STM 245的端部、接觸開口 250，以及介電區(qū)域255下的鋁。STM 層可以是具有接觸(觸點))的形貌線和鋁層的(Ti-NiV-Ag)焊盤。在一些實施方式中，可從NiV層稍微深腐蝕Ag層，產(chǎn)生兩條形貌線。圖2C示出了一個代表性位置，其中可獲得如圖3A至圖I所示的沿著線A-A’的橫截面。圖3A至圖I是根據(jù)本發(fā)明的一個實施方式的在用于形成HED整流器的過程的各種階段的簡化橫截面圖。圖3A至圖I示出了形成在如圖2C所示的區(qū)域A-A’中識別的HED 整流器的區(qū)域的過程。然而，圖3A至圖I中示出的技術(shù)可應(yīng)用于形成位于模具200的其它區(qū)域中的HED整流器。在圖3A至圖I中，在設(shè)置于基板300上的外延層302上執(zhí)行各種操作，以形成在邊緣終端和溝槽之間以及在溝槽和平臺區(qū)域之間具有平面結(jié)構(gòu)的HED整流器，這可減小由非平面性所導(dǎo)致的反向漏電電流。典型地，將許多類似于圖3A至圖I所示的HED整流器以預(yù)定頻率散布在模具200的整個有源區(qū)域中。圖3A(其示出了沿著圖例A-A’的部分制造的HED整流器)包括基板300、外延層302、焊盤氧化物層305、氮化物層310、暴露的光致抗蝕劑涂層315A，以及場氧化物區(qū)域 320?；?00可以是N-型晶片，其先前已用激光劃線，以包括諸如器件類型、批號和晶片號的信息?；?00還可以是高度摻雜的N+基板。形成在基板300上的外延層302可制造為與基板300具有相同的導(dǎo)電率或不同導(dǎo)電率。當基板300和外延層302是相同導(dǎo)電率類型時形成M0SFET，并且，當基板300具有與外延層302相反的導(dǎo)電率類型時形成IGBT。在一些實施方式中，用輕摻雜的η-型材料制造外延層302。半導(dǎo)體區(qū)域是形成在高度摻雜的基板300上的輕摻雜的η-型外延層302。利用氧化處理在外延層302上生長范圍從200 A 至400Α的焊盤氧化物層305。在基板300上外延地生長外延層302。焊盤氧化物層305用于后續(xù)沉積的層的附著和應(yīng)力消除。在一些實施方式中，在形成焊盤氧化物層305之前清洗基板。將范圍從500 A至2000 A的氮化物層310沉積在焊盤氧化物層305上。在一些實施方式中，將氮化物層310保持在1000 A至1500 A之間。在場氧化處理的過程中，用氮化物層310來保護器件的有源區(qū)域。用暴露的光致抗蝕劑涂層315Α進行場光刻，并限定未來的場氧化物和對準目標。將暴露的光致抗蝕劑315Α示出為是暴露的和形成的。通過以下方式來形成場氧化物區(qū)域320 首先蝕刻氮化物層315，然后蝕刻氧化物層305，并可能延伸到外延層302中，外延層302將最終變成場氧化物區(qū)域320的一部分；剝?nèi)ビ脕韴?zhí)行蝕刻的掩模；清理器件；然后，生長場氧化物區(qū)域320，以凹進到硅基板中，其中部分場氧化物區(qū)域在外延層302的頂面的上方。圖:3B (其示出了沿著圖例A-A，的另一部分制造的HED整流器)包括基板300、外延層302、暴露的光致抗蝕劑涂層315B、場氧化物區(qū)域320，以及注入?yún)^(qū)域325。暴露的光致抗蝕劑涂層315B用于場光刻和限定后續(xù)的注入?yún)^(qū)域。將暴露的光致抗蝕劑315B示出為是暴露的和發(fā)展的。在一個實施方式中，在圖3A所示的HED整流器上執(zhí)行化學機械平坦化 (CMP)處理，以使場氧化物對硅平臺平坦化。通過在未由暴露的光致抗蝕劑315B覆蓋的區(qū)域中注入硼來制造注入?yún)^(qū)域325。在一個實施方式中，利用范圍從lel3至lel4離子/cm2 的劑量和范圍從40至200KeV的能量注入硼。在一些實施方式中，增加注入能量，以便在場氧化物層320下制造P-iso。在注入硼之后，利用氧等離子體抗蝕劑剝除來去除暴露的光致抗蝕劑315B。在氧等離子體剝除之后，利用&S04/H202、兆聲波、ΝΗ40Η、Η2Α和去離子水的組合來清理HED整流器。在一些實施方式中，省略了注入?yún)^(qū)域325。在省略注入?yún)^(qū)域325的實施方式中，以下圖3C至圖I也將省略注入?yún)^(qū)域325。在圖3C(其示出了沿著圖例A-A，的另一部分制造的HED整流器)包括基板300、 外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325和硬掩模層330。在一個實施方式中，執(zhí)行 P-Iso驅(qū)入。還在基板300、外延層302、場氧化物區(qū)域320和注入?yún)^(qū)域325上生長硬掩模層 330。之后，用硬掩模330限定溝槽蝕刻區(qū)域。硬掩模層330的厚度取決于光致抗蝕劑類型和用來限定溝槽臨界尺寸(CD)與深度的厚度。在一個實施方式中，用熱的方法生長硬掩模氧化物。在另一實施方式中，沉積(即，濺射、CVD、PVD、ALD，或沉積和熱生長的組合)硬掩模氧化物。用氧化處理制造該硬掩模330，氧化處理可能導(dǎo)致場和有源區(qū)域之間的薄膜厚度變化，導(dǎo)致溝槽終端的區(qū)域中的不均勻的溝槽尺寸(即，5 %的CD變化)。圖3D示出了一種在部分制造的HED整流器中形成溝槽的方法。圖3D (如沿著圖例A-A’看到的，其示出了該形成)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域 325、硬掩模層330、暴露的光致抗蝕劑315C，以及溝槽335。暴露的光致抗蝕劑涂層315C用于場光刻和限定后續(xù)形成的溝槽335。將暴露的光致抗蝕劑315C示出為是暴露的和發(fā)展的。等離子體蝕刻用來打開硬掩模層330，其中將在之后蝕刻溝槽。在硬掩模層330中形成溝槽335開口之后，在一個實施方式中，在蝕刻溝槽335之前，利用氧等離子體抗蝕劑剝除來去除暴露的光致抗蝕劑315C。通過蝕刻來形成溝槽335。蝕刻工藝(蝕刻處理)可以包括使用氣態(tài)蝕刻劑，例如，SF6/He/02化學品。溝槽的深度的范圍可以是從0. 5至10 μ m。 在一些實施方式中，將溝槽蝕刻至大約1. 20 μ m的深度。選擇蝕刻工藝，使得蝕刻對硅具有選擇性，而不是硬掩模層330材料。圖3E示出了圖3C至圖3D所示的用于P-iso驅(qū)入和溝槽形成的方法的替代方式。 圖3E(如沿著圖例A-A’看到的，其示出了該形成)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、暴露的光致抗蝕劑315D，以及溝槽335。圖3E與圖3C至圖3D的比較表明，圖3E所示的方法并不使用導(dǎo)致更少的處理步驟且在最終HED整流器裝置的場區(qū)域和有源區(qū)域之間導(dǎo)致可能更平坦的表面的硬掩模層330。在環(huán)境壓力下，在氮氣中執(zhí)行P-iso 驅(qū)入。由于使用暴露的光致抗蝕劑315D圖案作為蝕刻掩模并且不形成硬掩模層330，所以， 該過程減小或消除了場氧化物區(qū)域320和氧化物硬掩模層330之間的氧化物厚度變化。選擇蝕刻工藝，使得蝕刻對硅具有選擇性，而不是暴露的光致抗蝕劑315D材料。圖3F示出了具有已經(jīng)形成的溝槽的部分制造的HED整流器中的屏蔽電介質(zhì)層和多晶硅的形成。圖3F(如沿著圖例A-A’看到的，其示出了屏蔽電介質(zhì)層和多晶硅的形成) 包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽335、屏蔽電介質(zhì)層340， 以及多晶硅345。在沉積屏蔽電介質(zhì)層340之前，清理部分制造的HED整流器。清理過程可以包括氟化氫(HF)蝕刻和第二軟蝕刻，第二軟蝕刻可清理溝槽335并去除殘余的聚合物。 一旦清理了 HED整流器，便形成屏蔽電介質(zhì)層340(也稱作柵極氧化物)。在一些實施方式中，可用熱的方法生長屏蔽電介質(zhì)層340，利用原子層沉積、物理氣相沉積、化學氣相沉積， 或它們的組合，來沉積屏蔽電介質(zhì)層;340。在一個實施方式中，屏蔽電介質(zhì)層340可具有大約400±50 A的厚度。然而，屏蔽電介質(zhì)層；340的厚度的范圍可以從200至5000 A，取決于特定的應(yīng)用。屏蔽電介質(zhì)層的質(zhì)量和厚度決定了器件的電場容量和擊穿電壓。沉積屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓。沿著溝槽335的底部和側(cè)壁，并沿著外延層 302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，來沉積屏蔽電介質(zhì)層340。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^在超過1000°C的高溫下將HED整流器暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣來形成屏蔽電介質(zhì)層340。屏蔽電介質(zhì)層340可在溝槽335中形成厚底氧化物(TBO)，以改善擊穿電壓能力。在沉積屏蔽電介質(zhì)層340之后，將多晶硅345材料沉積在溝槽335的內(nèi)部和屏蔽電介質(zhì)層340的頂部上。沉積在溝槽335中和屏蔽電介質(zhì)層340上的多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500A的厚度。然后，通過注入硼來使多晶硅材料摻雜。在一個實施方式中，利用高載體濃度將硼注入到未摻雜的多晶硅材料中。圖3G示出了使多晶硅退火、去除過量的多晶硅，并在圖3F所示的部分制造的HED 整流器中蝕刻凹槽的過程。圖3G(如沿著圖例A-A’看到的，其示出了使多晶硅退火、去除過量的多晶硅以及蝕刻凹槽)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽335、屏蔽電介質(zhì)層340，以及多晶硅345。一旦清理了 HED整流器，便通過加熱部分HED 整流器來使多晶硅345材料退火。然后，利用CMP去除過量的多晶硅345材料。CMP處理利用化學漿料和為了去除多晶硅薄膜而專門設(shè)計的耐磨研磨墊，去除了沉積在溝槽335外部的屏蔽電介質(zhì)層；340的頂部上的過量的多晶硅345材料。CMP工具在晶片的頂面上分配化學漿料混合物。然后，降低研磨頭(其具有附接至頭部的研磨墊)，以與上多晶硅表面和漿料接觸。由與研磨墊的力(由所述頭部提供)結(jié)合的漿料提供的輕微的化學蝕刻使多晶硅對屏蔽電介質(zhì)表面平坦化。也可用CMP處理來去除設(shè)置在溝槽335外部的屏蔽電介質(zhì)層 340的一部分，在溝槽335外部留下比溝槽335內(nèi)部更薄的屏蔽電介質(zhì)層340。在已經(jīng)用 CMP處理部分HED整流器之后，所得的部分HED整流器具有部分地在外延層302上延伸的屏蔽電介質(zhì)層；340，以及用多晶硅345材料填充溝槽335直到屏蔽電介質(zhì)層340并與屏蔽電介質(zhì)層；340的頂部平齊的溝槽335。在其它實施方式中，使用CMP處理來進一步去除平臺的頂部上的剩余的屏蔽電介質(zhì)。在該實施方式中，可用終點檢測器來確定何時已去除多晶硅。在去除多晶硅之后，可將該CMP處理改變成不同的CMP處理，以去除屏蔽電介質(zhì)層。改變成不同的CMP處理可以包括，將漿料組成和焊盤磨損性改變成被設(shè)計為蝕刻氧化物的漿料組成和焊盤磨損性。一旦改變了 CMP設(shè)置和處理，便使用這種新的CMP處理從平臺表面去除屏蔽電介質(zhì)。當使硅暴露時，停止這種新的CMP處理。圖:3H(如沿著圖例A-A’看到的，其示出了在已經(jīng)沉積了幾個金屬層之后部分制造的HED整流器)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽335、屏蔽電介質(zhì)層340、和多晶硅345、硅化鎳層(NiSi) 360、頂部金屬365以及開口 370。通過在平坦化的區(qū)域上沉積鎳來形成NiSi層360，所述區(qū)域在溝槽335中具有暴露的多晶硅345，并具有在溝槽335之間形成平臺的暴露的硅。當將鎳從基板300暴露于硅時，形成了硅化鎳 (NiSi)，并且，施加一些后續(xù)的范圍從250°C至550°C的熱處理。從氧化物區(qū)域去除未反應(yīng)的鎳。在一些情況中，可留下未反應(yīng)的鎳。在一些實施方式中，可濺射沉積NiSi層，并且，厚度可以是大約600 A。在其它實施方式中，NiSi層的厚度的范圍可以是從100 A至1000 A。 在一些實施方式中，可蝕刻NiSi層，以在執(zhí)行附加步驟之前清理表面。NiSi層360可以可替換地是其它形成肖特基層的材料，例如，鉬、鈷等。通過在NiSi層360和已經(jīng)沉積在場氧化物區(qū)域320上的屏蔽電介質(zhì)層340上沉積Al/Si/Cu來形成頂層365。在形成頂層365之后，蝕刻頂層365的一部分，以形成開口 370。在該蝕刻過程中，將頂層365向下蝕刻至場氧化物區(qū)域320。在一些實施方式中，此時也可蝕刻未反應(yīng)的鎳，因此使釘在有源單元上的可能的鋁最小化，并減少處理步驟的數(shù)量。圖31 (如沿著圖例A-A’看到的，其示出了在形成具有開口 370的頂層365之后部分制造的HED整流器)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽 335、屏蔽電介質(zhì)層340、和多晶硅345、NiSi層360、頂部金屬365、電介質(zhì)層375以及掩模層380。通過在圖3H所示的整個結(jié)構(gòu)上沉積電介質(zhì)材料來形成電介質(zhì)層375。電介質(zhì)材料可以是聚酰亞胺、BCB、氮化物、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、 聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、或二氧化硅。 在沉積電介質(zhì)材料之后，在電介質(zhì)層上施加掩模層380，并且，蝕刻電介質(zhì)層的一部分，在場氧化物區(qū)域320的大部分上并在頂部金屬的一部分上，但是不在溝槽335上，留下電介質(zhì)材料。然后，在合成氣體或包含允許任何可能存在于金屬和Si之間或金屬和待消耗的金屬之間的中間層(界面層)的氣體的氫氣存在的情況下，通過使器件經(jīng)受范圍在350°C-50(TC 之間的溫度，使該器件合金化。這種合金化通過硅基板300、NiSi層360和頂層365之間的相互擴散來形成改善的接觸。該合金步驟還可用來使任何表面狀態(tài)(即，在氧化物處捕獲至硅界面的界面)退火。圖3J示出了在形成圖案化的電介質(zhì)層375之后圖31所示的部分制造的HED整流器。圖3J(如沿著圖例A-A’看到的，其示出了在形成圖案化的電介質(zhì)層375之后的部分制造的HED整流器)包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽335、屏蔽電介質(zhì)層340、和多晶硅345、NiSi層360、頂部金屬365、電介質(zhì)層375以及可焊接的頂部金屬(STM)層385。在形成STM層385之前，清理圖31所示的HED整流器，以去除可能已經(jīng)形成的AlO3薄膜。通過沉積可焊接的材料(例如，Ti/NiV/Ag，Ta/Cu，錫或其它可焊接的金屬)來形成STM層385?？梢允褂酶鞣N沉積方法(例如，化學沉積)來形成STM層385。 在沉積STM層385之后，可在頂部上形成圖案用于后面的結(jié)合。在一些實施方式中，可使用 CMP進一步蝕刻或處理STM層385。在一些實施方式中，電介質(zhì)層375和STM層385的頂部基本上是共面的。
圖I示出了在形成STM層385之后圖3J所示的部分制造的HED整流器，如沿著圖例A-A’看到的，并且包括基板300、外延層302、場氧化物區(qū)域320、注入?yún)^(qū)域325、溝槽 335、屏蔽電介質(zhì)層340、多晶硅345、NiSi層360、頂部金屬365、電介質(zhì)層375、STM層385， 以及背部金屬390。在形成背部層390之前，基板300的底部經(jīng)歷了磨掉一部分基板300的機械背部研磨處理。在研磨處理之后，形成背部金屬390。背部金屬390可包括Ti、NiV和 Ag以及其它金屬的層，并且，不限于這些特定的金屬膜。圖4是示出了利用CMP使沉積在溝槽中和沉積在基板上的外延層上的多晶硅平坦化來形成半導(dǎo)體器件的方法的流程圖。利用CMP使多晶硅平坦化而制造的半導(dǎo)體器件在邊緣終端和溝槽之間以及在溝槽和平臺區(qū)域之間具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作405中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作440中，生長硬掩模氧化物。將在后續(xù)的操作中使用硬掩模，以形成各種包括溝槽335的特征。在操作445中，使硬掩模圖案化。在操作450 中，使用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m 的間距，范圍從0. 4至0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0 μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作455 中，去除硬掩模?？墒褂酶鞣N技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只去除剩余的硬掩模氧化物的濕法Β0Ε、或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作455是可選的，并且，可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作460中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓?？赏ㄟ^以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部和注入?yún)^(qū)域325，形成屏蔽電介質(zhì)層340。根據(jù)器件的擊穿電壓，屏蔽電介質(zhì)層340可具有范圍從200 A至5000 A的厚度。在一個實施方式中，屏蔽電介質(zhì)層340可具有大約400±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣，來形成屏蔽電介質(zhì)層340。在操作465中，將多晶硅345材料沉積在溝槽335內(nèi)以及屏蔽電介質(zhì)層340的頂部上。在一個實施方式中，多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度?？捎脦追N方法來摻雜多晶硅，例如， 多晶硅的氣相摻雜或具有摻雜劑物質(zhì)(例如，硼、磷、砷(摻雜物質(zhì)不限于這些實例))的摻雜劑離子的注入。在另一實施方式中，多晶硅可以是單晶多晶硅。在另一實施方式中，多晶硅可以是，在沉積循環(huán)的過程中利用摻雜劑氣體原位摻雜的多晶硅。在操作470中，去除過量的多晶硅335材料，并使多晶硅對硅平臺區(qū)域平坦化。在一個實施方式中，利用CMP來執(zhí)行該平坦化。CMP處理去除了設(shè)置在溝槽335外部的屏蔽電介質(zhì)層340的頂部上的過量的多晶硅335材料。還可用CMP處理來去除一些設(shè)置在溝槽335外部的屏蔽電介質(zhì)層340，在溝槽335外部留下比溝槽335內(nèi)部更薄的屏蔽電介質(zhì)層340。在已經(jīng)用CMP處理部分HED 整流器之后，所得的部分HED整流器具有部分地在外延層302上延伸的屏蔽電介質(zhì)層340， 以及多晶硅345材料填充溝槽335直到屏蔽電介質(zhì)層340并與屏蔽電介質(zhì)層340的頂部齊平的溝槽335。利用CMP平坦化多晶硅，會產(chǎn)生具有多晶硅和柵極氧化物的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化所形成的多晶硅和柵極氧化物的區(qū)域形成了基本上平直的連續(xù)表面。接下來，在操作472中，在外延層302中形成場介電區(qū)域320 (其可以是氧化物區(qū)域)，并且使其凹入到外延層302中，其中一些場介電區(qū)域320位于外延層302平面的上方。 在一個實施方式中，沉積場介電區(qū)域320。在操作475中，沉積肖特基金屬化層。接下來，在操作480中，形成肖特基勢壘硅化物。在一些實施方式中，省略了肖特基金屬化層，并且不使用操作475和480。在操作485中，形成包含鋁的頂部金屬365。在肖特基金屬化層上并在柵極氧化物層的一部分上形成頂部金屬365。在操作490中，形成電介質(zhì)層375和STM層 385。電介質(zhì)可以是聚酰亞胺、PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅、或一些其它電介質(zhì)。根據(jù)一個圖案形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。最后，在操作498中，完成HED整流器。圖5是示出了使用CMP使場氧化物層平坦化，并且使用CMP使沉積在溝槽中和外延層上的多晶硅平坦化來形成半導(dǎo)體器件的方法的流程圖。使用CMP使場氧化物層和多晶硅平坦化而制造的半導(dǎo)體器件，在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作505中開始。該基板可以是具有沉積在頂部上的外延層的N-型晶片。接下來，在操作510中，使用 LOCOS氧化方法來產(chǎn)生場終端區(qū)域。接下來，在操作515中，利用氧化處理在基板上形成焊盤氧化物層305。焊盤氧化物層305的厚度的范圍可以從200 A至400 A。在操作520中，將氮化物層310沉積在焊盤氧化物層305上。氮化物層310的厚度的范圍從1000 A至1500 A。在操作525中，利用光刻和蝕刻在焊盤氧化物層305和氮化物層310中形成圖案。在該操作中，還去除了光致抗蝕劑。在形成圖案之后，在操作530中，在外延層302中形成場氧化物區(qū)域320，并且使其凹入到外延層302中，其中一些場氧化物區(qū)域320位于外延層302 平面的上方。在操作535中，利用CMP蝕刻工藝來平坦化場氧化物區(qū)域，以產(chǎn)生具有場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面。在操作540中，沉積或生長硬掩模氧化物。在后續(xù)操作中，將使用硬掩模來形成各種包括溝槽335的特征。在操作545中，使硬掩模圖案化。在操作550中，利用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4 至0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0 μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作555中，去除硬掩模?？梢允褂酶鞣N技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只用對場氧化物最小的沖擊(腐蝕)來去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作555是可選的，并且可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作560中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓?？赏ㄟ^以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域 325，形成屏蔽電介質(zhì)層340。屏蔽電介質(zhì)層340可具有大約400 ±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣，來形成屏蔽電介質(zhì)層340。在操作565中，將多晶硅345材料沉積在溝槽335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作570中，去除過量的多晶硅335材料，并使多晶硅對硅平臺區(qū)域平坦化。 在一個實施方式中，利用CMP來執(zhí)行該平坦化。CMP處理去除了設(shè)置于溝槽335外部的屏蔽電介質(zhì)層340的頂部上的過量的多晶硅335材料。還可用CMP處理來去除設(shè)置于溝槽335 外部的一些屏蔽電介質(zhì)層340，在溝槽335外部留下比溝槽335內(nèi)部更薄的屏蔽電介質(zhì)層 340。在已經(jīng)用CMP處理部分HED整流器之后，所得的部分HED整流器具有部分地在外延層 302上延伸的屏蔽電介質(zhì)層340，以及多晶硅345材料填充溝槽335直到屏蔽電介質(zhì)層340 并與屏蔽電介質(zhì)層340的頂部齊平的溝槽335。利用CMP平坦化多晶硅會產(chǎn)生具有多晶硅、 柵極氧化物和場氧化物的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的多晶硅、柵極氧化物和場氧化物的區(qū)域形成基本上平的鄰接表面?？捎没虿挥谜掌瑘D案(光學圖案)來執(zhí)行該處理。在操作575中，沉積肖特基金屬化層。接下來，在操作580中，形成肖特基勢壘硅化物。在操作585中，形成包含鋁的頂部金屬365。在肖特基金屬化層上并在柵極氧化物層的一部分上形成頂部金屬365。在操作590中，形成電介質(zhì)層375和STM層385。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。在一些實施方式中，電介質(zhì)層375是聚酰亞胺。可替換地，電介質(zhì)層375可以是PECVD氧氮化物、PECVD氮化物、BCB、 用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。最后，在操作 598中，完成HED整流器。圖6是示出了利用CMP使氧化物層平坦化來形成半導(dǎo)體器件的方法的流程圖。利用CMP使氧化物層平坦化而制造的半導(dǎo)體器件，在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作605中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作610中，利用LOCOS氧化方法來產(chǎn)生場終端區(qū)域。接下來，在操作615中，利用氧化處理在基板上形成焊盤氧化物層305。焊盤氧化物層305的厚度的范圍可以從200 A至400 A0 在操作620中，將氮化物層310沉積在焊盤氧化物層305上。氮化物層310的厚度的范圍從1000 A至1500 A。在操作625中，利用光刻和蝕刻在焊盤氧化物層305和氮化層310中形成圖案。在此操作中，還去除光致抗蝕劑。在形成圖案之后，在操作630中，在外延層302 中形成場氧化物區(qū)域320，并且使其凹入到外延層302中，其中一些場氧化物區(qū)域320位于外延層302平面的上方。在操作635中，利用CMP蝕刻工藝來平坦化場氧化物區(qū)域，以產(chǎn)生具有場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面。在操作640中，生長硬掩模氧化物。在后續(xù)操作中，將使用硬掩模來形成各種包括溝槽335的特征。在操作645中，使硬掩模圖案化。在操作650中，利用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4至 0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0 μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作655中，去除硬掩模。可利用各種技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只用對場氧化物最小的沖擊來去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作655是可選的，并且，可留下硬掩模以用于未來去除后多晶硅蝕刻。
在操作660中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓?？赏ㄟ^以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域 325，形成屏蔽電介質(zhì)層340。屏蔽電介質(zhì)層340可具有大約400 ±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣，來形成屏蔽電介質(zhì)層340。在操作665 中，將多晶硅345材料沉積在溝槽335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作670中，去除過量的多晶硅335材料。在一個實施方式中，利用氧化物 /氮化物/氧化物(ONO)蝕刻工藝來去除過量的多晶硅335?？捎没虿挥谜掌瑘D案來執(zhí)行該處理。 在操作675中，沉積肖特基金屬化層。接下來，在操作680中，形成肖特基勢壘硅化物。在操作685中，形成包含鋁的頂部金屬365。在肖特基金屬化層上，并在柵極氧化物層的一部分上，形成頂部金屬365。在操作690中，形成電介質(zhì)層375和STM層385。電介質(zhì)層 375可以是聚酰亞胺、PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、 聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬 365上形成STM層385。最后，在操作698中，完成HED整流器。圖7是示出了利用CMP使場氧化物層平坦化，利用CMP使沉積于溝槽中和外延層上的多晶硅平坦化，并且利用CMP使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。利用 CMP使場氧化物層、多晶硅和STM層平坦化而制造的半導(dǎo)體器件，在邊緣終端和溝槽之間， 并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作705中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作710中，利用LOCOS氧化方法來產(chǎn)生場終端區(qū)域。接下來，在操作715 中，利用氧化處理在基板上形成焊盤氧化物層305。焊盤氧化物層305的厚度的范圍可以從 200 A至400 A。在操作720中，將氮化物層310沉積在焊盤氧化物層305上。氮化物層310 的厚度的范圍從1000 A至1500 A。在操作725中，利用光刻和蝕刻在焊盤氧化物層305和氮化物層310中形成圖案。在該操作中，還去除光致抗蝕劑。在形成圖案之后，在操作730 中，在外延層302中形成場氧化物區(qū)域320，并且使其凹入到外延層302中，其中一些場氧化物區(qū)域320位于外延層302平面的上方。在操作735中，利用CMP蝕刻工藝來平坦化場氧化物區(qū)域，以產(chǎn)生具有場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面。在操作740中，生長硬掩模氧化物。在后續(xù)操作中，將使用硬掩模來形成各種包括溝槽335的特征。在操作745中，使硬掩模圖案化。在操作750中，利用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4至 0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0 μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作755中，去除硬掩模。可以使用各種技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只用對場氧化物最小的沖擊來去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作755是可選的，并且，可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作760中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓。可通過以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域 325，形成屏蔽電介質(zhì)層340。屏蔽電介質(zhì)層340可具有大約400 ±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣，來形成屏蔽電介質(zhì)層340。在操作765 中，將多晶硅345材料沉積在溝槽335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作770中，去除過量的多晶硅335材料，并使多晶硅對硅平臺區(qū)域平坦化。 在一個實施方式中，利用CMP執(zhí)行該平坦化。CMP處理去除了設(shè)置在溝槽335外部的屏蔽電介質(zhì)層340的頂部上的過量的多晶硅335材料。還可用CMP處理來去除設(shè)置于溝槽335 外部的一些屏蔽電介質(zhì)層340，在溝槽335外部留下比溝槽335內(nèi)部更薄的屏蔽電介質(zhì)層 340。在已經(jīng)用CMP處理部分HED整流器之后，所得的部分HED整流器具有部分地在外延層 302上延伸的屏蔽電介質(zhì)層340，以及多晶硅345材料填充溝槽335直到屏蔽電介質(zhì)層340 并與屏蔽電介質(zhì)層340的頂部齊平的溝槽335。利用CMP平坦化多晶硅會產(chǎn)生具有多晶硅、 柵極氧化物和場氧化層的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的多晶硅、柵極氧化物和場氧化物的區(qū)域形成基本上平的鄰接表面。可用或不用照片圖案來執(zhí)行該處理。在操作775中，沉積肖特基金屬化層。接下來，在操作780中，形成肖特基勢壘硅化物。在操作785中，形成包含鋁的頂部金屬365。在肖特基金屬化層上，并在柵極氧化物層的一部分上，形成頂部金屬365。在操作790中，形成電介質(zhì)層375和STM層385。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。在一些實施方式中，電介質(zhì)層375是聚酰亞胺?？商鎿Q地，電介質(zhì)層375可以是PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。在操作795中， 利用CMP來去除STM層385材料。CMP處理去除了設(shè)置于頂部金屬365的頂部上并靠近電介質(zhì)層375的過量的STM層385材料。在已經(jīng)用CMP處理了部分HED整流器之后，所得的部分HED整流器具有基本上共面的電介質(zhì)層375和STM層385，使得，二者形成齊平的頂面。 利用CMP平坦化STM層385會產(chǎn)生具有電介質(zhì)層375材料和STM層385材料的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的電介質(zhì)層375材料和STM層385材料的區(qū)域形成基本上平的鄰接表面。最后，在操作798中，完成HED整流器。圖8是示出了利用CMP以使沉積于溝槽中和外延層上的多晶硅平坦化，并且利用 CMP以使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。利用CMP以使多晶硅和STM層平坦化而制造的半導(dǎo)體器件，在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作805中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作840中，生長硬掩模氧化物。在后續(xù)操作中，將使用硬掩模來形成各種包括溝槽335的特征。在操作845 中，使硬掩模圖案化。在操作850中，利用蝕刻工藝來形成溝槽335。在一個實施方式中， 溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4至0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作855中，去除硬掩模?？衫酶鞣N技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的 CMP。在一些實施方式中，操作855是可選的，并且，可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作860中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓。可通過以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部和注入?yún)^(qū)域325，形成屏蔽電介質(zhì)層;340。屏蔽電介質(zhì)層340可具有大約400±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣) 中稀釋的氧氣，來形成屏蔽電介質(zhì)層；340。在操作865中，將多晶硅345材料沉積在溝槽 335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約 5500 A±500A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作870中，去除過量的多晶硅335材料，并使多晶硅對硅平臺區(qū)域平坦化。在一個實施方式中，利用CMP來執(zhí)行該平坦化。CMP處理去除了設(shè)置于溝槽335外部的屏蔽電介質(zhì)層340的頂部上的過量的多晶硅335材料。還可用CMP處理來去除設(shè)置于溝槽335外部的一些屏蔽電介質(zhì)層340，在溝槽335外部留下比溝槽335內(nèi)部更薄的屏蔽電介質(zhì)層340。在已經(jīng)用CMP處理部分HED 整流器之后，所得的部分HED整流器具有部分地在外延層302上延伸的屏蔽電介質(zhì)層340， 以及多晶硅345材料填充溝槽335直到屏蔽電介質(zhì)層340并與屏蔽電介質(zhì)層340的頂部齊平的溝槽335。利用CMP平坦化多晶硅會產(chǎn)生具有多晶硅和柵極氧化物的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的多晶硅和柵極氧化物的區(qū)域形成基本上平直的連續(xù)表面?？捎没虿挥谜掌瑘D案來執(zhí)行該處理。接下來，在操作872中，在外延層302中形成場介電區(qū)域320 (其可以是氧化物區(qū)域)，并且使其凹入到外延層302中，其中一些場介電區(qū)域320位于外延層302平面的上方。 在操作875中，沉積肖特基金屬化層。接下來，在操作880中，形成肖特基勢壘硅化物。在操作885中，形成包含鋁的頂部金屬365。在肖特基金屬化層上，并在柵極氧化物層的一部分上，形成頂部金屬365。在操作890中，形成電介質(zhì)層375和STM層385。在一些實施方式中，電介質(zhì)層375是聚酰亞胺?？商鎿Q地，電介質(zhì)層375可以是PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。在操作895中，利用CMP 去除STM層385材料。CMP處理去除了設(shè)置于頂部金屬365的頂部上并靠近電介質(zhì)層375 的過量的STM層385材料。在已經(jīng)用CMP處理了部分HED整流器之后，所得的部分HED整流器具有基本上共面的電介質(zhì)層375和STM層385，使得二者形成平齊的頂面。利用CMP平坦化STM層385會產(chǎn)生具有電介質(zhì)層375材料和STM層385材料的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的電介質(zhì)層375材料和STM層385材料的區(qū)域形成基本上平的鄰接表面。最后，在操作898中，完成HED整流器。圖9是示出了利用CMP以使氧化物層平坦化并利用CMP以使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。利用CMP使氧化物層和STM層平坦化而制造的半導(dǎo)體器件， 在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作905中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作910中，利用LOCOS氧化方法來產(chǎn)生場終端區(qū)域。接下來，在操作915中，利用氧化處理在基板上形成焊盤氧化物層305。焊盤氧化物層305的厚度的范圍可以從200 A至400 A。在操作920中，將氮化物層310沉積在焊盤氧化物層305上。氮化物層310的厚度的范圍從1000 A至1500 A。在操作925中，利用光刻和蝕刻在焊盤氧化物層305和氮化物層310中形成圖案。在該操作中，還去除光致抗蝕劑。 在形成圖案之后，在操作930中，在外延層302中形成場氧化物區(qū)域320，并且使其凹入到外延層302中，其中一些場氧化物區(qū)域320位于外延層302平面的上方。在操作935中，利用CMP蝕刻工藝來平坦化場氧化物區(qū)域，以產(chǎn)生具有場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面。在操作940中，生長硬掩模氧化物。在后續(xù)操作中，將使用硬掩模來形成各種包括溝槽335的特征。在操作945中，使硬掩模圖案化。在操作950中，利用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4至 0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. 0 μ m的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作955中，去除硬掩模?？梢允褂酶鞣N技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只用對場氧化物最小的沖擊來去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作955是可選的，并且可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作960中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓?？赏ㄟ^以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域 325，形成屏蔽電介質(zhì)層340。屏蔽電介質(zhì)層340可具有大約400 ±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部、場氧化物區(qū)域320和注入?yún)^(qū)域325，形成連續(xù)薄膜。可通過將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣)中稀釋的氧氣，來形成屏蔽電介質(zhì)層340。在操作965 中，將多晶硅345材料沉積在溝槽335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作970中，去除過量的多晶硅335材料。在一個實施方式中，利用ONO蝕刻工藝來去除過量的多晶硅335?？捎没虿挥谜掌瑘D案來執(zhí)行該處理。在操作975中，沉積肖特基金屬化層。接下來，在操作980中，形成肖特基勢壘硅化物。在操作985中，形成包含鋁的頂部金屬365。在肖特基金屬化層上，并在柵極氧化物層的一部分上，形成頂部金屬365。在操作990中，形成電介質(zhì)層375和STM層385。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。在操作995中，利用CMP來去除STM層385材料。CMP處理去除了設(shè)置于頂部金屬365的頂部上并靠近電介質(zhì)層375的過量的STM層385材料。在已經(jīng)用CMP處理了部分HED整流器之后，所得的部分HED整流器具有基本上共面的電介質(zhì)層375和STM層385，使得二者形成平齊的頂面。利用CMP平坦化STM層385會產(chǎn)生具有電介質(zhì)層375材料和STM層385材料的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的電介質(zhì)層375材料和STM層385材料的區(qū)域形成基本上平直的連續(xù)表面。在一些實施方式中，電介質(zhì)層375是聚酰亞胺?？商鎿Q地，電介質(zhì)層375 可以是PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、 二氧化硅，或一些其它電介質(zhì)。最后，在操作998中，完成HED整流器。圖10是示出了利用CMP使STM層平坦化來形成半導(dǎo)體器件的方法的流程圖。利用CMP使STM層平坦化而制造的半導(dǎo)體器件，在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。當提供基板時，該方法在操作1005中開始。該基板可以是具有沉積于頂部上的外延層的N-型晶片。接下來，在操作1040中，生長硬掩模氧化物。在后續(xù)操作中，將用硬掩模來形成各種包括溝槽335的特征。在操作1045中，使硬掩模圖案化。在操作1050中，利用蝕刻工藝來形成溝槽335。在一個實施方式中，溝槽335具有范圍從0. 8至1. 0 μ m的間距，范圍從0. 4至0. 6 μ m的臨界尺寸，以及范圍從0. 5至5. Ομπι的深度。然而，在其它實施方式中，對于間距、臨界尺寸和深度，溝槽可具有在這些范圍之外的值。在操作1055中，去除硬掩模?？梢岳酶鞣N技術(shù)或技術(shù)的組合來去除硬掩模，例如，蝕刻、只去除剩余的硬掩模氧化物的濕法Β0Ε，或使場對有源區(qū)域平坦化的CMP。在一些實施方式中，操作1055是可選的，并且可留下硬掩模以用于未來去除后多晶硅蝕刻。在操作1060中，形成屏蔽電介質(zhì)層340，使得其遵循溝槽和基板的輪廓?？赏ㄟ^以下方式來形成屏蔽電介質(zhì)層340 生長氧化物層、沉積氧化物層，或生長并沉積氧化物的組合。沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部和注入?yún)^(qū)域325，形成屏蔽電介質(zhì)層；340。屏蔽電介質(zhì)層340可具有大約400±50 A的厚度。在一些實施方式中，屏蔽電介質(zhì)層340可沿著溝槽335的底部和側(cè)壁，并沿著外延層302的頂部和注入?yún)^(qū)域325，形成連續(xù)薄膜?？赏ㄟ^將HED整流器在高溫下暴露于在惰性氣體(例如，氬氣、氦氣或氙氣) 中稀釋的氧氣，來形成屏蔽電介質(zhì)層；340。在操作1065中，將多晶硅345材料沉積在溝槽 335內(nèi)和屏蔽電介質(zhì)層340的頂部上。多晶硅材料是無定形的未摻雜的多晶硅，并具有大約 5500 A+500 A的厚度。然后，可通過注入硼來摻雜多晶硅材料。在操作1070中，去除過量的多晶硅335材料。在一個實施方式中，利用ONO蝕刻工藝來去除過量的多晶硅335。 可用或不用照片圖案來執(zhí)行該處理。接下來，在操作1072中，在外延層302中形成場介電區(qū)域320 (其可以是氧化物區(qū)域)，并且使其凹入到外延層302中，其中一些場介電區(qū)域320位于外延層302平面的上方。 在操作1075中，沉積肖特基金屬化層。接下來，在操作1080中，形成肖特基勢壘硅化物。在操作1085中，形成包含鋁的頂部金屬365。在肖特基金屬化層上，并在柵極氧化物層的一部分上，形成頂部金屬365。在操作1090中，形成電介質(zhì)層375和STM層385。在一些實施方式中，電介質(zhì)層375是聚酰亞胺。可替換地，電介質(zhì)層375可以是PECVD氧氮化物、PECVD 氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。根據(jù)圖案來形成電介質(zhì)層375，并在頂部金屬365上形成STM層385。在操作1095中，利用 CMP來去除STM層385材料。CMP處理去除了設(shè)置于頂部金屬365的頂部上并靠近電介質(zhì)層375的過量的STM層385材料。在已經(jīng)用CMP處理了部分HED整流器之后，所得的部分 HED整流器具有基本上共面的電介質(zhì)層375和STM層385，使得二者形成平齊的頂面。利用 CMP平坦化STM層385會產(chǎn)生具有電介質(zhì)層375材料和STM層385材料的基本上平坦的區(qū)域的基本上平坦的表面。通過平坦化形成的電介質(zhì)層375材料和STM層385材料的區(qū)域形成基本上平的鄰接表面。最后，在操作I098中，完成HED整流器。圖11示出了根據(jù)以上參考圖3-10描述的方法，沿著圖2C所示的圖例A-A’制造的半導(dǎo)體器件的橫截面圖。圖11所示的半導(dǎo)體器件是利用CMP以使場氧化物層、多晶硅和/ 或STM層平坦化而制造的HED整流器。半導(dǎo)體器件在邊緣終端和溝槽之間，并在溝槽和平臺區(qū)域之間，具有平面結(jié)構(gòu)，以減小由非平面性所導(dǎo)致的反向漏電電流。半導(dǎo)體器件包括基板 1100、外延層1102、場氧化物區(qū)域1120、注入?yún)^(qū)域1125、溝槽1135、屏蔽電介質(zhì)層1140、多晶硅1145、NiSi層1160、頂部金屬1165、電介質(zhì)層1175、STM層1185，以及背部金屬1190。 基板1100可以是N-型晶片，其先前已用激光劃線，以包括諸如器件類型、批號和晶片號的信息?；?100還可以是高度摻雜的N+基板。形成于基板1100上的外延層1102，可制造為與基板1100具有相同導(dǎo)電率或不同導(dǎo)電率。當基板1100和外延層1102是相同導(dǎo)電率的類型時，形成M0SFET，并且，當基板1100具有與外延層1102相反的導(dǎo)電率類型時，形成IGBT。在一些實施方式中，外延層1102由輕摻雜的η-型材料制成。場氧化物區(qū)域1120 延伸到外延層1102中，并具有與外延層1102的頂面共面的頂面。在一些實施方式中，利用 CMP制造該共面表面。通過在外延層1102中注入硼來制造注入?yún)^(qū)域1125。在一些實施方式中，增加注入能量，以便在場氧化物層1120下制造P-iso。通過蝕刻來形成溝槽1135，并且其具有范圍從約2250 A至約2450 A的最終厚度和范圍從約1275nm至約1555nm的最終深度。溝槽的寬度和深度可在這些范圍之外變化。在一個實施方式中，溝槽的深度是大約1415nm。屏蔽電介質(zhì)層1140可具有大約400±50 A的厚度，并遵循溝槽和基板的輪廓。生長屏蔽電介質(zhì)層1140，使得其為溝槽1135的底部和側(cè)壁加襯，并沿著外延層1102的頂部、場氧化物區(qū)域1120和注入?yún)^(qū)域1125。在一些實施方式中，屏蔽電介質(zhì)層1140可沿著溝槽1135的底部和側(cè)壁，并沿著外延層1102的頂部、場氧化物區(qū)域1120和注入?yún)^(qū)域1125，形成連續(xù)薄膜。 沉積在溝槽1135內(nèi)和屏蔽電介質(zhì)層1140上的多晶硅材料1145是無定形的未摻雜的多晶硅，并具有大約5500 A±500 A的厚度。然后，通過注入硼來摻雜多晶硅材料1145。多晶硅材料1145基本上填充溝槽1135，并產(chǎn)生這樣的結(jié)構(gòu)，其中，多晶硅材料1145具有與柵極氧化物和/或場氧化物1120的頂面共面的頂面。在一些實施方式中，利用CMP來制造該共面表面。通過以下方式來形成NiSi層1160 首先在平坦化區(qū)域(其具有在溝槽1135中暴露的多晶硅1145和在溝槽1135之間形成平臺的暴露的硅)上沉積鎳，然后使鎳經(jīng)受由以下源產(chǎn)生的外部熱量，例如，快速加溫退火(RTA)、加熱吸盤，以及爐子來源(可以使用其它熱源，并且熱源不限于這些)。當將鎳從基板1100暴露于硅并受到由以下源產(chǎn)生的外部熱量時，NiSi形成，例如，快速加溫退火(RTA)、加熱吸盤，以及爐子來源(可以使用其它熱源， 并且熱源不限于這些)。在一些實施方式中，存在未反應(yīng)的殘余的鎳。在一些實施方式中，可濺射沉積該鎳層，并且厚度可以是大約600 A。頂層1165由Al/Si/Cu制成，其形成于NiSi 層1160和屏蔽電介質(zhì)層1140之上，其已經(jīng)沉積在場氧化物區(qū)域1120上。頂層1165包括用電介質(zhì)層1175填充的開口。在一個實施方式中，電介質(zhì)層1175是聚酰亞胺。可替換地， 電介質(zhì)層1175可以是PECVD氧氮化物、PECVD氮化物、BCB、用作電介質(zhì)材料的氧氮化物膜、 聚酰亞胺和沉積的氮化硅、聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、二氧化硅，或一些其它電介質(zhì)。電介質(zhì)層1175沉積于頂層1165的一部分上并填充該開口。STM層1185由可焊接的材料制成，例如，Ti/NiV/Ag、Ta/Cu，錫或其它可焊接的金屬?？墒褂酶鞣N沉積方法來形成STM層1185，例如化學沉積。電介質(zhì)層1175和STM層 1185形成可用CMP制造的基本上平坦的表面。在基板1100的背面上形成背部金屬1190。 背部金屬1190可以包括Ti、NiV和Ag或其它可焊接的金屬的層，其在基板1100的背面已經(jīng)經(jīng)歷了磨掉一部分基板1100的機械背面研磨處理之后，形成在基板1100的背面上。雖然已經(jīng)描述了本發(fā)明的具體實施方式
，但是，各種修改、替代、替代結(jié)構(gòu)和等價物也包含在本發(fā)明的范圍內(nèi)。所述發(fā)明不限于某些具體實施方式
內(nèi)的操作，而是可在其它實施方式結(jié)構(gòu)內(nèi)自由操作，因為，對于本領(lǐng)域的技術(shù)人員來說應(yīng)當顯而易見的是，本發(fā)明的范圍不限于所述系列的處理和步驟。因此，將說明書和附圖認為是示意性的，而不是限制性的。然而，將顯而易見的是， 在不背離如在權(quán)利要求書中闡述的本發(fā)明的更寬泛的精神和范圍的前提下，可以對其進行添加、減少、刪除，以及其它修改和變化。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，包括在外延層中形成場氧化物區(qū)域；其中，所述場氧化物區(qū)域延伸到所述外延層中并位于所述外延層上；在由平臺隔開的外延層中形成多個溝槽，所述多個溝槽包括側(cè)壁和底部； 形成為所述溝槽的側(cè)壁和底部加襯并基本上覆蓋所述平臺和所述場氧化物區(qū)域的屏蔽電介質(zhì)；沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋所述屏蔽電介質(zhì)； 利用化學機械平坦化(CMP)使所述多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺區(qū)域的基本上平坦的區(qū)域的基本上平坦的表面。
2.根據(jù)權(quán)利要求1所述的方法，其中，通過平坦化形成的多晶硅、屏蔽電介質(zhì)和平臺區(qū)域的區(qū)域形成基本上平的鄰接表面。
3.根據(jù)權(quán)利要求1所述的方法，進一步包括 形成頂部金屬層；以及在頂部金屬上形成電介質(zhì)層和可焊接的頂部金屬(STM)層； 其中，所述電介質(zhì)層和所述STM層的頂部基本上是共面的。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述電介質(zhì)層選自由聚酰亞胺和沉積的氮化硅、 聚酰亞胺和沉積的二氧化硅、聚酰亞胺和沉積的氧氮化硅、氮化硅、氧氮化硅、以及二氧化硅組成的組。
5.一種形成半導(dǎo)體器件的方法，包括在外延層中形成場氧化物；其中，所述場氧化物延伸到所述外延層中并位于所述外延層上；利用化學機械平坦化(CMP)使所述場氧化物平坦化，以產(chǎn)生包括場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面；在由平臺隔開的外延層中形成多個溝槽，所述多個溝槽包括側(cè)壁和底部； 形成為所述溝槽的側(cè)壁和底部加襯并基本上覆蓋所述平臺和所述場氧化物區(qū)域的屏蔽電介質(zhì)；沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋所述屏蔽電介質(zhì)。
6.根據(jù)權(quán)利要求5所述的方法，進一步包括，利用化學機械平坦化(CMP)使所述多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。
7.根據(jù)權(quán)利要求5所述的方法，其中，形成所述場氧化物包括 在基板上形成焊盤氧化物層；在所述焊盤氧化物層上形成氮化物層； 根據(jù)圖案蝕刻所述焊盤氧化物層和氮化物層； 在所述圖案中生長所述場氧化物并凹進到所述基板中；以及從有源區(qū)域去除所述焊盤氧化物層和氮化物層。
8.一種形成半導(dǎo)體器件的方法，包括在外延層中形成場氧化物；其中，所述場氧化物延伸到所述外延層中并位于所述外延層上；在由平臺隔開的外延層中形成多個溝槽，所述多個溝槽包括側(cè)壁和底部；形成為所述溝槽的側(cè)壁和底部加襯并基本上覆蓋所述平臺和所述場氧化物區(qū)域的屏蔽電介質(zhì)；沉積多晶硅以基本上填充所述多個溝槽并基本上覆蓋所述屏蔽電介質(zhì)； 在所述多晶硅上并在所述屏蔽電介質(zhì)層的一部分上形成頂部金屬； 在所述頂部金屬的第一部分上形成電介質(zhì)層； 在所述頂部金屬的第二部分上形成可焊接的頂部金屬(STM)層；以及利用化學機械平坦化(CMP)使所述STM層平坦化，以產(chǎn)生包括STM材料和電介質(zhì)材料的基本上平坦的區(qū)域的基本上平坦的表面。
9.根據(jù)權(quán)利要求8所述的方法，進一步包括，利用化學機械平坦化(CMP)使所述多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。
10.根據(jù)權(quán)利要求8所述的方法，進一步包括利用化學機械平坦化(CMP)使所述場氧化物平坦化，以產(chǎn)生包括場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的表面；以及利用化學機械平坦化(CMP)使所述多晶硅平坦化，以產(chǎn)生包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域的基本上平坦的表面。
11.根據(jù)權(quán)利要求8所述的方法，進一步包括，在所述多個溝槽上形成硅化鎳(NiSi)層。
12.—種半導(dǎo)體器件，包括 外延層；場氧化物區(qū)域，設(shè)置在所述外延層中，其中，所述場氧化物延伸到所述外延層中； 多個溝槽，包括設(shè)置在所述外延層中的側(cè)壁和底部，所述多個溝槽由多個平臺隔開； 屏蔽電介質(zhì)，為溝槽側(cè)壁和所述溝槽的底部加襯并覆蓋所述場氧化物區(qū)域； 多晶硅，基本上填充所述多個溝槽；以及基本上平坦的表面，包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，利用化學機械平坦化(CMP)形成所述基本上平坦的表面。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述基本上平坦的表面可與多晶硅、屏蔽電介質(zhì)和平臺鄰接。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，進一步包括 頂部金屬；以及設(shè)置在所述頂部金屬上的電介質(zhì)層和可焊接的頂部金屬(STM)層； 其中，所述電介質(zhì)層和所述STM層的頂部是基本上共面的。
16.一種半導(dǎo)體器件，包括 外延層；場氧化物區(qū)域，設(shè)置在所述外延層中，其中，所述場氧化物延伸到所述外延層中，并形成包括場氧化物和外延層的基本上平坦的區(qū)域的基本上平坦的第一表面；多個溝槽，包括設(shè)置在所述外延層中的側(cè)壁和底部，所述多個溝槽由多個平臺隔開； 屏蔽電介質(zhì)，為溝槽側(cè)壁和所述溝槽的底部加襯并覆蓋所述場氧化物區(qū)域；以及多晶硅，基本上填充所述多個溝槽。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，利用化學機械平坦化(CMP)形成所述第一表面。
18.一種半導(dǎo)體器件，包括 外延層；場氧化物區(qū)域，設(shè)置在所述外延層中，其中，所述場氧化物延伸到所述外延層中； 多個溝槽，包括設(shè)置在所述外延層中的側(cè)壁和底部，所述多個溝槽由多個平臺隔開； 屏蔽電介質(zhì)，為溝槽側(cè)壁和所述溝槽的底部加襯并覆蓋所述場氧化物區(qū)域； 多晶硅，基本上填充所述多個溝槽； 頂部金屬，覆蓋所述屏蔽電介質(zhì)層的一部分； 電介質(zhì)層，覆蓋所述頂部金屬的第一部分；可焊接的頂部金屬(STM)層，與所述電介質(zhì)層的相鄰設(shè)置并覆蓋所述頂部金屬的第二部分；以及基本上平坦的第一表面，包括STM材料和電介質(zhì)材料的基本上平坦的區(qū)域。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，利用化學機械平坦化(CMP)形成所述基本上平坦的第一表面。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，進一步包括基本上平坦的第二表面，包括場氧化物和外延層的基本上平坦的區(qū)域，利用化學機械平坦化(CMP)形成所述基本上平坦的第二表面；以及基本上平坦的第三表面，包括多晶硅、屏蔽電介質(zhì)和平臺的基本上平坦的區(qū)域，利用化學機械平坦化(CMP)形成所述基本上平坦的第三表面。
全文摘要
本發(fā)明提供了一種形成半導(dǎo)體器件的方法，還提供一種半導(dǎo)體器件。本發(fā)明還提供一種利用CMP技術(shù)的具有平坦表面的溝槽MOS勢壘肖特基整流器。通過使在制造的各個階段的形貌變化最小化來制造具有包括減小的反向漏電電流、可靠的可焊性特性，以及更高的制造產(chǎn)率的改善的性能的高效率二極管(HED)整流器。通過在形成場氧化物、多晶硅和/或可焊接的頂部金屬之后利用CMP處理使HED整流器平坦化，使形貌的變化最小化。
文檔編號H01L29/06GK102290350SQ201110166929
公開日2011年12月21日 申請日期2011年6月20日 優(yōu)先權(quán)日2010年6月18日
發(fā)明者托馬斯·E·格雷布斯 申請人:飛兆半導(dǎo)體公司