專(zhuān)利名稱(chēng)：接合焊盤(pán)結(jié)構(gòu)以及具有該接合焊盤(pán)結(jié)構(gòu)的晶片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及制造技術(shù)，特別涉及一種內(nèi)連線(xiàn)結(jié)構(gòu)及測(cè)試方法。
背景技術(shù)：
為了實(shí)現(xiàn)半導(dǎo)體集成電路的高集成度以及高速的目標(biāo)，縮減了半導(dǎo)體集成電路的尺寸，并且于制造過(guò)程中運(yùn)用各種不同的材料及技術(shù)。例如，運(yùn)用雙鑲嵌技術(shù)(dual damascene technology) URtMW UU1^^tMf^^^! (integrated circuits, ICs) ψ 內(nèi)連線(xiàn)結(jié)構(gòu)的電阻及電阻電容(resistance-capacitance，RC)延遲。當(dāng)集成電路的體積制作的越小，而介于相鄰導(dǎo)線(xiàn)之間的距離也隨之縮短時(shí)，可在銅質(zhì)內(nèi)連線(xiàn)技術(shù)(copper interconnect technology)上利用低介電常數(shù)(low dielectric constant， low-k)的介電材料，以減少這些延遲。半導(dǎo)體集成電路的內(nèi)連線(xiàn)結(jié)構(gòu)，將集成電路各種不同的有源元件及電路，連結(jié)至在裸片表面上的多個(gè)導(dǎo)電接合焊盤(pán)。為了更有效地在有源元件及裸片表面之間布線(xiàn)，目前已發(fā)展出多層內(nèi)連線(xiàn)結(jié)構(gòu)(multi-level interconnect structures)，以配合有源元件密度的進(jìn)展。在典型的集成電路設(shè)計(jì)中，可利用五個(gè)甚至更多個(gè)獨(dú)立的導(dǎo)電路徑的內(nèi)連線(xiàn)層， 來(lái)配合有源元件的密度。多層內(nèi)連線(xiàn)結(jié)構(gòu)包括排列在多重膜層中的金屬導(dǎo)線(xiàn)。各個(gè)獨(dú)立的膜層的金屬導(dǎo)線(xiàn)形成于層間介電(interlevel dielectric, ILD)材料中，層間介電材料電性隔絕金屬導(dǎo)線(xiàn)和內(nèi)連線(xiàn)結(jié)構(gòu)的各個(gè)膜層中的其他金屬導(dǎo)線(xiàn)，并且電性隔絕在鄰近膜層中的金屬導(dǎo)線(xiàn)。鑲嵌工藝(damascene processes)通常用于制造多層內(nèi)連線(xiàn)結(jié)構(gòu)(multi-level interconnect structures)的后段工藝(back-end-of-1 ine,BE0L)中。在鑲嵌工藝中，在層間介電層中蝕刻溝槽及導(dǎo)通孔，并且使用如銅或以銅為基礎(chǔ)的合金的導(dǎo)電材料來(lái)填充溝槽及導(dǎo)通孔，來(lái)制造介于不同膜層中的內(nèi)連線(xiàn)之間的導(dǎo)線(xiàn)及垂直導(dǎo)電路徑。多層內(nèi)連線(xiàn)結(jié)構(gòu)的導(dǎo)電路徑終止于集成電路antegrated Circuit, IC)表面的接合焊盤(pán)(bond pads)。接合焊盤(pán)為至少分布遍及裸片的頂面的相對(duì)較大的金屬面積。利用接合焊盤(pán)，讓介于集成電路和集成電路封裝的封裝基板或探針(用于晶片驗(yàn)收測(cè)試，wafer acceptance testing,WAT)之間得以電性接觸。用于晶片驗(yàn)收測(cè)試的接合焊盤(pán)也稱(chēng)為工藝控制監(jiān)測(cè)器接合焊盤(pán)(process control monitor pad, PCM pad)。每一次的探測(cè)，探針和接合焊盤(pán)之間電性即會(huì)有一次接觸，如此一來(lái)可供應(yīng)電壓或電流給集成電路，以測(cè)試裝置的功能及性能。用于晶片驗(yàn)收測(cè)試的接合焊盤(pán)可分布于裸片之間的切割線(xiàn)中。這些切割線(xiàn)在裸片單分工藝(die singulation process)期間會(huì)被切斷，其切割線(xiàn)會(huì)貫穿接合焊盤(pán)。在內(nèi)連線(xiàn)結(jié)構(gòu)上配置晶片驗(yàn)收測(cè)試接合焊盤(pán)的傳統(tǒng)方法，是在各個(gè)內(nèi)連線(xiàn)層上的切割線(xiàn)中設(shè)置接合焊盤(pán)，其排列對(duì)齊于頂金屬層的切割線(xiàn)中的接合焊盤(pán)之下，并且在各個(gè)內(nèi)連線(xiàn)層中設(shè)置連接于接合焊盤(pán)的金屬填充導(dǎo)通孔(metal-filled vias)，其排列對(duì)齊于各個(gè)在頂金屬層中的接合焊盤(pán)或探針焊盤(pán)(probe pad)之下。在第二內(nèi)連線(xiàn)層M2至頂金屬層(top metal, Μτ)形成之前，第一內(nèi)連線(xiàn)層M1中的接合焊盤(pán)可用于原位測(cè)試(in situtesting)ο裸片切割(dicing)(或單分，singulation)工藝會(huì)產(chǎn)生很大的機(jī)械應(yīng)力，此機(jī)械應(yīng)力取決于多項(xiàng)條件，包括切割寬度、裸片鋸速率(die saw speed)、裸片鋸切溫度(die saw temperature)、裸片鋸切壓力(die saw pressure)等。由于當(dāng)工藝控制監(jiān)測(cè)焊盤(pán)(process control monitor pad, PCM pad)被裸片鋸切割時(shí)會(huì)產(chǎn)生破裂(cracking)，因此傳統(tǒng)的多層內(nèi)連線(xiàn)結(jié)構(gòu)(multi-level interconnect structures)容易發(fā)生故障。根據(jù)經(jīng)驗(yàn)顯示，在裸片單分工藝期間，在切割線(xiàn)中的介電質(zhì)會(huì)于鄰近接合焊盤(pán)處破裂(cracking)，且上述破裂可能會(huì)延伸至裸片。當(dāng)?shù)徒殡姵?shù)的介電質(zhì)材料(low-k dielectric materials)(包括極低介電常數(shù)(extreme low-k, ELK)、及超低介電常數(shù)(ultra low-k,ULK))被用來(lái)作為層間介電(ILD)材料時(shí)，這個(gè)問(wèn)題將會(huì)變得更加嚴(yán)重。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種晶片，包括一基板，具有多個(gè)集成電路形成于該基板上，且在兩個(gè)該集成電路之間至少有一切割線(xiàn)；多個(gè)介電層形成于至少一切割線(xiàn)中，該介電層具有一工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)形成于該多個(gè)介電層中，該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)具有多個(gè)金屬接合焊盤(pán)，借由多個(gè)導(dǎo)電通孔互相連接；多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸進(jìn)入該基板；以及一絕緣結(jié)構(gòu)，實(shí)質(zhì)上圍繞著該多個(gè)接觸條以隔離該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)。本發(fā)明另提供一種晶片，包括一基板，具有多個(gè)集成電路形成于該基板上，且在兩個(gè)該集成電路之間至少有一切割線(xiàn)以及多個(gè)介電層形成于至少一切割線(xiàn)中，該介電層具有一工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)形成于該多個(gè)介電層中，該工藝控制監(jiān)測(cè)焊盤(pán)具有多個(gè)金屬接合焊盤(pán)，借由多個(gè)導(dǎo)電通孔彼此之間互相連接；一個(gè)或多個(gè)絕緣結(jié)構(gòu)；以及多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸以接觸該絕緣結(jié)構(gòu)。本發(fā)明尚提供一種工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，用來(lái)進(jìn)行集成電路測(cè)試及故障分析， 包括至少兩個(gè)金屬接合焊盤(pán)彼此之間借由多個(gè)導(dǎo)電通孔互相連接；多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該些接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸進(jìn)入該基板；以及一絕緣結(jié)構(gòu)實(shí)質(zhì)上圍繞著多個(gè)接觸條，以隔離該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)。本發(fā)明還提供一種工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，用來(lái)進(jìn)行集成電路測(cè)試及故障分析， 包括至少兩個(gè)金屬接合焊盤(pán)彼此之間借由多個(gè)導(dǎo)電通孔互相連接；一個(gè)或多個(gè)絕緣結(jié)構(gòu)；以及多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸以接觸該絕緣結(jié)構(gòu)。本發(fā)明的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)具有的優(yōu)點(diǎn)如下借由在裸片單分工藝中降低破裂形成及破裂延伸至裸片的可能性，以及將晶片中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)與其他裝置隔絕，避免漏電流，來(lái)增加在測(cè)試期間的集成電路的可靠度。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附附圖，作詳細(xì)說(shuō)明如下


圖Ia為第一實(shí)施例中，在半導(dǎo)體晶片的切割線(xiàn)中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的部分剖面圖。圖Ib為圖Ia中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的透視圖。圖加為第二實(shí)施例中，在半導(dǎo)體晶片的切割線(xiàn)中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的部分剖面圖。圖2b為圖加中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的透視圖。圖3a為第三實(shí)施例中，在半導(dǎo)體晶片的切割線(xiàn)中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的部分剖面圖。圖北為圖3a中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的透視圖。并且，上述附圖中的附圖標(biāo)記說(shuō)明如下
M1 第一內(nèi)連線(xiàn)層 M2 第二內(nèi)連線(xiàn)層 !^■^頂金屬層5 基板
10 工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu) 15 介電質(zhì)絕緣層30 導(dǎo)電通孔
40 接觸條50 絕緣結(jié)構(gòu)
具體實(shí)施例方式本發(fā)明接下來(lái)將會(huì)提供許多不同的實(shí)施例以實(shí)施本發(fā)明中不同的特征。值得注意的是，這些實(shí)施例提供許多可行的發(fā)明概念并可實(shí)施于各種特定情況。然而，本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾。在一些實(shí)施例中，已經(jīng)被大家廣為所知的結(jié)構(gòu)和工藝將不再贅述，以避免模糊本發(fā)明的實(shí)施例。在整份說(shuō)明書(shū)中，出現(xiàn)“一個(gè)實(shí)施例”或“一實(shí)施例”表示，在至少一個(gè)本發(fā)明的實(shí)施例中，包括一個(gè)與此實(shí)施例相關(guān)的特定的特征、結(jié)構(gòu)、或性質(zhì)。因此，在整份說(shuō)明書(shū)中的各種不同地方有“一個(gè)實(shí)施例”或“一實(shí)施例”一辭的出現(xiàn)，并非皆是描述同一個(gè)實(shí)施例。此夕卜，在一個(gè)或多個(gè)實(shí)施例中，特定的特征、結(jié)構(gòu)、或性質(zhì)可以任何適當(dāng)?shù)男问奖舜私Y(jié)合。應(yīng)可理解的是，下述的各種特征并未按照比例繪制，相反地，這些特征僅作為說(shuō)明之用。在運(yùn)用低介電常數(shù)的介電質(zhì)材料(low-K dielectric materials)的半導(dǎo)體產(chǎn)品中，當(dāng)切割工藝控制監(jiān)測(cè)焊盤(pán)(PCM pad)時(shí)，常可觀察到有破裂(cracking)的情形出現(xiàn)。 上述破裂的機(jī)制十分復(fù)雜，但從經(jīng)驗(yàn)上來(lái)說(shuō)，在裸片單分工藝期間，當(dāng)裸片鋸片(die saw blade)移動(dòng)穿過(guò)晶片的切割線(xiàn)中的工藝控制監(jiān)測(cè)焊盤(pán)時(shí)，破裂很有可能與使用易碎的層間介電(ILD)層材料有關(guān)。當(dāng)裸片切割刀片接觸到控制監(jiān)測(cè)器接合焊盤(pán)的金屬結(jié)構(gòu)時(shí)，破裂形成的可能性將會(huì)增加。為了增加集成電路的可靠度，以及當(dāng)借由裸片鋸切割工藝控制監(jiān)測(cè)焊盤(pán)時(shí)，降低裸片破裂的可能性，必須強(qiáng)化工藝控制監(jiān)測(cè)焊盤(pán)的結(jié)構(gòu)。在一些實(shí)施例中，借由形成多個(gè)接觸條來(lái)強(qiáng)化工藝控制監(jiān)測(cè)焊盤(pán)的結(jié)構(gòu)。接觸條與工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的第一金屬層虬相接觸，并且鑲嵌進(jìn)入基板中，用來(lái)作為支柱，以降低在裸片切割工藝期間，工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)剝落(peeling off)的可能性。圖Ia為第一實(shí)施例中，工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10的部分剖面圖，此工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10具有接觸條40以及一形成于基板5中的絕緣結(jié)構(gòu)50。圖Ib為第Ia圖中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的透視圖。此工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10可形成于部分的工藝晶片上,其中多層集成電路半導(dǎo)體裝置(multi-level integrated circuit semiconductor device)形成于上述的部分的工藝晶片上，或者，工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10可形成于附近沒(méi)有電子裝置形成的部分。例如，工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10首先形成一較低(第一)金屬層M1 (例如銅或銅合金)，此金屬層M1形成于介電質(zhì)絕緣層15中。形成金屬層M1的傳統(tǒng)工藝的進(jìn)行，包括圖案化、在絕緣層15中蝕刻溝槽開(kāi)口、形成阻擋層以排列開(kāi)口、利用金屬來(lái)填充開(kāi)口、以及進(jìn)行平坦化工藝(planarization process)，例如化學(xué)機(jī)械研磨(CMP)以將填充的金屬平坦化。在平坦化工藝步驟之后，形成一重疊的金屬層M2，包括與金屬層M1電性連通的導(dǎo)電通孔(conductive Vias)30。應(yīng)可了解，金屬層M2及導(dǎo)電通孔30可分開(kāi)個(gè)別形成，或借由一雙壤嵌工藝(dual damascene process)形成。圖Ia的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10也包括與金屬層M1電性接觸的多個(gè)接觸條40， 多個(gè)接觸條40自金屬層M1實(shí)質(zhì)上垂直延伸進(jìn)入基板5。接觸條40可當(dāng)作工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10的支柱，且可降低在裸片單分工藝期間工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10剝落(peeling off)，進(jìn)而造成破裂形成及破裂延伸至裸片的可能性。接觸條40可形成于第一金屬層M1形成之前，并借由單或雙鑲嵌工藝(single or dual damascene process)形成。接觸條40 可由如鎢、銅、銅合金、或鋁所形成。其他的導(dǎo)電材料也在考慮范圍內(nèi)。應(yīng)可了解，接觸條40 的數(shù)量、形狀、寬度、及/或長(zhǎng)度可個(gè)別或全部變更。然而，接觸條40的數(shù)量、形狀、寬度、及 /或長(zhǎng)度取決于需要用于強(qiáng)化工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的數(shù)量；以及防止在裸片單分工藝期間，工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10剝落，進(jìn)而造成破裂形成及破斷延伸至裸片。介于任兩個(gè)鄰近的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10之間皆具有接觸條40，可能有漏電流(current leakage)的情形發(fā)生，其會(huì)影響測(cè)試模式(test pattern)的電性測(cè)試準(zhǔn)確性 (electrical test accuracy)，或?qū)е缕渌?fù)面的電性效應(yīng)。為了防止在晶片中工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)之間或與其他裝置之間發(fā)生漏電流，在接觸條40的周?chē)纬梢唤^緣結(jié)構(gòu)50， 借此隔絕工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)。圖Ia顯示大體上為正方形或矩形的絕緣結(jié)構(gòu)50。應(yīng)可了解，絕緣結(jié)構(gòu)50的形狀并不限于圖Ia及圖Ib所示的范例，相反地，絕緣結(jié)構(gòu)50的寬度、 長(zhǎng)度、及/或厚度等形狀皆可個(gè)別或全部變更。例如，絕緣結(jié)構(gòu)50可為環(huán)形。在至少一實(shí)施例中，絕緣結(jié)構(gòu)50包括氧化物，且其厚度D約500埃 (Angstroms, Α)至2500埃(Angstroms，Α)。更佳的情況的是，絕緣結(jié)構(gòu)50的厚度足以在晶片中的裝置之間產(chǎn)生電性隔絕。在至少一實(shí)施例中，絕緣結(jié)構(gòu)50的厚度約500埃 (Angstroms, Α)至iooo埃(Angstroms，Α)。在一些實(shí)施例中，絕緣結(jié)構(gòu)50可為一淺溝槽絕緣(shallow trench isolation, STI)區(qū)域，并且包括氧化物。其他絕緣材料也可納入考慮?？山栌蓽喜畚g刻、氧化物填充、以及氧化物拋光等的步驟，來(lái)形成淺溝槽絕緣區(qū)域。 在一些實(shí)施例中，絕緣結(jié)構(gòu)可為一場(chǎng)效氧化物(field oxide, FOX)層，其包括氧化物，且絕緣結(jié)構(gòu)的厚度介于2500埃(Angstroms, Α)至15000埃(Angstroms, Α)，以防止電荷的遷移。在圖加及圖2b所示的另一實(shí)施例中，絕緣結(jié)構(gòu)50與多個(gè)接觸條40電性接觸，因此將在晶片中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)10與其他裝置隔絕。在一些實(shí)施例中，多個(gè)接觸條 40實(shí)質(zhì)上延伸進(jìn)入絕緣結(jié)構(gòu)50。在圖3a及圖北所示的另一實(shí)施例中，絕緣結(jié)構(gòu)50連結(jié)至一個(gè)接觸條40，以將工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)與其他裝置隔絕。在其他實(shí)施例中，各個(gè)絕緣結(jié)構(gòu)50實(shí)質(zhì)上圍繞著其相對(duì)應(yīng)的一個(gè)接觸條40的一端。目前已描述了多個(gè)工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)的實(shí)施例。工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)具有的優(yōu)點(diǎn)如下借由在裸片單分工藝中降低破裂形成及破裂延伸至裸片的可能性，以及將晶片中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)與其他裝置隔絕，避免漏電流，來(lái)增加在測(cè)試期間的集成電路的可靠度。雖然本發(fā)明已以多個(gè)較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。同樣地，本發(fā)明說(shuō)明書(shū)的描述與附圖也僅僅作為說(shuō)明之用而非用來(lái)限定本發(fā)明。應(yīng)可了解，本發(fā)明的實(shí)施例可利用各種其他組合和環(huán)境，并且在不脫離本發(fā)明的精神和范圍內(nèi)，也可作任意的更動(dòng)與潤(rùn)飾。
權(quán)利要求
1.一種晶片，包括一基板，具有多個(gè)集成電路形成于該基板上，且在兩個(gè)該集成電路之間至少有一切割線(xiàn).一入 ，多個(gè)介電層形成于至少一切割線(xiàn)中，該介電層具有一工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)形成于所述多個(gè)介電層中，該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)具有 多個(gè)金屬接合焊盤(pán)，借由多個(gè)導(dǎo)電通孔互相連接；多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸進(jìn)入該基板；以及一絕緣結(jié)構(gòu)，實(shí)質(zhì)上圍繞著所述多個(gè)接觸條以隔離該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)。
2.如權(quán)利要求1所述的晶片，其中該絕緣結(jié)構(gòu)為一淺溝槽絕緣區(qū)域，或一場(chǎng)效氧化層。
3.如權(quán)利要求1所述的晶片，其中該接觸條包括鎢、銅、銅合金、鋁、或上述的組合。
4.一種晶片，包括一基板，具有多個(gè)集成電路形成于該基板上，且在兩個(gè)該集成電路之間至少有一切割線(xiàn)以及多個(gè)介電層形成于至少一切割線(xiàn)中，該介電層具有一工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)形成于所述多個(gè)介電層中，該工藝控制監(jiān)測(cè)輝盤(pán)具有多個(gè)金屬接合焊盤(pán)，借由多個(gè)導(dǎo)電通孔彼此之間互相連接； 一個(gè)或多個(gè)絕緣結(jié)構(gòu)；以及多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸以接觸該絕緣結(jié)構(gòu)。
5.如權(quán)利要求4所述的晶片，其中所述多個(gè)接觸條實(shí)質(zhì)上延伸進(jìn)入該絕緣結(jié)構(gòu)。
6.如權(quán)利要求4所述的晶片，其中每一個(gè)絕緣結(jié)構(gòu)實(shí)質(zhì)上圍繞著一個(gè)接觸條，以隔離該工藝控制監(jiān)測(cè)焊盤(pán)。
7.—種工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，用來(lái)進(jìn)行集成電路測(cè)試及故障分析，包括 至少兩個(gè)金屬接合焊盤(pán)彼此之間借由多個(gè)導(dǎo)電通孔互相連接；多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，所述多個(gè)接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸進(jìn)入該基板；以及一絕緣結(jié)構(gòu)實(shí)質(zhì)上圍繞著多個(gè)接觸條，以隔離該工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)。
8.—種工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，用來(lái)進(jìn)行集成電路測(cè)試及故障分析，包括 至少兩個(gè)金屬接合焊盤(pán)彼此之間借由多個(gè)導(dǎo)電通孔互相連接；一個(gè)或多個(gè)絕緣結(jié)構(gòu)；以及多個(gè)接觸條，與最底端的金屬接合焊盤(pán)相接觸，該接觸條自最底端金屬接合焊盤(pán)實(shí)質(zhì)上垂直延伸以接觸該絕緣結(jié)構(gòu)。
9.如權(quán)利要求8所述的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，其中所述多個(gè)接觸條實(shí)質(zhì)上延伸進(jìn)入該絕緣結(jié)構(gòu)。
10.如權(quán)利要求8所述的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)，其中每一個(gè)絕緣結(jié)構(gòu)實(shí)質(zhì)上圍繞著一個(gè)接觸條，以隔離該工藝控制監(jiān)測(cè)焊盤(pán)。
全文摘要
本發(fā)明提供一種在半導(dǎo)體晶片中用來(lái)進(jìn)行晶片測(cè)試的接合焊盤(pán)結(jié)構(gòu)以及具有該接合焊盤(pán)結(jié)構(gòu)的晶片。上述接合焊盤(pán)結(jié)構(gòu)包括至少兩個(gè)金屬接合焊盤(pán)，彼此之間借由在一個(gè)或多個(gè)絕緣層中的多個(gè)導(dǎo)電通孔互相連接。與最底端的金屬接合焊盤(pán)相接觸的多個(gè)接觸條，其實(shí)質(zhì)上自最底端的金屬接合焊盤(pán)垂直延伸進(jìn)入基板。絕緣結(jié)構(gòu)實(shí)質(zhì)上圍繞著多個(gè)接觸條，以便將接合焊盤(pán)結(jié)構(gòu)隔離。本發(fā)明的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)具有的優(yōu)點(diǎn)如下借由在裸片單分工藝中降低破裂形成及破裂延伸至裸片的可能性，以及將晶片中的工藝控制監(jiān)測(cè)焊盤(pán)結(jié)構(gòu)與其他裝置隔絕，避免漏電流，來(lái)增加在測(cè)試期間的集成電路的可靠度。
文檔編號(hào)H01L23/488GK102456667SQ201110166558
公開(kāi)日2012年5月16日 申請(qǐng)日期2011年6月14日 優(yōu)先權(quán)日2010年10月19日
發(fā)明者李明機(jī), 蔡豪益, 陳憲偉, 陳英儒 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司