專利名稱：一種設(shè)有pip電容的混合模式mos管器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種設(shè)有PIP電容的混合模式MOS管器件的制作方法。
背景技術(shù)：
設(shè)有PIP (polysilicon-insulator-polysilicon,多晶娃-介電層-多晶娃)電容的混合模式(Mixnode)MOS (Metal Oxide Semiconductor,金屬-氧化物-半導(dǎo)體)管器件，在互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS，Complementary M0S)等半導(dǎo)體電路中得到了廣泛的應(yīng)用，通常用于防止模擬電路發(fā)射噪聲和頻率調(diào)制。圖I為現(xiàn)有技術(shù)中，設(shè)有PIP電容的混合模式MOS器件的一種截面結(jié)構(gòu)示意圖。如 圖I所示，這種混合模式MOS管，包括襯底I，在襯底I上形成有阱區(qū)2和阱區(qū)3，在阱區(qū)2和阱區(qū)3之上選擇性地形成有場氧化層4，通過場氧化層定義出有源區(qū)。阱區(qū)2的有源區(qū)內(nèi)分別設(shè)置有多晶硅柵極9、漏極5-1、源極5-2和輕摻雜漏極注入LDD (LightDoped Drain)區(qū)6，多晶硅柵極9的兩側(cè)設(shè)置有側(cè)壁氧化層7，多晶硅柵極9下設(shè)置有柵極氧化層8，PIP電容位于阱區(qū)3之上的場氧化層4上，包括多晶硅下極板10，介電層11和多晶硅上極板12。現(xiàn)有技術(shù)中，在設(shè)有PIP電容的混合模式MOS器件的制作過程中，PIP電容的多晶硅下極板10和多晶硅柵極9通過光刻和刻蝕エ藝同時(shí)形成，之后，形成介電層11和多晶硅上極板12。這樣，形成PIP電容的多晶硅上極板12時(shí)，多晶硅下極板10和多晶硅柵極9已經(jīng)形成。由于多晶硅下極板10和多晶硅柵極9與襯底I表面具有臺階，形成多晶硅上極板12時(shí),多晶娃下極板10和多晶娃棚極9的側(cè)壁處易出現(xiàn)多晶娃的殘留，殘留下的多晶娃會(huì)變相増大MOS管的溝道長度，從而影響器件的電流等性能參數(shù)。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例的主要目的在于，提供一種設(shè)有PIP電容的混合模式MOS管器件的制作方法，能夠有效避免器件制作過程中，形成PIP電容時(shí)的多晶硅殘留。 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案一種設(shè)有PIP電容的混合模式MOS管器件的制作方法，包括在形成所述MOS管的柵極氧化層之后，沉積第一多晶硅薄膜；在所述第一多晶硅薄膜上，生長介電層薄膜；在所述介電層薄膜上，沉積第二多晶硅薄膜；對所述第二多晶硅薄膜和所述介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述多晶娃-介電層-多晶娃pip電容的多晶娃上極板和介電層；對所述第一多晶硅薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶娃下極板和所述MOS管的多晶娃棚極。采用了上述技術(shù)方案后，本發(fā)明實(shí)施例提供的設(shè)有PIP電容的混合模式MOS管器件的制作方法，對所述第二多晶硅薄膜進(jìn)行構(gòu)圖エ藝形成多晶硅上極板時(shí)，能夠有效避免第二多晶硅薄膜的殘留，進(jìn)而保證器件的性能。



為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中設(shè)有PIP電容的混合模式MOS器件的ー種截面結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例的制作方法的一種エ藝流程圖；圖3為本發(fā)明實(shí)施例的制作方法中多晶硅上極板和多晶硅下極板的一種相對位置不意圖；圖4為本發(fā)明實(shí)施例的制作方法中需要避免的多晶硅上極板和多晶硅下極板的相對位置示意圖；圖5為本發(fā)明實(shí)施例的制作方法的另ー種エ藝流程圖；圖6為與圖5所示的エ藝流程圖所對應(yīng)的エ藝效果圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供了一種設(shè)有PIP電容的混合模式MOS管器件的制作方法，如圖2所示,包括SI I，形成MOS管的柵極氧化層；S12，沉積第一多晶硅薄膜；此第一多晶硅薄膜用于形成所述混合模式MOS管器件中MOS管的多晶硅柵極和PIP電容的多晶硅下極板；S13，在第一多晶硅薄膜上，生長介電層薄膜；所述介電層薄膜為具有電絕緣作用的薄膜，可以為硅的氧化物，或者硅的氧化物-氮化物-氧化物結(jié)構(gòu)；S14，在介電層薄膜上，沉積第二多晶硅薄膜；此第二多晶硅薄膜用于形成所述混合模式MOS管器件中PIP電容的多晶硅上極板；S15，對第二多晶硅薄膜和介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶娃上極板和介電層；需要指出的是，在本發(fā)明實(shí)施例中，所述構(gòu)圖エ藝為在薄膜上形成目的圖形的エ藝，包括光刻、顯影、刻蝕、剝離中的至少ー種。S16，對第一多晶硅薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶娃下極板和所述MOS管的多晶娃棚極；
采用了上述技術(shù)方案后，本發(fā)明實(shí)施例提供的制作方法，在生長完第一多晶硅薄膜，介電層薄膜，第二多晶硅薄膜后，再從第二多晶硅薄膜開始，從器件頂部向下逐層刻蝕，由于此時(shí)第一多晶娃薄膜尚未進(jìn)行構(gòu)圖エ藝，為平面結(jié)構(gòu)，同時(shí)，介電層薄膜和第二多晶娃薄膜也為平面結(jié)構(gòu)，因此，對平面結(jié)構(gòu)的第二多晶硅薄膜進(jìn)行構(gòu)圖エ藝時(shí)，不會(huì)受到凸起或臺階的影響，不易出現(xiàn)第二多晶硅薄膜的殘留，也就是說，本發(fā)明實(shí)施例提供的制作方法，有效避免了第二多晶硅薄膜的刻蝕不徹底的問題?？梢岳斫獾氖?，上述步驟只是本發(fā)明實(shí)施例中的設(shè)有PIP電容的混合模式的MOS管制作方法中的一部分エ藝流程，本發(fā)明實(shí)施例中的制作方法還包括形成MOS管的源極和漏極、制作接觸孔、制作金屬電極和金屬互聯(lián)、鈍化等エ藝等其他エ藝步驟。由于沉積PIP介電層和第二多晶硅薄膜多采用化學(xué)汽相淀積等方法，需要經(jīng)過數(shù)百攝氏度的高溫過程，高溫エ藝條件容易使MOS管內(nèi)部的載流子分布發(fā)生改變，因此，優(yōu)選的，在本發(fā)明的一個(gè)實(shí)施例中，所述MOS管的源極和漏極形成在S16步驟之后，由于MOS管的源極和漏極形成在S16步驟之后，因此，沉積PIP介電層和第二多晶硅薄膜時(shí)的高溫エ藝條件不會(huì)對源極和漏極的載流子分布產(chǎn)生影響，進(jìn)ー步保證了器件性能。 在亞微米的MOS管器件中，通常還設(shè)置有輕摻雜漏極注入LDD區(qū)，用于減小MOS管器件的熱載流子效應(yīng)和提高器件的耐壓性能。因此，可選的，在本發(fā)明的另ー個(gè)實(shí)施例中，在S16步驟之后，在形成MOS管的源極和漏極前，本實(shí)施例的制作方法還包括形成所述MOS管的輕摻雜漏極注入LDD區(qū)；沉積側(cè)壁氧化層薄膜；對所述側(cè)壁氧化層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述MOS管的側(cè)
壁氧化層；其中，側(cè)壁氧化層用于在形成MOS管的源極和漏極時(shí)，對LDD區(qū)進(jìn)行保護(hù)。這樣，LDD區(qū)同源極和漏極相同，也形成在S16步驟之后，因此，沉積PIP介電層和第二多晶硅薄膜時(shí)的高溫エ藝條件不會(huì)對LDD區(qū)的載流子分布產(chǎn)生影響，進(jìn)ー步保證了器件性能。另外，優(yōu)選的，對所述第二多晶硅薄膜和介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成PIP電容的多晶硅上極板和介電層時(shí)，要使所形成的多晶硅上極板處于所述第一多晶硅薄膜將要形成的PIP電容的多晶硅下極板覆蓋的區(qū)域以里，也就是說，本發(fā)明實(shí)施例所制作的MOS管中，多晶硅上極板和多晶硅下極板的位置關(guān)系優(yōu)選如圖3所示。此處，需要避免圖4所示的情況發(fā)生，即第二多晶硅薄膜刻蝕后所形成的PIP電容的多晶硅上極板延伸到即將形成的多晶硅下極板之外。這是由于，本發(fā)明實(shí)施例中，多晶硅上極板形成后，通過刻蝕等構(gòu)圖エ藝形成多晶硅下極板，如果多晶硅上極板和多晶硅下極板的位置關(guān)系如圖4所示，在形成多晶硅下極板時(shí)，第二多晶硅薄膜刻蝕后所形成的多晶硅上極板延伸到即將形成的多晶硅下極板之外的部分(圖4中橢圓標(biāo)識的部分)之下的第一多晶硅薄膜被多晶硅上極板所覆蓋，會(huì)刻蝕不到而殘留下來，因而增大了 PIP電容的面積，影響了MOS管器件的性能。為了本領(lǐng)域的技術(shù)人員更好的理解本發(fā)明的技術(shù)方案，下面以圖I所示的設(shè)有PIP電容的混合模式MOS管器件的制作方法為例，對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)描述，可以理解的是，以下的具體實(shí)施例只是為了描述本發(fā)明，但本發(fā)明不限于此。
結(jié)合圖5和圖6所示，其中，圖6示出了與圖5所示的エ藝流程圖相對應(yīng)的效果流程圖，本實(shí)施例提供的設(shè)有PIP電容的混合模式MOS管器件的制作方法，包括以下步驟S31，在襯底上形成阱區(qū)。本實(shí)施例采用的襯底為P型輕摻雜硅片，分別在所述P型襯底上擴(kuò)散形成N阱區(qū)和P阱區(qū)。S32，形成場氧化層，通過場氧化層定義出有源區(qū)，并通過對有源區(qū)進(jìn)行離子注入調(diào)節(jié)所述MOS管的閾值電壓。其中，所述襯底上除場氧化層之外的區(qū)域均為有源區(qū)。具體的，本步驟可分為以下幾步進(jìn)行 沉積掩膜層；進(jìn)行有源區(qū)光刻，刻蝕出場氧化層窗ロ ；生長場氧化層，通過場氧化層界定出有源區(qū)；對有源區(qū)進(jìn)行離子注入以調(diào)節(jié)所述MOS管的閾值電壓。S33，形成MOS管的柵極氧化層。S34，沉積第一多晶硅薄膜。其中，此薄膜用于形成MOS管的多晶硅柵極和PIP電容的多晶硅下極板；S35,在第一多晶娃薄膜上,生長介電層薄膜。所述介電層薄膜為具有電絕緣作用的薄膜，可以為硅的氧化物，或者硅的氧化物-氮化物-氧化物結(jié)構(gòu)。S36，在介電層薄膜上，沉積第二多晶硅薄膜。此薄膜用于形成MOS管的多晶硅柵極和PIP電容的多晶硅上極板。S37，對第二多晶硅薄膜和介電層薄膜進(jìn)行光刻和刻蝕，形成所述PIP電容的多晶娃上極板和介電層。參見圖6中S36步驟的エ藝效果圖，由于此時(shí)第一多晶硅薄膜尚未進(jìn)行構(gòu)圖エ藝，為平面結(jié)構(gòu)，同時(shí)，第二多晶硅薄膜也為平面結(jié)構(gòu)，因此，對第二多晶硅薄膜進(jìn)行構(gòu)圖エ藝時(shí)，不會(huì)受到凸起或臺階的影響，不易出現(xiàn)第二多晶硅薄膜的殘留。S38,對第一多晶娃薄膜進(jìn)行光刻和刻蝕,形成所述PIP電容的多晶娃下極板和所述MOS管的多晶硅柵扱。S39，形成所述MOS管的輕摻雜漏極注入LDD區(qū)。S310，沉積側(cè)壁氧化層薄膜，并對所述側(cè)壁氧化層薄膜進(jìn)行刻蝕，形成所述MOS管
的側(cè)壁氧化層。S311，通過離子注入，形成所述MOS管的源極和漏極。由于形成設(shè)有PIP電容的MOS管器件的LDD區(qū)域和源漏區(qū)域全都在形成PIP介電層和第二多晶硅薄膜之后，本發(fā)明實(shí)施例有效避免了多晶硅薄膜沉積過程中的高溫エ藝對器件載流子分布的影響。在形成MOS管的源極和漏極之后，制作設(shè)有PIP電容的MOS管的エ藝還包括制作接觸孔、制作金屬電極和金屬互聯(lián)、鈍化等エ藝，這些都可以通過現(xiàn)有技術(shù)完成，此處不再贅述。綜上所述，采用了上述技術(shù)方案后，本實(shí)施例的制作方法，有效避免了現(xiàn)有技術(shù)中，由于先刻蝕完第一多晶硅產(chǎn)生的臺階而使第二多晶硅的刻蝕不徹底的問題，同時(shí)，在形成MOS管器件的源漏區(qū)和LDD區(qū)之前，完成多晶硅薄膜的沉積，避免了多晶硅薄膜沉積過程中的高溫エ藝對器件載流子分布的影響，保證了器件的性能。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要 求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種設(shè)有PIP電容的混合模式MOS管器件的制作方法，其特征在于，包括 在形成所述MOS管的柵極氧化層之后，沉積第一多晶硅薄膜； 在所述第一多晶硅薄膜上，生長介電層薄膜； 在所述介電層薄膜上，沉積第二多晶硅薄膜； 對所述第二多晶硅薄膜和所述介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述多晶娃-介電層-多晶娃pip電容的多晶娃上極板和介電層； 對所述第一多晶硅薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶硅下極板和所述MOS管的多晶硅柵扱。
2.根據(jù)權(quán)利要求I所述的制作方法，其特征在于，所述對所述第一多晶硅薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶硅下極板和所述MOS管的多晶硅柵極后，所述制作方法包括 形成所述MOS管的源極和漏極。
3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述對所述第一多晶硅薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述PIP電容的多晶硅下極板和所述MOS管的多晶硅柵極后，所述形成所述MOS管的源極和漏極前，所述制作方法包括 形成所述MOS管的輕摻雜漏極注入LDD區(qū)； 沉積側(cè)壁氧化層薄膜； 對所述側(cè)壁氧化層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述MOS管的側(cè)壁氧化層。
4.根據(jù)權(quán)利要求I所述的制作方法，其特征在于，所述對所述第二多晶硅薄膜和介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述多晶硅-介電層-多晶硅PIP電容的多晶娃上極板和介電層包括 對所述第二多晶硅薄膜和介電層薄膜進(jìn)行構(gòu)圖エ藝，通過所述構(gòu)圖エ藝，形成所述多晶娃-介電層-多晶娃pip電容的多晶娃上極板和介電層，其中，所述多晶娃上極板處于所述多晶硅下極板覆蓋的區(qū)域以里。
全文摘要
本發(fā)明的實(shí)施例提供了一種設(shè)有PIP電容的混合模式MOS管器件的制作方法，涉及半導(dǎo)體器件制作技術(shù)領(lǐng)域，為有效避免器件制作過程形成PIP電容時(shí)的多晶硅殘留而發(fā)明。所述MOS管器件的制作方法，包括在形成所述MOS管的柵極氧化層之后，沉積第一多晶硅薄膜；在所述第一多晶硅薄膜上，生長介電層薄膜；在所述介電層薄膜上，沉積第二多晶硅薄膜；對所述第二多晶硅薄膜和所述介電層薄膜進(jìn)行構(gòu)圖工藝，通過所述構(gòu)圖工藝，形成所述多晶硅-介電層-多晶硅PIP電容的多晶硅上極板和介電層；對所述第一多晶硅薄膜進(jìn)行構(gòu)圖工藝，通過所述構(gòu)圖工藝，形成所述PIP電容的多晶硅下極板和所述MOS管的多晶硅柵極。本發(fā)明可用于設(shè)有PIP電容的混合模式MOS管器件的制作中。
文檔編號H01L21/336GK102683194SQ20111005453
公開日2012年9月19日 申請日期2011年3月7日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者譚志輝, 趙文魁, 聞?wù)h 申請人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司