專(zhuān)利名稱(chēng)：垂直pnp制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路中半導(dǎo)體器件的制備方法，具體涉及BiCMOS工藝中垂直P(pán)NP的制備方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。
背景技術(shù)：
BiCMOS技術(shù)是結(jié)合雙極性晶體管和CMOS這兩類(lèi)半導(dǎo)體結(jié)構(gòu)于一身的技術(shù)，它結(jié)合了這兩種技術(shù)的優(yōu)點(diǎn)，不僅具有CMOS低能耗與高集成度的優(yōu)點(diǎn)，還具備速度優(yōu)勢(shì)。隨著半導(dǎo)體器件的使用規(guī)模不斷增大，對(duì)大規(guī)模以及超大規(guī)模集成電路的性能要求越來(lái)越高，對(duì)BiCMOS器件的要求也不斷提高。在實(shí)際應(yīng)用中，高性能垂直NPN晶體管是普遍可獲得的，然而，許多BiCMOS電路設(shè) 計(jì)仍受限于速度、功耗以及噪聲，這是由于目前所用的PNP晶體管多為橫向PNP晶體管，其具有小于IGHz的截止頻率，且不能與高速NPN雙極器件用于形成推挽電路。除此之外，在橫向PNP制備過(guò)程中，很難控制由兩個(gè)掩膜邊緣所限定的PNP器件的基極寬度，很大程度上影響了橫向PNP器件的性能。與橫向PNP器件相比，垂直P(pán)NP器件具有由基極注入深度限定的基極寬度，這比用于限定橫向PNP器件中的基極寬度的掩膜邊緣對(duì)準(zhǔn)更易控制，特別是對(duì)于小尺寸半導(dǎo)體器件而言，垂直P(pán)NP器件中的基極可以制備成比橫向PNP器件中的基極窄，從而獲得更大的電流。因此，為了獲得更高的性能，提供一種工藝復(fù)雜程度低、制備成本低、且能夠與SiGe NPN等器件制備工藝完全兼容的垂直P(pán)NP器件制備方法顯得尤為重要。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種垂直P(pán)NP制備方法，其能夠自對(duì)準(zhǔn)的完成基區(qū)離子注入，具有較低的成本和簡(jiǎn)單的工藝步驟，且得到的PNP器件具有更高的性能。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的垂直P(pán)NP制備方法，在CMOS制備基礎(chǔ)上，采用已制備完成的NMOS晶體管的多晶硅柵極進(jìn)行自對(duì)準(zhǔn)的離子注入形成PNP晶體管的基區(qū)和發(fā)射極。進(jìn)一步的，本發(fā)明提供的垂直P(pán)NP制備方法包括以下步驟(I)提供一半導(dǎo)體襯底；(2)采用標(biāo)準(zhǔn)CMOS工藝完成半導(dǎo)體襯底上CMOS器件的制備，其中包括NMOS晶體管的制備；(3)沉積刻蝕阻擋層；(4)在刻蝕阻擋層表面刻蝕開(kāi)窗口至暴露出NMOS晶體管柵極表面；(5)以刻蝕阻擋層為掩膜，依次去除NMOS晶體管多晶硅柵及柵氧化層，形成第一溝槽；(6)進(jìn)行N型離子注入形成基區(qū)；(7)在第一溝槽內(nèi)填充傳導(dǎo)介質(zhì)層形成發(fā)射極；
(8)去除刻蝕阻擋層。進(jìn)一步的，NMOS晶體管位于半導(dǎo)體襯底上的P型阱區(qū)內(nèi)，該P(yáng)型阱區(qū)即為垂直P(pán)NP的集電極區(qū)域。進(jìn)一步的，刻蝕阻擋層為二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。進(jìn)一步的，步驟(6)之前還包括P型離子注入形成第二集電極區(qū)域的過(guò)程，該第二集電極區(qū)域位于基區(qū)的大致正下方且二者相鄰接觸。進(jìn)一步的，傳導(dǎo)介質(zhì)層為多晶硅或多晶硅與硅鍺的復(fù)合結(jié)構(gòu)。進(jìn)一步的，傳導(dǎo)介質(zhì)層為多晶硅與硅鍺的復(fù)合結(jié)構(gòu)時(shí)，步驟(7)包括以下步驟(701)在步驟(6)得到的結(jié)構(gòu)表面沉積一薄層多晶硅；(702)在第一溝槽內(nèi)填充硅鍺材料，形成垂直P(pán)NP的發(fā)射極。進(jìn)一步的，刻蝕阻擋層去除過(guò)程中，留有部分刻蝕阻擋層覆蓋原NMOS晶體管多晶硅柵側(cè)墻表面及側(cè)壁。本發(fā)明提供的垂直P(pán)NP制備方法基于BiCMOS技術(shù)，在標(biāo)準(zhǔn)CMOS工藝完成MOS器件制備的基礎(chǔ)上，以制備完成的NMOS器件為原型，利用NMOS器件的多晶硅柵及其旁側(cè)的spacer側(cè)墻實(shí)現(xiàn)垂直P(pán)NP基區(qū)的自對(duì)準(zhǔn)離子注入，進(jìn)一步保證了垂直P(pán)NP特征尺寸的精確程度，并降低了圖形化基區(qū)注入?yún)^(qū)域的工藝復(fù)雜程度。此外，位于基區(qū)大致正下方、并與其相鄰接觸的第二集電極區(qū)域的引入，可以根據(jù)應(yīng)用需求實(shí)現(xiàn)對(duì)垂直P(pán)NP擊穿電壓的有效調(diào)節(jié)，進(jìn)一步的保證了垂直P(pán)NP的器件性能。


圖I為本發(fā)明提供的垂直P(pán)NP制備方法步驟流程圖；圖2 圖8為本發(fā)明提供的垂直P(pán)NP制備方法各步驟剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。圖I為本發(fā)明提供的垂直P(pán)NP制備方法步驟流程圖。如圖I所示，本具體實(shí)施方式
提供的垂直P(pán)NP制備方法包括以下步驟步驟SI :提供一半導(dǎo)體襯底100。該步驟中，半導(dǎo)體襯底100 —般為硅襯底或SOI襯底，用以制備BiCMOS的MOS器件結(jié)構(gòu)、雙極性晶體管結(jié)構(gòu)及其他半導(dǎo)體結(jié)構(gòu)。步驟S2 :完成半導(dǎo)體襯底100上CMOS器件的制備，其中包括NMOS晶體管110的制備。該步驟中，CMOS器件的制備采用標(biāo)準(zhǔn)CMOS工藝完成，所涉及的器件結(jié)構(gòu)及制備方法為本領(lǐng)域技術(shù)人員所熟知的任何技術(shù)。如圖2所示，該步驟完成的CMOS器件制備包括NMOS晶體管110的制備，該NMOS晶體管位于淺溝槽隔離結(jié)構(gòu)/場(chǎng)氧化區(qū)210隔開(kāi)的有源器 件區(qū)內(nèi)，并位于置于半導(dǎo)體襯底100上的P型阱區(qū)201中。在本具體實(shí)施方式
中，NMOS晶體管110包括LDD輕摻雜區(qū)域101和離子注入形成的S/D有源區(qū)102，多晶硅柵極104，位于多晶硅柵極104與半導(dǎo)體襯底100之間的柵氧化層105，以及位于多晶硅柵極104旁側(cè)的柵氧化層103。步驟S3 :沉積刻蝕阻擋層210。該步驟中，如圖3所示，在步驟S2得到的結(jié)構(gòu)表面沉積一層刻蝕阻擋層210，其用于在后續(xù)工藝過(guò)程中作為掩膜層，保護(hù)已制備完成的半導(dǎo)體結(jié)構(gòu)不受影響，其介質(zhì)材料為二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)，其制備工藝可以為化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)等方法。本具體實(shí)施方式
中，刻蝕阻擋層210為氮化硅，其厚度為500 A 6000人。步驟S4 :在刻蝕阻擋層210表面刻蝕開(kāi)窗口至暴露出NMOS晶體管110多晶硅柵極104表面。該步驟中，在刻蝕阻擋層210表面刻蝕開(kāi)窗口的工藝為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，例如采用旋涂工藝在刻蝕阻擋層210上形成光刻膠層，然后采用曝光、顯影工藝處理，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開(kāi)口，最后以光刻膠為掩膜，刻蝕或腐蝕刻蝕阻擋層210，將光刻膠上的開(kāi)口圖案轉(zhuǎn)移到刻蝕阻擋層210上。該步驟中，如圖4所示，刻蝕阻擋層210上所開(kāi)窗口暴露且僅暴露出NMOS晶體管110的多晶硅柵極104。步驟S5 :依次去除NMOS晶體管110的多晶硅柵極104及柵氧化層105，形成第一溝槽211。該步驟中，如圖5所示，以刻蝕阻擋層210為掩膜，依次去除NMOS晶體管110的多晶硅柵極104和柵氧化層105，至暴露出半導(dǎo)體襯底100表面，形成第一溝槽211。其中，多晶硅柵極104和柵氧化層105的去除采用干法刻蝕或濕法腐蝕方法，可以為本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)。步驟S6 :進(jìn)行N型離子注入形成基區(qū)202。該步驟中，如圖6a所示，以刻蝕阻擋層210和NMOS晶體管110多晶硅柵極側(cè)墻103為掩膜，在步驟S5所暴露出的半導(dǎo)體襯底100表面進(jìn)行自對(duì)準(zhǔn)的N型離子注入，形成N型半導(dǎo)體摻雜的垂直P(pán)NP結(jié)構(gòu)的基區(qū)202。N型離子為P、As、Sb中的一種或任意幾種的結(jié)合。在本具體實(shí)施方式
中，N型離子注入的注入離子為P，注入能量和注入劑量可根據(jù)器件設(shè)計(jì)及需求調(diào)節(jié)和確定。本具體實(shí)施方式
中，N型離子注入的注入能量為60keV。作為最佳實(shí)施方式，該步驟中，如圖6b所示，在進(jìn)行N型離子注入形成垂直P(pán)NP結(jié)構(gòu)的基區(qū)202之前，還具有一進(jìn)行P型離子注入形成第二集電極區(qū)域201b的步驟。離子注入形成的第二集電極區(qū)域201b位于P型阱區(qū)201內(nèi)，且位于基區(qū)202大致正下方并與之相鄰接觸。在本具體實(shí)施方式
中，P型離子注入的注入離子為B，注入深度大于N型離子注入形成基區(qū)202的注入深度，其具體注入能量和注入劑量根據(jù)器件設(shè)計(jì)及需求確定。第二集電極區(qū)域201b的引入，可以根據(jù)應(yīng)用需求實(shí)現(xiàn)對(duì)垂直P(pán)NP結(jié)構(gòu)擊穿電壓的有效調(diào)節(jié)。步驟S7 :在第一溝槽211內(nèi)填充傳導(dǎo)介質(zhì)層203形成發(fā)射極。 該步驟中，如圖7a所示，在第一溝槽211內(nèi)填充傳導(dǎo)介質(zhì)層203形成垂直P(pán)NP結(jié)構(gòu)的發(fā)射極，其具體制備工藝為首先采用化學(xué)氣相沉積(CVD)工藝在第一溝槽211中填充傳導(dǎo)介質(zhì)層203，隨后采用化學(xué)機(jī)械拋光(CMP)工藝進(jìn)行平坦化處理至暴露出部分刻蝕阻擋層210。本具體實(shí)施方式
中，傳導(dǎo)介質(zhì)層203為P型摻雜的多晶硅材料，用以形成垂直P(pán)NP結(jié)構(gòu)的發(fā)射極。作為最佳實(shí)施方式，如圖7b所示，在第一溝槽211內(nèi)填充的傳導(dǎo)介質(zhì)層203為多晶硅層203a和硅鍺層203b的疊層結(jié)構(gòu)，其具體步驟包括步驟S701 :在步驟S6得到的結(jié)構(gòu)表面沉積一薄層多晶硅203a ；步驟S702 :在第一溝槽211內(nèi)填充硅鍺層203b。在該最佳實(shí)施方式中，多晶硅層203a視作硅鍺層203b的粘合層，采用硅鍺材料作為垂直P(pán)NP結(jié)構(gòu)的發(fā)射極，可與SiGe BiCMOS工藝兼容，其部分工藝步驟可與相同半導(dǎo)體襯底上含SiGe工藝的其他器件如垂直NPN結(jié)構(gòu)同步完成。步驟S8 :去除刻蝕阻擋層210。
該步驟中，如圖8a所示，刻蝕阻擋層210的去除可采用濕法腐蝕工藝進(jìn)行，可選的腐蝕劑為熱磷酸等。去除覆蓋在結(jié)構(gòu)表面的刻蝕阻擋層210，即得到基于NMOS晶體管110自對(duì)準(zhǔn)進(jìn)行基區(qū)離子注入制備完成的垂直P(pán)NP結(jié)構(gòu)，原NMOS晶體管110的多晶硅柵側(cè)墻103覆蓋制備形成的垂直P(pán)NP發(fā)射極203旁側(cè)，仍起到spacer作用。作為最佳實(shí)施方式，如圖Sb所示，刻蝕阻擋層210并未完全去除，仍有部分剩余覆蓋原NMOS晶體管110多晶硅柵極側(cè)墻103表面及側(cè)壁，剩余的刻蝕阻擋層210和側(cè)墻103一同形成位于垂直P(pán)NP結(jié)構(gòu)發(fā)射極203旁側(cè)的spacer結(jié)構(gòu)。本具體實(shí)施方式
提供的垂直P(pán)NP制備方法中，P型阱區(qū)201即為垂直P(pán)NP結(jié)構(gòu)的集電極，利用已制備完成的NMOS晶體管110的多晶硅柵極104進(jìn)行自對(duì)準(zhǔn)的離子注入形成垂直P(pán)NP結(jié)構(gòu)的基區(qū)202，并在原多晶硅柵極104區(qū)域填充P型摻雜的多晶硅或硅鍺材料形成垂直P(pán)NP結(jié)構(gòu)的發(fā)射極203，制備得到的垂直P(pán)NP結(jié)構(gòu)中，發(fā)射極203與基區(qū)202對(duì)準(zhǔn)，垂直P(pán)NP結(jié)構(gòu)的特征尺寸得到了更為精確的控制，并降低了圖形化基區(qū)注入?yún)^(qū)域的工藝復(fù)雜程度。此外，位于基區(qū)202大致正下方、并與其相鄰接觸的第二集電極區(qū)域201b的引入，可以根據(jù)應(yīng)用需求實(shí)現(xiàn)對(duì)垂直P(pán)NP擊穿電壓的有效調(diào)節(jié)，進(jìn)一步的保證了垂直P(pán)NP的器件性倉(cāng)泛。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體實(shí)施例。
權(quán)利要求
1.一種垂直P(pán)NP制備方法，在CMOS制備基礎(chǔ)上，采用已制備完成的NMOS晶體管的多晶硅柵極進(jìn)行自對(duì)準(zhǔn)的離子注入形成PNP晶體管的基區(qū)和發(fā)射極。
2.根據(jù)權(quán)利要求I所述的垂直P(pán)NP制備方法，其特征在于，包括以下步驟 (1)提供一半導(dǎo)體襯底； (2)采用標(biāo)準(zhǔn)CMOS工藝完成所述半導(dǎo)體襯底上CMOS器件的制備，其中包括NMOS晶體管的制備； (3)沉積刻蝕阻擋層； (4)在所述刻蝕阻擋層表面刻蝕開(kāi)窗口至暴露出所述NMOS晶體管多晶硅柵極表面； (5)以所述刻蝕阻擋層為掩膜，依次去除所述NMOS晶體管多晶硅柵及柵氧化層，形成第一溝槽； (6)進(jìn)行N型離子注入形成基區(qū)； (7)在所述第一溝槽內(nèi)填充傳導(dǎo)介質(zhì)層形成發(fā)射極； (8)去除所述刻蝕阻擋層。
3.根據(jù)權(quán)利要求2所述的垂直P(pán)NP制備方法，其特征在于，所述NMOS晶體管位于半導(dǎo)體襯底上的P型阱區(qū)內(nèi)，所述P型阱區(qū)即為垂直P(pán)NP的集電極區(qū)域。
4.根據(jù)權(quán)利要求2所述的垂直P(pán)NP制備方法，其特征在于，所述刻蝕阻擋層為二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。
5.根據(jù)權(quán)利要求2所述的垂直P(pán)NP制備方法，其特征在于，所述步驟(6)前還包括P型離子注入形成第二集電極區(qū)域的過(guò)程。
6.根據(jù)權(quán)利要求5所述的垂直P(pán)NP制備方法，其特征在于，所述離子注入形成的第二集電極區(qū)域位于所述基區(qū)的大致正下方且二者相鄰接觸。
7.根據(jù)權(quán)利要求2所述的垂直P(pán)NP制備方法，其特征在于，所述傳導(dǎo)介質(zhì)層為多晶硅。
8.根據(jù)權(quán)利要求2所述的垂直P(pán)NP制備方法，其特征在于，所述傳導(dǎo)介質(zhì)層為多晶硅和硅鍺的復(fù)合結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的垂直P(pán)NP制備方法，其特征在于，所述步驟(7)還包括以下步驟 (701)在步驟(6)得到的結(jié)構(gòu)表面沉積多晶硅層； (702)在所述第一溝槽內(nèi)填充硅鍺材料，形成垂直P(pán)NP的發(fā)射極。
10.根據(jù)權(quán)利要求I所述的垂直P(pán)NP制備方法，其特征在于，所述刻蝕阻擋層去除過(guò)程中，留有部分刻蝕阻擋層覆蓋所述NMOS晶體管多晶硅柵側(cè)墻表面及側(cè)壁。
全文摘要
一種垂直P(pán)NP制備方法，采用已制備完成的NMOS晶體管的多晶硅柵極進(jìn)行自對(duì)準(zhǔn)的離子注入形成PNP晶體管的基區(qū)和發(fā)射極，該方法進(jìn)一步保證了垂直P(pán)NP特征尺寸的精確程度，并降低了圖形化基區(qū)注入?yún)^(qū)域的工藝復(fù)雜程度。此外，位于基區(qū)大致正下方、并與其相鄰接觸的第二集電極區(qū)域的引入，可以根據(jù)應(yīng)用需求實(shí)現(xiàn)對(duì)垂直P(pán)NP擊穿電壓的有效調(diào)節(jié)，進(jìn)一步的保證了垂直P(pán)NP的器件性能。
文檔編號(hào)H01L21/266GK102637597SQ201110035878
公開(kāi)日2012年8月15日 申請(qǐng)日期2011年2月10日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者陳樂(lè)樂(lè) 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司