專利名稱：隔離型ldmos的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種隔離型LDMOS的制造方法。
背景技術(shù)：
隨著減少成本，增加功能性的進(jìn)一步需求，智能型功率高壓器件向小尺寸設(shè)計(jì)發(fā)展成為趨勢。降低器件的導(dǎo)通電阻(Rds。n)和增加安全工作區(qū)(SOA)是其發(fā)展的主要目標(biāo)。 對(duì)于IOV 100V的功率高壓器件，新穎的器件結(jié)構(gòu)，小的工藝特征尺寸和優(yōu)化的工藝控制是目前降低器件的導(dǎo)通電阻(的幾個(gè)發(fā)展方向。但是，小的工藝特征尺寸，如漏端硅基板 (drain sideActive)的開口面積的減小，都會(huì)導(dǎo)致器件在開啟狀態(tài)下的電流密度增加，在強(qiáng)電場的作用下誘發(fā)Kick效應(yīng)，從而導(dǎo)致安全工作區(qū)(SOA)的急劇惡化。這是目前智能型功率高壓器件研發(fā)中急需克服的難點(diǎn)。如圖1所示為現(xiàn)有N型隔離型橫向擴(kuò)散金屬氧化物半導(dǎo)體晶體管(LDMOS)的結(jié)構(gòu)示意圖，現(xiàn)有N型隔離型LDMOS形成于P型硅襯底上，包括形成于所述P型硅襯底中的深N 阱(DNW)、形成于所述深N阱中的高壓P阱(HV-PW)，在所述P型硅襯底上還形成有多個(gè)淺溝槽隔離(STI)，各所述淺溝槽隔離用于實(shí)現(xiàn)各區(qū)域間的隔離。在所述P型硅襯底上形成有柵極，所述柵極為多晶硅柵，所述柵極和所述P型硅襯底表面隔離有柵氧化層；所述柵極和所述柵氧化層覆蓋了形成于其下方的一個(gè)所述淺溝槽隔離的部分區(qū)域、以及覆蓋了部分所述高壓P阱、以及位于所述高壓P阱和所述柵極下方的所述淺溝槽隔離間的所述深N阱。 在所述柵極一側(cè)的所述高壓P阱中形成有源區(qū)，所述源區(qū)為一 N+離子注入?yún)^(qū)；在所述柵極另一側(cè)、且和所述柵極下方的所述淺溝槽隔離相鄰接的所述深N阱中形成有漏區(qū)，所述漏區(qū)也為一 N+離子注入?yún)^(qū)。所述柵極所覆蓋的所述高壓P阱部分為溝道區(qū)、在所述溝道區(qū)和所述漏區(qū)間的所述深N阱為漂移區(qū)。所述源區(qū)、所述漏區(qū)上方分別引出源極和漏極。所述高壓P阱中形成有一 P+離子注入?yún)^(qū)，該P(yáng)+離子注入?yún)^(qū)和所述源區(qū)隔離有一所述淺溝槽隔離，在所述P+離子注入?yún)^(qū)上引出溝道電極。在所述P型硅襯底上還形成有由低壓P阱組成的隔離環(huán)，所述隔離環(huán)將所述深N阱圍繞起來，所述隔離環(huán)和所述深N阱中的各區(qū)域隔離有所述淺溝槽隔離，所述隔離環(huán)通過P+離子注入?yún)^(qū)引出。現(xiàn)有N型隔離型LDMOS在尺寸縮小時(shí)，在如圖1中虛線框中電場強(qiáng)度分布可以通過仿真模擬出來，根據(jù)仿真結(jié)果可知在所述漏區(qū)和所述淺溝槽隔離接觸位置處的會(huì)產(chǎn)生強(qiáng)電場，在該處的強(qiáng)電場的作用下會(huì)誘發(fā)Kick效應(yīng)，從而導(dǎo)致安全工作區(qū)(SOA)的急劇惡化。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種隔離型LDMOS的制造方法，能增加器件的安全工作區(qū)域、且工藝簡單、容易實(shí)現(xiàn)。為解決上述技術(shù)問題，本發(fā)明提供的隔離型LDMOS的制造方法包括如下步驟步驟一、在版圖設(shè)計(jì)過程中，對(duì)所述隔離型LDMOS的漏區(qū)的離子注入版圖進(jìn)行變動(dòng)，使所述漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一。步驟二、在生產(chǎn)過程中，采用步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行所述漏區(qū)的離子注入。更進(jìn)一步的改進(jìn)是，所述橫向距離一的大小為0. 2 μ m 0. 5 μ m。更進(jìn)一步的改進(jìn)是，步驟二包括如下步驟步驟二 A、在一 P型硅襯底上進(jìn)行N型離子注入形成深N阱。步驟二 B、采用高壓P阱的離子注入工藝在所述深N阱中形成高壓P阱。步驟二 C、在所述P型硅襯底上形成淺溝槽，在所述淺溝槽中填入氧化硅形成淺溝槽隔離；所述淺溝槽隔離包括多個(gè)，用于實(shí)現(xiàn)各區(qū)域間的隔離。在要形成柵極區(qū)域的下方的所述淺溝槽隔離位于所述深N阱中、且和所述高壓P阱相隔一定距離。步驟二 D、在所述P型硅襯底上形成柵極，所述柵極為多晶硅柵極，所述柵極和所述P型硅襯底表面相隔有柵氧化層，所述柵極橫向覆蓋了部分所述高壓P阱、部分所述柵極下方的所述淺溝槽隔離、以及所述柵極覆蓋的所述高壓P阱和所述淺溝槽隔離間的深N阱； 所述柵極所覆蓋的所述高壓P阱形成溝道區(qū)。步驟二 E、通過源漏離子注入形成源區(qū)和漏區(qū)；所述漏區(qū)的位置通過步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行定義；使所述漏區(qū)位于所述深N阱中、且所述漏區(qū)和所述柵極覆蓋的所述淺溝槽隔離間相隔所述橫向距離一；所述源區(qū)位于所述高壓P阱中并和所述柵極相鄰。步驟二中不包括在所述源區(qū)、所述漏區(qū)和所述柵極的表面形成硅合金化的步驟。本發(fā)明隔離型LDMOS的制造方法僅需對(duì)漏區(qū)的離子注入版圖進(jìn)行變動(dòng)，使所述漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一，從而在所述漏區(qū)和所述柵極下方的淺溝槽隔離間沒有高濃度的漏區(qū)的離子注入雜質(zhì)，能夠消除漏區(qū)附件的強(qiáng)電場， 從而能提高器件的安全工作區(qū)域。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是現(xiàn)有N型隔離型LDMOS的結(jié)構(gòu)示意圖；圖2是本發(fā)明方法的流程圖；圖3是本發(fā)明實(shí)施例N型隔離型LDMOS的結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖2所示，為本發(fā)明方法的流程圖，如圖3所示是本發(fā)明實(shí)施例N型隔離型 LDMOS的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例N型隔離型LDMOS的制造方法包括如下步驟步驟一、在版圖設(shè)計(jì)過程中，對(duì)所述N型隔離型LDMOS的漏區(qū)的離子注入版圖進(jìn)行變動(dòng)，使所述漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一。所述橫向距離一的大小為0. 2 μ m 0. 5 μ m。步驟二、在生產(chǎn)過程中，采用步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行所述漏區(qū)的離子注入。所述步驟二包括如下步驟
步驟二 A、在一 P型硅襯底上進(jìn)行N型離子注入形成深N阱。步驟二 B、采用高壓P阱的離子注入工藝在所述深N阱中形成高壓P阱。步驟二 C、在所述P型硅襯底上形成淺溝槽，在所述淺溝槽中填入氧化硅形成淺溝槽隔離；所述淺溝槽隔離包括多個(gè)，用于實(shí)現(xiàn)各區(qū)域間的隔離。在要形成柵極區(qū)域的下方的所述淺溝槽隔離位于所述深N阱中、且和所述高壓P阱相隔一定距離。步驟二 D、在所述P型硅襯底上形成柵極，所述柵極為多晶硅柵極，所述柵極和所述P型硅襯底表面相隔有柵氧化層，所述柵極橫向覆蓋了部分所述高壓P阱、部分所述柵極下方的所述淺溝槽隔離、以及所述柵極覆蓋的所述高壓P阱和所述淺溝槽隔離間的深N阱； 所述柵極所覆蓋的所述高壓P阱形成溝道區(qū)。步驟二 E、通過源漏離子注入形成源區(qū)和漏區(qū)；所述漏區(qū)的位置通過步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行定義；使所述漏區(qū)位于所述深N阱中、且所述漏區(qū)和所述柵極覆蓋的所述淺溝槽隔離間相隔所述橫向距離一；所述源區(qū)位于所述高壓P阱中并和所述柵極相鄰。步驟二的各步驟中不包括在所述源區(qū)、所述漏區(qū)和所述柵極的表面形成硅合金化的步驟。本發(fā)明實(shí)施例方法中，還包括在所述深N阱的外周的所述P型硅襯底中通過低壓 P阱的離子注入工藝形成低壓P阱的步驟，有所述低壓P阱組成隔離環(huán)，所述隔離環(huán)將所述深N阱圍繞起來，且所述低壓P阱和所述深N阱間隔離有所述淺溝槽隔離。本發(fā)明實(shí)施例方法中還包括在所述低壓P阱中、在所述高壓P阱中進(jìn)行P+離子注入工藝形成所述隔離環(huán)和所述溝道電極的引出區(qū)域的步驟；以及在所述源區(qū)和所述漏區(qū)上方引出源極和漏極的步驟、所述高壓P阱的所述P+離子注入?yún)^(qū)上引出溝道電極的步驟。如圖3所示是采用上述步驟后形成的本發(fā)明實(shí)施例N型隔離型LDMOS的結(jié)構(gòu)示意圖，和如圖1所示的現(xiàn)有N型隔離型LDMOS的區(qū)別之處在于本發(fā)明實(shí)施例N型隔離型LDMOS 的所述漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一，在所述漏區(qū)和所述柵極下方的淺溝槽隔離間沒有高濃度的漏區(qū)的離子注入雜質(zhì)即只有深N阱的N型離子注入雜質(zhì)。本發(fā)明實(shí)施例能夠消除現(xiàn)有技術(shù)存在的漏區(qū)和所述柵極下方的淺溝槽隔離的接觸位置處會(huì)出現(xiàn)強(qiáng)電場的問題，從而能提高器件的安全工作區(qū)域。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種隔離型LDMOS的制造方法，其特征在于，包括如下步驟步驟一、在版圖設(shè)計(jì)過程中，對(duì)所述隔離型LDMOS的漏區(qū)的離子注入版圖進(jìn)行變動(dòng)，使所述漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一；步驟二、在生產(chǎn)過程中，采用步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行所述漏區(qū)的離子注入。
2.如權(quán)利要求1所述的隔離型LDMOS的制造方法，其特征在于所述橫向距離一的大 /J、為 0. 2 μ m 0. 5 μ m。
3.如權(quán)利要求1所述的隔離型LDMOS的制造方法，其特征在于步驟二包括如下步驟步驟二 A、在一 P型硅襯底上進(jìn)行N型離子注入形成深N阱；步驟二 B、采用高壓P阱的離子注入工藝在所述深N阱中形成高壓P阱；步驟二 C、在所述P型硅襯底上形成淺溝槽，在所述淺溝槽中填入氧化硅形成淺溝槽隔離；在要形成柵極區(qū)域的下方的所述淺溝槽隔離位于所述深N阱中、且和所述高壓P阱相隔一定距離；步驟二 D、在所述P型硅襯底上形成柵極，所述柵極為多晶硅柵極，所述柵極和所述P型硅襯底表面相隔有柵氧化層，所述柵極橫向覆蓋了部分所述高壓P阱、部分所述柵極下方的所述淺溝槽隔離、以及所述柵極覆蓋的所述高壓P阱和所述淺溝槽隔離間的深N阱；所述柵極所覆蓋的所述高壓P阱形成溝道區(qū)；步驟二 E、通過源漏離子注入形成源區(qū)和漏區(qū)；所述漏區(qū)的位置通過步驟一中所設(shè)計(jì)的所述漏區(qū)的離子注入版圖進(jìn)行定義；使所述漏區(qū)位于所述深N阱中、且所述漏區(qū)和所述柵極覆蓋的所述淺溝槽隔離間相隔所述橫向距離一；所述源區(qū)位于所述高壓P阱中并和所述柵極相鄰。
全文摘要
本發(fā)明公開了一種隔離型LDMOS的制造方法，包括步驟在版圖設(shè)計(jì)過程中，對(duì)隔離型LDMOS的漏區(qū)的離子注入版圖進(jìn)行變動(dòng)，使漏區(qū)的離子注入?yún)^(qū)和柵極下方的淺溝槽隔離間相隔一橫向距離一；在生產(chǎn)過程中，采用步驟一中所設(shè)計(jì)的漏區(qū)的離子注入版圖進(jìn)行漏區(qū)的離子注入。本發(fā)明能使漏區(qū)和柵極下方的淺溝槽隔離間沒有高濃度的漏區(qū)的離子注入雜質(zhì)，能夠消除漏區(qū)附件的強(qiáng)電場，從而能提高器件的安全工作區(qū)域，且僅需變動(dòng)漏區(qū)的離子注入版圖，工藝簡單、容易實(shí)現(xiàn)。
文檔編號(hào)H01L21/265GK102412155SQ20111000945
公開日2012年4月11日 申請(qǐng)日期2011年1月17日 優(yōu)先權(quán)日2011年1月17日
發(fā)明者劉劍, 熊濤, 陳華倫, 陳瑜 申請(qǐng)人:上海華虹Nec電子有限公司