專利名稱：包括具有堆疊結(jié)構(gòu)的半導(dǎo)體芯片的存儲卡和存儲系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本公開涉及存儲卡和存儲系統(tǒng)，更具體地講，涉及一種包括具有堆疊結(jié)構(gòu)的多個 半導(dǎo)體芯片的存儲卡和存儲系統(tǒng)。
背景技術(shù)：
通常，存儲系統(tǒng)包括存儲裝置，包括用于存儲數(shù)據(jù)的存儲單元；存儲控制器，根 據(jù)從外部主機接收的命令來控制記錄數(shù)據(jù)和讀取數(shù)據(jù)的操作。構(gòu)成所述存儲系統(tǒng)的一種類 型的存儲卡通過集成包括至少一個存儲芯片的存儲裝置與用于驅(qū)動存儲裝置的存儲控制 器來實現(xiàn)。另外，所述存儲卡通常包括非易失性存儲裝置，例如，包括NAND (與非)存儲單 元的存儲裝置，以便存儲數(shù)據(jù)。為了使存儲卡小型化，具有大容量的存儲單元可被集成在小區(qū)域中。可使用多個 半導(dǎo)體芯片彼此豎直堆疊的存儲裝置來提高集成度。通過在存儲卡中以豎直堆疊結(jié)構(gòu)安裝 半導(dǎo)體芯片，可提高存儲卡的數(shù)據(jù)存儲容量。存儲卡中的存儲控制器接收并處理來自外部主機的各種命令信號、數(shù)據(jù)信號以及 電壓信號，從而產(chǎn)生用于控制存儲裝置的各種內(nèi)部控制信號。由存儲控制器產(chǎn)生的所述內(nèi) 部控制信號被傳送到包括存儲芯片的存儲裝置。另外，存儲裝置通過形成在存儲裝置中的 信號路徑將從存儲控制器接收的內(nèi)部控制信號傳送到每個半導(dǎo)體芯片。然而，由于用來形成信號路徑的導(dǎo)線(conductive line)的物理特性，因此可能會 在傳送的內(nèi)部控制信號中產(chǎn)生噪聲。例如，當在用于傳送電源電壓或接地電壓的信號路徑 中產(chǎn)生大的電阻時，在被傳送到半導(dǎo)體芯片的電源電壓或接地電壓中產(chǎn)生的噪聲也大。特 別地，當在提供到設(shè)置有半導(dǎo)體芯片的存儲單元的區(qū)域的電源電壓或接地電壓中產(chǎn)生大的 噪聲時，存儲操作性能惡化。具體地講，當存儲卡的集成度提高時，由于噪聲(即使當在被 傳送到存儲卡的電源電壓或接地電壓中產(chǎn)生相對較小的噪聲時)，不僅使存儲操作性能極 大地惡化，而且也會使半導(dǎo)體芯片的性能惡化。

發(fā)明內(nèi)容
根據(jù)一個實施例，公開了一種存儲卡。該存儲卡包括多個端口，形成在所述存儲 卡的外表面上；存儲控制器，結(jié)合到所述多個端口，所述存儲控制器被配置成通過所述端口 與外部主機通信，并基于從所述外部主機接收的信號來產(chǎn)生用于控制存儲操作的多個內(nèi)部 信號；存儲裝置，結(jié)合到所述存儲控制器并包括彼此豎直堆疊的至少兩個半導(dǎo)體芯片。每個 半導(dǎo)體芯片包括用于接收來自所述存儲控制器的所述多個內(nèi)部信號的多個基底穿孔。所述 存儲控制器基于經(jīng)由第一端口接收的第一信號來產(chǎn)生第一內(nèi)部信號和第二內(nèi)部信號，所述 第一內(nèi)部信號和所述第二內(nèi)部信號分別通過彼此電絕緣的第一信號路徑和第二信號路徑被提供到存儲裝置。根據(jù)另一實施例，所述存儲卡包括至少一個第一半導(dǎo)體芯片，包括設(shè)置有用于存 儲數(shù)據(jù)的存儲單元陣列的第一區(qū)域以及設(shè)置有用于傳送信號的多個第一基底穿孔的第二 區(qū)域；第二半導(dǎo)體芯片，包括設(shè)置有用于控制存儲操作的邏輯陣列的第三區(qū)域以及設(shè)置有 用于傳送信號的多個第二基底穿孔的第四區(qū)域。所述多個第二基底穿孔中的至少一個被設(shè) 置成用于接收來自存儲卡外部的外部信號。根據(jù)另一實施例，所述存儲卡包括多個端口，形成在所述存儲卡的外表面上；存 儲控制器，通過所述多個端口與存儲卡的外部進行通信，所述存儲控制器被配置成通過利 用從所述存儲卡外部接收的信號來產(chǎn)生用于控制存儲操作的多個內(nèi)部信號；存儲裝置，包 括彼此豎直堆疊的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。所述第一半導(dǎo)體芯片和所述第二半 導(dǎo)體芯片中的每個被配置成用于接收來自所述存儲控制器的所述多個內(nèi)部信號。此外，所 述第二半導(dǎo)體芯片具有比所述第一半導(dǎo)體芯片的面積小的面積，所述第二半導(dǎo)體芯片堆疊 在所述第一半導(dǎo)體芯片的一部分的上部上，所述存儲控制器堆疊在所述第一半導(dǎo)體芯片的 另一部分的上部上。根據(jù)另一實施例，公開了一種存儲系統(tǒng)。所述存儲系統(tǒng)包括基底以及堆疊在所述 基底上的第一半導(dǎo)體存儲芯片，所述第一半導(dǎo)體存儲芯片包括設(shè)置有用于存儲數(shù)據(jù)的一個 或多個存儲單元的第一區(qū)域以及至少形成有第一基底穿孔的第二區(qū)域。所述存儲系統(tǒng)還包 括與所述第一半導(dǎo)體存儲芯片堆疊的第二半導(dǎo)體存儲芯片，所述第二半導(dǎo)體存儲芯片包括 設(shè)置有用于存儲數(shù)據(jù)的一個或多個存儲單元的第三區(qū)域以及至少形成有第二基底穿孔和 第三基底穿孔的第四區(qū)域。所述存儲系統(tǒng)另外還包括堆疊在所述基底上的控制器。所述控 制器被配置成至少通過所述第三基底穿孔將信號傳送到所述第一半導(dǎo)體存儲芯片。


通過下面結(jié)合附圖進行的詳細描述，示例性實施例將會被更加清楚地理解，其 中圖1是根據(jù)示例性實施例的存儲卡的框圖；圖2是根據(jù)一個實施例的圖1的存儲卡的外表面的示圖；圖3A至圖3E是根據(jù)特定實施例的用于描述圖2的存儲卡的信號傳送路徑的示例 性示圖；圖4是根據(jù)另一實施例的存儲卡的示例性示圖；圖5A至圖5C是根據(jù)特定實施例的用于描述圖4的存儲卡中的信號傳送路徑的示 例性示圖；圖6A和圖6B是根據(jù)特定實施例的用于描述外部數(shù)據(jù)信號和內(nèi)部數(shù)據(jù)信號的信號 傳送路徑的示例性示圖；圖7A和圖7B是根據(jù)其他實施例的存儲卡的示例性示圖；圖8是根據(jù)特定示例性實施例的提供到包括在存儲卡中的存儲裝置的信號的示 圖；圖9A至圖9C是根據(jù)其他實施例的存儲卡的示例性示圖；圖IOA和圖IOB是根據(jù)其他實施例的存儲卡的示例性示圖。
具體實施例方式現(xiàn)在將參照附圖更加全面地描述各種示例性實施例，在附圖中示出了一些示例性 實施例。在附圖中，為了清晰起見，會夸大層和區(qū)域的厚度。在此公開詳細的說明性的實施例。然而，在此公開的具體的結(jié)構(gòu)和功能上的細節(jié) 僅僅表示描述示例性實施例的目的。本公開可以以多種可選的形式來實施，并不應(yīng)該被解 釋為僅限于在此闡述的示例性實施例。因此，盡管示例性實施例能夠進行各種變型并存在各種可選形式，但是公開的實 施例仍通過舉例的方式在附圖中示出并將在此詳細描述。然而，應(yīng)該理解的是，并非意在將 示例性實施例限于公開的具體形式，相反，示例性實施例將覆蓋落在權(quán)利要求的范圍之內(nèi) 的所有變型、等同物和可選方案。貫穿說明書和附圖，相同的標號指示相同的元件。應(yīng)該理解的是，盡管術(shù)語第一、第二等可在此被用來描述各種元件，但是這些元件 不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用來將一個元件與另一元件區(qū)分開。例如，在不脫離示 例性實施例的范圍的情況下，第一元件可被稱為第二元件，類似地，第二元件可被稱為第一 元件。如在此所使用的，術(shù)語“和/或”包括一個或多個相關(guān)所列項的任意組合和全部組合。應(yīng)該理解的是，當元件被稱為“連接到”另一元件或者“結(jié)合到”另一元件時，它可 以直接連接到另一元件或者直接結(jié)合到另一元件，或者可存在中間元件。相反，當元件被 稱為“直接連接到”另一元件或者“直接結(jié)合到”另一元件時，不存在中間元件。用來描述
元件之間的關(guān)系的其他詞語應(yīng)該按照相同的方式來解釋(例如，“在......之間”與“直接
在......之間”、“相鄰”與“直接相鄰”等)。在此使用的術(shù)語僅僅為了描述具體實施例的目的，而不意在成為示例性實施例的 限制。除非上下文另外明確地指出，否則在此使用的單數(shù)形式也意在包括復(fù)數(shù)形式。還應(yīng) 該理解的是，當在此使用術(shù)語“包含”和/或“包括”時，表明存在所述特征、整體、步驟、操 作、元件和/或組件，但不排除存在或添加一個或多個其他特征、整體、步驟、操作、元件、組
件和/或它們的組。為了便于描述，在此可使用諸如“在......之下”、“在......下方”、
“下面的”、“在......上方”、“上面的”等空間相對術(shù)語來描述如附圖中示出的一個元件或
特征與另一元件或特征之間的關(guān)系。應(yīng)該理解的是，空間相對術(shù)語意在包括除附圖中示出 的方位之外的裝置在使用或操作中的不同方位。例如，如果將附圖中的裝置翻轉(zhuǎn)，則被描述 為“在”其他元件或特征“下方”或“之下”的元件將隨后被定位為“在”其他元件或特征“上
方”。因此，例如，術(shù)語“在......下方”可包括“在......上方”和“在......下方”兩個
方位。可將裝置另外定位(旋轉(zhuǎn)90度或者在其他方位觀看或參照)，并且應(yīng)該相應(yīng)地解釋 在此使用的空間相對描述符。在此參照作為理想化的實施例(和中間結(jié)構(gòu))的示意圖的剖視圖來描述示例性實 施例。這樣，可預(yù)料到例如由制造技術(shù)和/或公差造成的示圖的形狀變化。因此，示例性 實施例不應(yīng)該被解釋為限于在此示出的區(qū)域的具體形狀，而可包括例如由制造造成的形狀 上的偏差。例如，被示出為矩形的區(qū)域會在其邊緣處具有圓形的或者彎曲的特征和/或具 有梯度，而不是從第一表面到第二表面的突變。因此，在附圖中示出的區(qū)域本質(zhì)上是示意性 的，它們的形狀未必示出裝置的區(qū)域的真實形狀，并不意在限制范圍。還應(yīng)該理解的是，在一些可選的實施方式中，提及的功能/作用可能會與附圖中所標明的順序不符。例如，連續(xù)示出的兩幅圖實際上可基本上被同時執(zhí)行，或者有時可以以 相反的順序執(zhí)行，這取決于其包含的功能/作用。為了更加具體地描述示例性實施例，將參照附圖詳細描述各方面。然而，本發(fā)明不 限于描述的示例性實施例。圖1是根據(jù)示例性實施例的存儲卡100的框圖。如圖1中所示，存儲卡100可包 括存儲控制器1000和存儲裝置2000。另外，在存儲卡100的外表面上形成有多個端口(未 示出)，以與外部主機(未示出)進行通信。可經(jīng)由所述端口從外部接收電源電壓VDD、接 地電壓VSS、命令信號CMD以及數(shù)據(jù)信號DATA。也可經(jīng)由所述端口接收其他信號，例如，地 址信號。存儲控制器1000可接收并處理電源電壓VDD、接地電壓VSS、命令信號CMD、數(shù)據(jù)信 號以及其他信號，以產(chǎn)生將被用于存儲卡100中的內(nèi)部信號。所述內(nèi)部信號可基本上與從 外部主機提供的信號相同，或者可通過對從外部主機提供的信號執(zhí)行預(yù)定處理來產(chǎn)生。例 如，與外部電壓信號相比，某些內(nèi)部電壓信號可具有不同的(降低的或升高的)電壓電平。存儲裝置2000可包括至少一個半導(dǎo)體芯片(未示出)。例如，可在存儲裝置2000 中安裝具有堆疊結(jié)構(gòu)的多個半導(dǎo)體芯片。另外，所述多個半導(dǎo)體芯片中的部分半導(dǎo)體芯片 或全部半導(dǎo)體芯片可包括一個或多個存儲單元陣列，并且每個存儲單元陣列可包括非易失 性存儲單元，例如，NAND存儲單元。然而，并非所有包括在存儲裝置2000中的存儲單元均 為NAND存儲單元，在存儲裝置2000中可包括有各種類型的存儲單元，例如，DRAM存儲單 元、NOR存儲單元等。另外，包括在存儲裝置2000中的所述多個半導(dǎo)體芯片可包括用作主 芯片的第一半導(dǎo)體芯片(未示出)以及用作從芯片(slave chip)的第二半導(dǎo)體芯片(未 示出)。如圖1中所示，存儲卡100可通過相應(yīng)的端口接收來自外部主機的電壓信號，例 如，電源電壓VDD或接地電壓VSS，接收的電壓信號被提供到存儲控制器1000。所述端口可 以是(例如)由導(dǎo)電材料構(gòu)成且被配置成在外部主機和存儲卡100之間傳遞電信號的節(jié) 點。存儲控制器1000可將電壓信號作為電壓信號提供給存儲裝置2000，或者可通過對電壓 信號進行處理來產(chǎn)生內(nèi)部電壓信號然后將該內(nèi)部電壓信號提供給存儲裝置2000。存儲控 制器1000可通過從存儲卡100的外部提供的信號中的部分信號或全部信號來產(chǎn)生將被提 供到第一半導(dǎo)體芯片的第一內(nèi)部信號以及將被提供到第二半導(dǎo)體芯片的第二內(nèi)部信號。例 如，存儲控制器1000可接收電源電壓VDD，并利用該電源電壓VDD來產(chǎn)生第一內(nèi)部電源電壓 VDD_lst以及第二內(nèi)部電源電壓VDD_2nd。可選地或另外地，存儲控制器1000可接收接地 電壓VSS，并利用該接地電壓VSS來產(chǎn)生第一內(nèi)部接地電壓VSS_1 st以及第二內(nèi)部接地電壓 VSS_2nd。此外，存儲控制器1000可接收命令信號CMD以及數(shù)據(jù)信號DATA，并分別利用該命 令信號CMD以及該數(shù)據(jù)信號DATA來產(chǎn)生內(nèi)部命令信號CMD_I以及內(nèi)部數(shù)據(jù)信號DATA_I。存儲裝置2000接收來自存儲控制器1000的內(nèi)部信號，并將該內(nèi)部信號傳送到包 括在存儲裝置2000中的至少一個半導(dǎo)體芯片。當存儲裝置2000包括彼此豎直堆疊的多 個半導(dǎo)體芯片時，所述多個半導(dǎo)體芯片中的每個均可包括用于傳送內(nèi)部信號的多個基底穿 孔(TSV)(舉例來說，穿過基底的過孔(via)，例如，當所述基底包含硅時的硅穿孔)?；?穿孔在其他附圖中示出。由存儲控制器1000產(chǎn)生的內(nèi)部信號中的部分內(nèi)部信號可通過相 同路徑被提供到半導(dǎo)體芯片。另外，剩下的內(nèi)部信號可通過不相重疊并因此彼此電絕緣的 不同路徑被提供到半導(dǎo)體芯片。例如，通過對信號進行處理所產(chǎn)生的第一內(nèi)部信號和第二內(nèi)部信號可通過不同的專用路徑分別被提供到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。參照圖 1，第一內(nèi)部電源電壓VDD_lst以及第二內(nèi)部電源電壓VDD_2nd通過不同路徑分別被提供 到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，第一內(nèi)部接地電壓VSS_lst以及第二內(nèi)部接地電壓 VSS_2nd通過不同路徑分別被提供到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。圖2是根據(jù)一個實施例的圖1的存儲卡100的外表面的示例性示圖。如圖2中所 示，存儲卡100內(nèi)部的存儲控制器和存儲裝置受到殼體120的保護。此外，其上設(shè)置有多個 端口的端口區(qū)域110形成在殼體120的外表面上。存儲卡100通過端口區(qū)域110上的所述 多個端口電連接到外部主機，從而接收來自外部主機的各種控制信號和數(shù)據(jù)，或者將存儲 在存儲卡100中的信息提供給外部主機。在一個實施例中，形成在存儲卡100的外表面上的 所述多個端口中的每個端口均包括連接到包括在存儲卡100中的存儲控制器的電接觸件。圖3A至圖3E是根據(jù)特定實施例的用于描述圖2的存儲卡100的信號傳送路徑的 示例性示圖。例如，圖3A、圖3B、圖3D和圖3E是沿著圖2的存儲卡100的A-A’線截取的 示例性剖視圖，圖3C是沿著圖2的存儲卡100的B-B’線截取的剖視圖。在存儲裝置2000 中可包括有具有堆疊結(jié)構(gòu)的多個半導(dǎo)體芯片，作為示例，圖3A至圖3E示出了彼此堆疊的四 個半導(dǎo)體芯片2100、2200、2300和M00，但是可使用其他數(shù)量。如圖3A中所示，在一個實施例中，存儲卡100包括存儲控制器1000和存儲裝置 2000，作為示例，存儲裝置2000可包括彼此豎直堆疊的四個半導(dǎo)體芯片2100、2200、2300和 2400。這里，半導(dǎo)體芯片2100、2200、2300和MOO中的一個可以是用作主芯片的第一半導(dǎo)體 芯片2100，其余的半導(dǎo)體芯片可以是用作從芯片的第二半導(dǎo)體芯片2200、2300和M00。在 一個實施例中，第二半導(dǎo)體芯片2200、2300和MOO可豎直堆疊在第一半導(dǎo)體芯片2100的 上部(例如，頂表面)上并可被對齊，使得所述芯片的外邊緣對齊。存儲控制器1000和存 儲裝置2000均可被安裝在基底2500的一個表面上，存儲控制器1000和存儲裝置2000可 通過形成在基底2500上的電路圖案彼此通信。在圖3A中，用作主芯片的芯片被設(shè)置在底部上，用作從芯片的多個芯片堆疊在主 芯片上，但是，主芯片和從芯片的位置不限于此。例如，存儲裝置2000可通過將用作從芯 片的所述多個芯片設(shè)置在底部上、將所述主芯片堆疊在所述從芯片上并通過導(dǎo)電單元(例 如，接合線)將主芯片連接到基底來實現(xiàn)。在一個實施例中，存儲控制器1000通過形成在存儲卡100的外表面上的端口直接 接收來自外部主機的信號。圖3A示出了接收電源電壓VDD的端口，存儲控制器1000利用從 存儲卡100的外部接收的電源電壓VDD來產(chǎn)生內(nèi)部電源電壓。例如，存儲控制器1000可利 用接收的電源電壓VDD來產(chǎn)生被提供到第一半導(dǎo)體芯片2100的第一內(nèi)部電源電壓VDD_lst 以及被提供到第二半導(dǎo)體芯片2200、2300和2400的第二內(nèi)部電源電壓VDD_2nd。用于將存儲控制器1000電連接到外部端口的導(dǎo)電單元以及用于電連接存儲控 制器1000和存儲裝置2000的另一導(dǎo)電單元可被設(shè)置在存儲卡100中。例如，如圖3A中 所示，用于接收電源電壓VDD的端口可通過設(shè)置在存儲控制器1000中的第一基底穿孔 (TSV)1011(以下，為了方便，基底穿孔可被稱為“穿孔”)連接到存儲控制器1000內(nèi)部的電 路，由電源電壓VDD在存儲控制器1000中產(chǎn)生的第一內(nèi)部電源電壓VDD_lst以及第二內(nèi)部 電源電壓VDD_2nd可分別通過設(shè)置在存儲控制器1000中的第二穿孔1012以及第三穿孔 1013并分別通過位于基底2500上的第一導(dǎo)電元件和第二導(dǎo)電元件(例如，導(dǎo)線或電路圖
10案)被提供到存儲裝置2000。第一內(nèi)部電源電壓VDD_lst以及第二內(nèi)部電源電壓VDD_2nd 可通過不同路徑被提供到存儲裝置2000中的半導(dǎo)體芯片。所述路徑可與專用路徑電絕緣。 盡管未在圖3A中示出，但是除電源電壓VDD之外，接地電壓、命令/地址信號和數(shù)據(jù)信號中 的至少一個也可用于產(chǎn)生第一內(nèi)部信號和第二內(nèi)部信號，產(chǎn)生的第一內(nèi)部信號和第二內(nèi)部 信號可從控制器通過不同路徑提供到存儲裝置2000中的半導(dǎo)體芯片。如圖3A中所示，在存儲裝置2000的半導(dǎo)體芯片2100、2200、2300和MOO中的每 個半導(dǎo)體芯片中均可包括有存儲單元陣列。例如，NAND存儲單元陣列可作為非易失性存儲 單元陣列而被包括在半導(dǎo)體芯片2100、2200、2300和MOO中的每個半導(dǎo)體芯片中。然而， 本公開不限于此，在半導(dǎo)體芯片2100、2200、2300和MOO中可包括有任何其他類型的存儲 單元陣列，或者在半導(dǎo)體芯片2100、2200、2300和MOO中可包括有不同類型的存儲單元。 用于執(zhí)行預(yù)定邏輯操作的邏輯陣列(而不是存儲單元陣列)可被設(shè)置在半導(dǎo)體芯片2100、 2200,2300和MOO中的部分半導(dǎo)體芯片中。在半導(dǎo)體芯片2100、2200、2300和MOO中的每個半導(dǎo)體芯片中均可包括有用于傳 送信號的導(dǎo)電單元。例如，第一半導(dǎo)體芯片2100包括設(shè)置有存儲單元的第一區(qū)域2100A以 及設(shè)置有一個或多個硅穿孔的第二區(qū)域2100B。類似地，第二半導(dǎo)體芯片2200、2300和MOO 分別包括設(shè)置有存儲單元的第三區(qū)域2200A、2300A和2400A以及設(shè)置有一個或多個硅穿孔 的第四區(qū)域2200B、2300B和2400B。在一個實施例中，區(qū)域2100A、2200A、2300A和2400A 的外邊緣彼此豎直對齊，區(qū)域2100B、2200B、2300B和MOOB的中心彼此豎直對齊，然而，也 可實施其他構(gòu)造。由存儲控制器1000產(chǎn)生的內(nèi)部信號還可通過設(shè)置在半導(dǎo)體芯片2100、 2200,2300和MOO中的基底穿孔被傳送到半導(dǎo)體芯片2100、2200、2300和M00。當?shù)谝话雽?dǎo)體芯片2100用作主芯片時，在第二區(qū)域2100B中還可包括有用于驅(qū)動 存儲單元的外圍電路(未示出)。在這種情況下，第一半導(dǎo)體芯片2100的第二區(qū)域2100B 的面積可比第二半導(dǎo)體芯片2200、2300和MOO的第四區(qū)域2200B、2300B和MOOB的面積 大。另外，當?shù)谝话雽?dǎo)體芯片2100用作主芯片且第一半導(dǎo)體芯片2100的存儲單元陣列的 尺寸與第二半導(dǎo)體芯片2200、2300和MOO中的每個半導(dǎo)體芯片的存儲單元陣列的尺寸相 同時，第一半導(dǎo)體芯片2100的面積可比第二半導(dǎo)體芯片2200、2300和MOO中的每個半導(dǎo) 體芯片的面積大。在圖3A中，第一半導(dǎo)體芯片2100的面積與第二半導(dǎo)體芯片2200、2300 和MOO的面積相同，在這種情況下，第二半導(dǎo)體芯片的存儲單元陣列的尺寸比第一半導(dǎo)體 芯片2100的存儲單元陣列的尺寸大。應(yīng)該理解的是，對于每個半導(dǎo)體芯片2100、2200、2300 和MOO而言，區(qū)域2100A、2200A、2300A和2400A均可被視為存儲單元陣列。該陣列可具有 位于區(qū)域2100B、2200B、2300B和MOOB兩側(cè)的兩部分?？蛇x地，每部分可被視為一個陣列， 從而每個芯片將具有由區(qū)域2100B、2200B、2300B和MOOB隔開的兩個存儲單元陣列。為了經(jīng)由穿孔在半導(dǎo)體芯片之間傳送信號，在第二半導(dǎo)體芯片2200、2300和MOO 中的每個半導(dǎo)體芯片中所包括的穿孔可與在第一半導(dǎo)體芯片2100中所包括的穿孔對齊 (例如，豎直堆疊)。例如，第一穿孔2111和2112以及第二穿孔2121和2122被設(shè)置在第 一半導(dǎo)體芯片2100的第二區(qū)域2100B中。另外，第三穿孔2221、2222、2321、2322、2421和 2422被設(shè)置在第二半導(dǎo)體芯片2200、2300和MOO的第四區(qū)域2200B、2300B和2400B中。如 圖3A中所示，第二半導(dǎo)體芯片2200,2300和2400的第三穿孔2221、2222、2321、2322、2421 和M22可與第一半導(dǎo)體芯片2100的第二穿孔2121和2122豎直對齊。這樣，在一個實施例中，穿過第一穿孔2111和2112的信號路徑與穿過第二穿孔2121和2122以及第三穿孔 2221,2222,2321,2322,2421和M22的信號路徑分開并電絕緣。在一個實施例中，在存儲控制器1000中產(chǎn)生的第一內(nèi)部電源電壓VDD_lst可通 過第一穿孔2111和2112被傳送到第一半導(dǎo)體芯片2100。另外，在存儲控制器1000中產(chǎn) 生的第二內(nèi)部電源電壓VDD_2nd可通過包括第二穿孔2121和2122以及第三穿孔2221、 2222、2321、2322、2421和M22的多個穿孔的堆疊件而被提供到第二半導(dǎo)體芯片2200、2300 和M00。因此，存儲控制器1000的第二穿孔1012和第三穿孔1013通過基底2500上的不 同的電路圖案分別被連接到第一半導(dǎo)體芯片2100的第一穿孔2111和2112以及第二穿孔 2121和2122。當?shù)诙^(qū)域2100B的面積比第四區(qū)域2200B.2300B和2400B的面積大且第 二區(qū)域2100B的中心與第四區(qū)域2200B、2300B和MOOB的中心對齊時，第二區(qū)域2100B的 一部分與第四區(qū)域2200B、2300B和MOOB重疊。為了有效地形成上述的信號傳送路徑，第 一穿孔2111和2112可形成在第四區(qū)域2200B、2300B和2400B彼此重疊的區(qū)域之外，第二 穿孔2121和2122可形成在第四區(qū)域2200B、2300B和2400B彼此重疊的區(qū)域之內(nèi)。在一個實施例中，穿孔2111和2112連接到焊盤，該焊盤電連接到第一半導(dǎo)體芯片 2100的有源表面上的電路，而穿孔2121和2122連接到虛擬焊盤(dummy pad)，該虛擬焊盤 分別連接到穿孔2221和2222但不電連接到第一半導(dǎo)體芯片2100的有源表面上的電路。這 樣，用于將VDD_lst提供到第一半導(dǎo)體芯片2100以及用于將VDD_2nd提供到第二半導(dǎo)體芯 片2200、2300和MOO的路徑為分開的電絕緣路徑。在圖3A中，第二半導(dǎo)體芯片2200、2300和MOO通過相同路徑接收第二內(nèi)部電源 電壓VDD_2nd，但是本發(fā)明不限于此。換句話說，可在第二區(qū)域2100B以及第四區(qū)域2200B、 2300B和2400B中設(shè)置其他穿孔(未示出)，第二半導(dǎo)體芯片中的部分半導(dǎo)體芯片可包括虛 擬焊盤。這樣，第二半導(dǎo)體芯片2200、2300和MOO可被設(shè)計成通過不同路徑(即，通過其 他穿孔)接收第二內(nèi)部電源電壓VDD_2nd。在圖3A中，半導(dǎo)體芯片2100、2200、2300和MOO或存儲控制器1000的有源區(qū) 域(設(shè)置有電路的區(qū)域)被布置在對應(yīng)芯片的上表面上，例如，與基底2500相對設(shè)置的表 面。然而，有源區(qū)域的位置不限于此，舉例來說，有源區(qū)域可被布置在每個半導(dǎo)體芯片2100、 2200、2300和MOO或存儲控制器1000的底面上，例如，面對基底2500的表面。在這種情況 下，存儲控制器1000可直接接收外部信號而無需使用穿孔。同樣，在這種情況下，半導(dǎo)體芯 片2100可通過基底2500直接接收信號而無需使用穿孔，該信號可通過形成在半導(dǎo)體芯片 2100上的穿孔被提供到半導(dǎo)體芯片2200、2300和2400。例如，半導(dǎo)體芯片2100可通過形成 在半導(dǎo)體芯片2100內(nèi)的穿孔將信號傳送到設(shè)置在半導(dǎo)體芯片2100上的半導(dǎo)體芯片2200， 半導(dǎo)體芯片2200、2300和MOO中的任何一個(例如，半導(dǎo)體芯片2300)可通過形成在半導(dǎo) 體芯片2300內(nèi)的穿孔將信號傳送到設(shè)置在半導(dǎo)體芯片2300上的半導(dǎo)體芯片對00。因此， 可基于半導(dǎo)體芯片的有源表面的位置來部分地改變設(shè)置在半導(dǎo)體芯片2100、2200、2300和 2400或存儲控制器1000中的穿孔的結(jié)構(gòu)。圖3A還示出了被設(shè)置成電連接到半導(dǎo)體芯片 2100、2200、2300和MOO的焊盤，但是可使用另外的導(dǎo)電單元(舉例來說，諸如導(dǎo)電凸塊的 倒裝芯片(flip chip)導(dǎo)電單元)來代替焊盤。圖;3B示出了根據(jù)另一實施例的通過導(dǎo)線電連接到存儲裝置2000的存儲控制器 1000。如圖;3B中所示，存儲控制器1000通過至少一條導(dǎo)線被連接到基底2500的電路圖案。所述至少一條導(dǎo)線的一部分電連接到形成在存儲卡100的外表面上的端口，所述至少一條 導(dǎo)線的另一部分通過基底2500電連接到存儲裝置2000。例如，如圖:3B中所示，存儲控制器 1000通過導(dǎo)線接收來自存儲卡100外部的電源電壓VDD，并通過利用接收的電源電壓VDD 來產(chǎn)生第一內(nèi)部電源電壓VDD_lst和第二內(nèi)部電源電壓VDD_2nd。產(chǎn)生的第一內(nèi)部電源電 壓VDD_1 st和第二內(nèi)部電源電壓VDD_2nd通過不同的導(dǎo)線連接到基底2500。第一內(nèi)部電源 電壓VDD_lst和第二內(nèi)部電源電壓VDD_2nd通過基底2500上的電路圖案分別電連接到第 一半導(dǎo)體芯片2100的第一穿孔2111和2112以及第二穿孔2121和2122。如上所述，被傳 送到存儲裝置2000的第一內(nèi)部電源電壓VDD_lst和第二內(nèi)部電源電壓VDD_2nd可以以與 關(guān)于圖3A所描述的方式相同或相似的方式被提供到半導(dǎo)體芯片2100、2200、2300和2400。圖3C示出了根據(jù)一個實施例的將接地電壓VSS從存儲卡100的外部提供到存儲 裝置2000的示例。根據(jù)圖3C(即，沿著圖2的存儲卡100的B-B’線截取的剖視圖)，存儲 卡100的端口可接收接地電壓VSS。如圖3C中所示，接地電壓VSS可以以與關(guān)于圖3A和 圖3B所描述的方式相同或相似的方式被提供到存儲裝置2000。例如，存儲控制器1000可 包括多個穿孔1024、1025和1026，穿孔IOM可電連接到接收來自存儲卡100的外部的接 地電壓VSS的端口。在一個實施例中，存儲控制器1000利用接地電壓VSS來產(chǎn)生第一內(nèi)部 接地電壓VSS_lst和第二內(nèi)部接地電壓VSS_2nd，產(chǎn)生的第一內(nèi)部接地電壓VSS_lst和第 二內(nèi)部接地電壓VSS_2nd分別通過穿孔1025和穿孔10 被傳送到基底2500的電路圖案。 第一內(nèi)部接地電壓VSS_lst被連接到第一半導(dǎo)體芯片2100的第一穿孔2113和2114，第二 內(nèi)部接地電壓VSS_2nd被連接到第一半導(dǎo)體芯片2100的第二穿孔2123和21M。在圖3C 中，存儲控制器1000通過穿孔1024、1025和10 接收接地電壓VSS，并將第一內(nèi)部接地電 壓VSS_lst和第二內(nèi)部接地電壓VSS_2nd提供到存儲裝置2000，但是存儲控制器1000和基 底2500可利用至少一條導(dǎo)線(如圖:3B中所示)而不是利用穿孔1024、1025和10 來彼 此連接。與上述的圖3A相似，穿孔2223和2224、穿孔2323和2324、穿孔2423和2424可 將VSS_2nd提供到相應(yīng)的第二半導(dǎo)體芯片2200、2300和M00。在圖3D和圖3E中，包括在存儲裝置2000中的第一半導(dǎo)體芯片2100的尺寸(例 如，寬度或面積)和第二半導(dǎo)體芯片2200、2300和MOO的尺寸，以及第一半導(dǎo)體芯片2100 與第二半導(dǎo)體芯片2200、2300和MOO的對齊方式不同于在圖3A和圖中示出的實施例。 為了便于描述，在圖3D和圖3E中僅示出了存儲裝置2000。如圖3D和圖3E所示，如果第一半導(dǎo)體芯片2100的第二區(qū)域2100B的物理尺寸比 第二半導(dǎo)體芯片2200、2300和MOO的第四區(qū)域2200B、2300B和MOOB的物理尺寸大，同時 第一半導(dǎo)體芯片2100的第一區(qū)域2100A的尺寸與第二半導(dǎo)體芯片2200、2300和MOO的第 三區(qū)域2200A、2300A和MOOA的尺寸相同，則第一半導(dǎo)體芯片2100的物理尺寸(例如，區(qū) 域布置尺寸)可比第二半導(dǎo)體芯片2200、2300和MOO的物理尺寸大。在第一半導(dǎo)體芯片 2100的第一區(qū)域2100A以及第二半導(dǎo)體芯片2200、2300和MOO的第三區(qū)域2200A、2300A 和MOOA中可設(shè)置有一個或多個存儲單元陣列。在一個實施例中，每個區(qū)域2100A、2200A、 2300A和MOOA中的存儲單元還可具有彼此相同的存儲容量，從而每個存儲單元均能夠存 儲相同量的數(shù)據(jù)。在圖3A至圖3E中示出的構(gòu)造可用于除了存儲裝置之外的其他半導(dǎo)體 芯片。例如，盡管未在圖3D中示出，但是在第一區(qū)域2100A以及第三區(qū)域2200A、2300A和 2400A中可設(shè)置有邏輯陣列而不是存儲單元陣列。
在圖3D中，當在第一半導(dǎo)體芯片2100上堆疊第二半導(dǎo)體芯片2200、2300和MOO 時，第四區(qū)域2200B、2300B和MOOB的中心與第二區(qū)域2100B的中心對齊。在一個實施例 中，第三區(qū)域2200A、2300A和MOOA的邊緣不與第一區(qū)域2100A的邊緣對齊。在這種情況 下，第一穿孔2111和2112可被設(shè)置成與第二區(qū)域2100B的邊緣緊鄰，第二穿孔2121和2122 可朝著第二區(qū)域2100B的中心被設(shè)置在第一穿孔2111和2112之間。圖3E示出了不同的實施例。在圖3E中，當在第一半導(dǎo)體芯片2100上堆疊第二 半導(dǎo)體芯片2200、2300和MOO時，第二半導(dǎo)體芯片2200、2300和MOO的第一邊緣可被對 齊到第一半導(dǎo)體芯片2100的第一邊緣，但是第二半導(dǎo)體芯片2200、2300和MOO的第二邊 緣不與第一半導(dǎo)體芯片2100的第二邊緣對齊。另外，當?shù)谝话雽?dǎo)體芯片2100的第一區(qū)域 2100A的尺寸與第二半導(dǎo)體芯片2200、2300和MOO的第三區(qū)域2200A、2300A和2400A的尺 寸相同時，第四區(qū)域2200B、2300B和MOOB的第一邊緣被對齊到第二區(qū)域2100B的第一邊 緣，但是第四區(qū)域2200B、2300B和2400B的第二邊緣不與第二區(qū)域2100B的第二邊緣對齊。 在這種情況下，第二穿孔2121和2122可被設(shè)置在與第二區(qū)域2100B的與第四區(qū)域2200B、 2300B和MOOB的第一邊緣對齊的第一邊緣相鄰的區(qū)域中，并位于重疊的第四區(qū)域2200B、 2300B和MOOB的區(qū)域之內(nèi)，第一穿孔2111和2112可被設(shè)置在與第二區(qū)域2100B的與第 二區(qū)域2100B的第一邊緣相對的第二邊緣相鄰的區(qū)域中，但位于第四區(qū)域2200B、2300B和 2400B的區(qū)域之外。圖4是根據(jù)另一實施例的存儲卡300的示例性示圖。如圖4中所示，存儲卡300可包括第一存儲芯片3200，設(shè)置在存儲卡300的下部 中；邏輯芯片3100，設(shè)置在存儲卡300的上部中并以與圖1中的存儲控制器1000相似的方 式運行，其中，第一存儲芯片3200和邏輯芯片3100形成堆疊結(jié)構(gòu)。邏輯芯片3100的尺寸 可比第一存儲芯片3200的尺寸小，因此，邏輯芯片3100可被堆疊在第一存儲芯片3200的 上部(例如，頂表面)上。為了便于描述，在圖4中僅示出了一個存儲芯片，S卩，第一存儲芯 片3200。然而，公開的實施例不限于此，在存儲卡300中可包括有多個存儲芯片。來自所述 多個存儲芯片中的一個或多個存儲芯片可用作主芯片，剩下的存儲芯片可用作從芯片。在 圖4的實施例中，假定第一存儲芯片3200為主芯片。另外，在圖4中，邏輯芯片3100堆疊 在第一存儲芯片3200的上部上，但是可選地，第一存儲芯片3200可堆疊在邏輯芯片3100 的上部上。此外，一個或多個其他存儲芯片可位于第一存儲芯片3200和邏輯芯片3100之 間。第一存儲芯片3200包括第一區(qū)域3200A，其中至少設(shè)置有第一存儲單元陣列； 第二區(qū)域3200B，其中設(shè)置有多個焊盤和穿孔。在一個實施例中，如圖4中所示，第一區(qū)域 3200A可包括兩個部分，第二區(qū)域3200B可位于第一區(qū)域的所述兩個部分之間。邏輯芯片 3100包括第三區(qū)域3100A，其中設(shè)置有邏輯陣列；第四區(qū)域3100B，其中設(shè)置有多個焊盤和 穿孔。如圖4中所示，第三區(qū)域3100A可包括兩個部分，第四區(qū)域3100B可位于第三區(qū)域的 所述兩個部分之間。在一個實施例中，當邏輯芯片3100堆疊在第一存儲芯片3200的上部上 (或堆疊在第一存儲芯片3200上的另一存儲芯片的上部上)時，形成在第二區(qū)域3200B中 的穿孔通過基底(未示出)的電路圖案電連接到存儲卡300的端口，形成在第四區(qū)域3100B 中的穿孔電連接到第二區(qū)域3200B中的焊盤，該焊盤連接到形成在第二區(qū)域中的穿孔。從外部主機(未示出)接收的外部信號被提供到邏輯芯片3100。S卩，在一個實施例中，在第一存儲芯片3200以及堆疊在第一存儲芯片3200上的任何其他存儲芯片中的特 定穿孔電連接到邏輯芯片3100中的穿孔，以將外部信號提供到邏輯芯片3100(例如，類似 于以上所述，虛擬焊盤可用于第一存儲芯片3200和其他存儲芯片上)。邏輯芯片3100接收 來自外部主機的外部信號并利用該外部信號來產(chǎn)生內(nèi)部信號。在邏輯芯片3100中產(chǎn)生的 內(nèi)部信號通過存儲芯片上的穿孔和焊盤被提供到第一存儲芯片3200并被選擇性地提供到 堆疊在第一存儲芯片3200上的其他存儲芯片，所述信號可通過所述穿孔被提供到位于所 述存儲芯片中的一個或多個存儲芯片上的電路。外部信號經(jīng)由形成在第二區(qū)域3200B中的穿孔以及形成在第四區(qū)域3100B中的穿 孔被提供到邏輯芯片3100中。例如，第二區(qū)域3200B包括電連接到外部主機的第一穿孔 TSVl。另外，第四區(qū)域3100B包括與第一穿孔TSVl對齊以電連接到第一穿孔TSVl的第二穿 孔TSV2。外部信號首先通過第一穿孔TSVl和第二穿孔TSV2被提供到邏輯芯片3100。邏 輯芯片3100通過對外部信號進行處理來產(chǎn)生內(nèi)部信號。所述內(nèi)部信號被提供到第一存儲芯片3200。當在存儲卡300中包括有多個存儲芯 片時，所述內(nèi)部信號可被提供到任何選定的存儲芯片，或共同被提供到至少兩個存儲芯片。 第四區(qū)域3100B包括將內(nèi)部信號提供到第一存儲芯片3200的第三穿孔TSV3。第一存儲芯 片3200通過第三穿孔TSV3來接收所述內(nèi)部信號。如果在第一存儲芯片3200下方設(shè)置有 另一存儲芯片(未示出)，則第一存儲芯片3200的第二區(qū)域3200B可包括與第三穿孔TSV3 對齊以電連接到第三穿孔TSV3的第四穿孔TSV4，以將通過第三穿孔TSV3接收的內(nèi)部信號 傳送到另一存儲芯片。在圖4的存儲卡300中，用于將外部信號提供到邏輯芯片3100的路徑以及用于將 內(nèi)部信號從邏輯芯片3100提供到第一存儲芯片3200的路徑可(例如，利用穿孔的不同堆 疊件)分開形成。在包括有多個存儲芯片的情況下，部分內(nèi)部信號共同被提供到至少兩個 存儲芯片，其余的內(nèi)部信號可共同被提供到其他存儲芯片，或可被單獨地提供到每個存儲 芯片，或者信號可根據(jù)兩種構(gòu)造的某種組合而被提供到存儲芯片(例如，在六個存儲芯片 的堆疊中，穿孔的第一堆疊件可將內(nèi)部信號共同提供到所述六個存儲芯片中的三個芯片， 穿孔的第二堆疊件可將內(nèi)部信號共同提供到剩下的芯片中的兩個芯片，穿孔的第三堆疊件 可將內(nèi)部信號單獨提供到最后剩下的芯片，但是其他組合也是可行的)。通過利用這種特 性，在存在噪聲的情況下可能會使存儲操作顯著惡化的內(nèi)部信號可通過不同路徑被提供到 不同組的存儲芯片。例如，被提供到一個存儲芯片的內(nèi)部電源電壓的路徑以及被提供到另 一存儲芯片的內(nèi)部電源電壓的路徑彼此獨立。參照圖4，示出了用于將電源電壓VDD、接地電壓VSS以及數(shù)據(jù)信號DQ提供到邏輯 芯片3100和第一存儲芯片3200的路徑。此外，通過利用與關(guān)于圖4所描述的方式相同或相 似的方式，各種信號可被傳送到存儲卡300。例如，當在存儲卡300中包括有多個存儲芯片 時，用于從所述多個存儲芯片中選出一個或多個存儲芯片的芯片選擇信號CHIP SELECT可 被提供到存儲卡300。芯片選擇信號CHIP SELECT首先被提供到邏輯芯片3100中的電路， 邏輯芯片3100可利用芯片選擇信號CHIP SELECT來產(chǎn)生內(nèi)部芯片選擇信號(未示出)。如 果存儲卡300的存儲操作基于行(bank)或列(rank)的單位運行，則內(nèi)部芯片選擇信號可 僅被提供到來自所述多個存儲芯片中的主芯片?？蛇x地，當存儲卡300的存儲操作以芯片 為單位運行時，用于控制存儲芯片選擇的內(nèi)部芯片選擇信號可被提供到所述多個存儲芯片中的每個存儲芯片。存儲芯片的選擇操作可由外部主機直接控制，這里，來自外部主機的芯 片選擇信號CHIP SELECT可通過相應(yīng)的穿孔和焊盤被直接提供到每個存儲芯片。圖5A至圖5C是根據(jù)特定實施例的用于描述圖4的存儲卡300中的信號傳送路徑 的示例性示圖。圖5A是沿著圖4的存儲卡300的A-A’線截取的剖視圖，圖5B是沿著圖4 的存儲卡300的B-B’線截取的剖視圖，圖5C是沿著圖4的存儲卡300的C-C’線截取的剖 視圖。如圖5A中所示，存儲卡300包括邏輯芯片3100以及多個存儲芯片，即，第一存儲 芯片3200、第二存儲芯片3300、第三存儲芯片；3400和第四存儲芯片3500。邏輯芯片3100 以及第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400和第四存儲芯片3500可 以在基底3600的一個表面上堆疊成一個堆疊件。在圖4中，為了便于描述，僅示出了第一 存儲芯片3200 ；然而，公開的實施例不限于此，如圖5A中所示，可包括所述多個存儲芯片， 即，第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片；3400和第四存儲芯片3500。假 定第一存儲芯片3200為主芯片，并且第二存儲芯片3300、第三存儲芯片3400和第四存儲芯 片3500為從芯片。第二存儲芯片3300、第三存儲芯片3400和第四存儲芯片3500可被堆疊 在第一存儲芯片3200的上部(例如，頂表面)上，邏輯芯片3100可被堆疊在第四存儲芯片 3500的上部上。如圖5A中所示，分別形成在第一存儲芯片3200、第二存儲芯片3300、第三存儲芯 片3400和第四存儲芯片3500中的第一穿孔3211、3311、3411和3511與形成在邏輯芯片 3100中的第二穿孔3111彼此豎直對齊，以形成穿孔的第一堆疊件。第一存儲芯片3200的 第一穿孔3211電連接到存儲卡300的端口，例如，在圖5A中示出的端口是用于從存儲卡 300的外部接收電源電壓VDD的端口。所述電源電壓VDD通過穿孔3111、3211、3311、；3411 和3511的第一堆疊件被提供到邏輯芯片3100。邏輯芯片3100利用電源電壓VDD產(chǎn)生被提 供到第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400和第四存儲芯片3500的 內(nèi)部電源電壓VDD_I。內(nèi)部電源電壓VDD_I通過形成在邏輯芯片3100中的第三穿孔3112以及分別形成 在第二存儲芯片3300、第三存儲芯片；3400和第四存儲芯片3500中的第四穿孔3312、3412 和3512被提供到第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400和第四存儲 芯片3500。第三穿孔3112以及第四穿孔3312、3412和3512共同形成穿孔的第二堆疊件。 在圖5A中，內(nèi)部電源電壓VDD_I被提供到第一存儲芯片3200。如圖5A中所示，內(nèi)部電源 電壓VDD_I通過穿孔的第二堆疊件被提供到第一存儲芯片的焊盤。被提供到第一存儲芯片 3200的焊盤的內(nèi)部電源電壓VDD_I通過形成在第一存儲芯片3200中的電路圖案(未示出) 被傳送到第一存儲芯片3200。圖5B示出了根據(jù)一個實施例的被傳送到第二存儲芯片3300的內(nèi)部電源電壓VDD_ I。如圖5B中所示，分別形成在第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400 和第四存儲芯片3500中的第一穿孔3221、3321、；3421和3521以及形成在邏輯芯片3100中 的第二穿孔3121彼此豎直對齊，以形成穿孔的第三堆疊件。如圖5B中所示，第一存儲芯片 3200的第一穿孔3221電連接到存儲卡300的用于從存儲卡300的外部接收電源電壓VDD 的端口。接收的電源電壓VDD通過穿孔的第三堆疊件被傳送到邏輯芯片3100。邏輯芯片 3100利用電源電壓VDD來產(chǎn)生內(nèi)部電源電壓VDD_I并將該內(nèi)部電源電壓VDD_I傳送到第二存儲芯片3300。內(nèi)部電源電壓VDD_I通過邏輯芯片3100的第三穿孔3122以及分別屬于 第三存儲芯片3400和第四存儲芯片3500的第四穿孔3422和3522被傳送到第二存儲芯片 3300的焊盤。第三穿孔3122以及第四穿孔3422和3522共同形成穿孔的第四堆疊件。以上，盡管在相應(yīng)的圖5A和圖5B中分別描述了穿孔的第一堆疊件和穿孔的第二 堆疊件，并且穿孔的第一堆疊件和穿孔的第二堆疊件可包括連接到存儲卡上的不同端口的 穿孔的不同堆疊件，但是穿孔的單個堆疊件可用于將來自存儲卡上的單個端口的外部電壓 傳送到邏輯芯片3100。圖5C示出了根據(jù)一個實施例的被傳送到第一存儲芯片3200的內(nèi)部接地電壓VSS_ I。如圖5C中所示，第一存儲芯片3200的另一第一穿孔3231電連接到存儲卡300的用于 從存儲卡300的外部接收接地電壓VSS的端口。接地電壓VSS通過分別屬于第二存儲芯片 3300、第三存儲芯片；3400和第四存儲芯片3500的第一穿孔3331、3431和3531以及邏輯芯 片3100的第二穿孔3131被傳送到邏輯芯片3100。穿孔3231,3331,3431,3531和3131共 同形成穿孔的第五堆疊件。在邏輯芯片3100中產(chǎn)生的內(nèi)部接地電壓VSS_I通過邏輯芯片 3100的第三穿孔3132以及第二存儲芯片3300、第三存儲芯片；3400和第四存儲芯片3500的 第四穿孔3332,3432和3532 (穿孔3132、3332、3432和3532共同形成穿孔的第六堆疊件) 被傳送到第一存儲芯片3200的焊盤。在一個實施例中，第四穿孔3332、3432和3532中的 每個以及第三穿孔3132連接到相應(yīng)的芯片3200、3300、3400和3500上的焊盤。在焊盤將 VSS_I傳送到芯片電路的情況下，每個焊盤可電連接到相應(yīng)的芯片中的電路，或者在焊盤不 將VSS_I傳送到芯片電路的情況下，每個焊盤可不電連接到相應(yīng)的芯片中的任何電路(例 如，可連接到虛擬焊盤)。這樣，某些芯片可與其他芯片共用用于接收VSS_I的路徑，而某些 芯片可單獨地且與其他芯片分開地接收VSS_I。圖6A和圖6B是根據(jù)特定實施例的用于描述外部數(shù)據(jù)信號和內(nèi)部數(shù)據(jù)信號的信號 傳送路徑的示例性示圖。如圖6A和圖6B所示，存儲卡300包括邏輯芯片3100以及第一存 儲芯片3200、第二存儲芯片3300、第三存儲芯片；3400和第四存儲芯片3500，其中，邏輯芯 片3100以及第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400和第四存儲芯片 3500包括用于傳送數(shù)據(jù)信號DQ以及內(nèi)部數(shù)據(jù)信號DQ_I的穿孔。在圖6A和圖6B中，內(nèi)部 數(shù)據(jù)信號DQ_I通過共同的路徑被提供到第一存儲芯片3200、第二存儲芯片3300、第三存儲 芯片3400和第四存儲芯片3500。然而，本發(fā)明不限于此，如上所述，內(nèi)部數(shù)據(jù)信號DQ_I可 通過不同的路徑被傳送到第一存儲芯片3200、第二存儲芯片3300、第三存儲芯片3400和第 四存儲芯片3500。圖6A示出了被提供到第一存儲芯片3200的內(nèi)部數(shù)據(jù)信號DQ_I。如圖6A中所 示，數(shù)據(jù)信號DQ通過包括分別形成在第一存儲芯片3200、第二存儲芯片3300、第三存儲芯 片；3400和第四存儲芯片3500中的第一穿孔3241、3；341、；3441和3541以及形成在邏輯芯 片3100中的第二穿孔3141的穿孔的堆疊件被提供到邏輯芯片3100。邏輯芯片3100通過 對數(shù)據(jù)信號DQ進行處理來產(chǎn)生內(nèi)部數(shù)據(jù)信號DQ_I。當在第一存儲芯片3200上執(zhí)行存儲 操作時，內(nèi)部數(shù)據(jù)信號DQ_I被提供到第一存儲芯片3200。這里，內(nèi)部數(shù)據(jù)信號DQ_I通過 包括邏輯芯片3100的第三穿孔3142以及分別屬于第二存儲芯片3300、第三存儲芯片3400 和第四存儲芯片3500的第四穿孔3342、3442和3542被提供到第一存儲芯片3200的焊盤。 內(nèi)部數(shù)據(jù)信號DQ_I被傳送到其上的焊盤可根據(jù)預(yù)定的控制操作(例如，芯片選擇、讀取、寫
17入等)被連接到形成在第一存儲芯片3200中的電路圖案(未示出)。然而，內(nèi)部數(shù)據(jù)信號 DQ_I被傳送到其上的其他焊盤可根據(jù)預(yù)定的控制操作而與相應(yīng)的存儲芯片的電路圖案斷 開。這樣，不同芯片的電路圖案可根據(jù)在該芯片上將被執(zhí)行的操作而被選擇性的電連接到 接收內(nèi)部數(shù)據(jù)信號DQ_I的焊盤或與該焊盤斷開。換句話說，所有的穿孔3142、3M2、3442 和3342可連接到相應(yīng)的芯片3500、3400、3300和3200中的被連接到這些芯片中的開關(guān)或 邏輯電路的焊盤。但是基于控制操作，所述開關(guān)或邏輯電路可選擇性地將所述焊盤電連接 到存儲裝置中的存儲單元陣列或者使所述焊盤與存儲裝置中的存儲單元陣列斷開。上述的 數(shù)據(jù)傳送操作涉及數(shù)據(jù)記錄/寫入操作，但是也可以以相似的方式執(zhí)行數(shù)據(jù)讀取操作。例 如，當從第一存儲芯片3200中讀取數(shù)據(jù)時，該數(shù)據(jù)可以沿著與上述信號路徑相反的方向被 提供到存儲卡300的外部。圖6B示出了被提供到第三存儲芯片3400的內(nèi)部數(shù)據(jù)信號DQ_I。在圖6B中，在 邏輯芯片3100中產(chǎn)生的內(nèi)部數(shù)據(jù)信號DQ_I被傳送到第三存儲芯片3400。這里，設(shè)置在第 三存儲芯片3400中的焊盤根據(jù)預(yù)定的控制操作被連接到第三存儲芯片3400中的電路圖案 (未示出)，內(nèi)部數(shù)據(jù)信號DQ_I通過該電路圖案被傳送到第三存儲芯片3400的存儲單元。 如上所述，在數(shù)據(jù)讀取操作過程中，將被讀取的數(shù)據(jù)可沿著與將被記錄的數(shù)據(jù)的路徑相反 的方向被傳送。圖6A和圖6B示出了用于傳送數(shù)據(jù)信號DQ和內(nèi)部數(shù)據(jù)信號DQ_I中的每種 信號的穿孔的兩個單獨的堆疊件。然而，對于每種信號，可以以與上面討論的實施例中所描 述的方式相似的方式來使用提供分開的獨立路徑的穿孔的多個堆疊件。圖7A和圖7B是根據(jù)其他實施例的存儲卡400的示例性示圖，其中，電源電壓VDD 通過利用各種方法被傳送到存儲卡400中。此外，盡管在下文描述了電源電壓VDD，但是圖 7A和圖7B的實施例同樣適用于接地電壓VSS。如圖7A中所示，存儲卡400包括邏輯芯片4100以及多個存儲芯片(第一存儲芯片 4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500)。第一存儲芯片4200、 第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500分別包括用于從存儲卡400 的外部接收電源電壓VDD的第一穿孔4211、4311、4411和4511，邏輯芯片4100可包括用于 接收電源電壓VDD的第二穿孔4111。第一存儲芯片4200的第一穿孔4211電連接到存儲 卡400的端口，以接收電源電壓VDD，被傳送到第一穿孔4211的電源電壓VDD可通過共同的 路徑被提供到第一存儲芯片4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片 4500以及邏輯芯片4100。在存儲操作過程中，可通過從存儲卡400的外部接收電源電壓VDD來產(chǎn)生內(nèi)部電 源電壓VDD_I。邏輯芯片4100利用電源電壓VDD來產(chǎn)生內(nèi)部電源電壓VDD_I并將內(nèi)部電源 電壓VDD_I提供到第一存儲芯片4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲 芯片4500。邏輯芯片4100還可包括第三穿孔4112，以傳送內(nèi)部電源電壓VDD_I。在圖7A 中，內(nèi)部電源電壓VDD_I被傳送到第三存儲芯片4400。內(nèi)部電源電壓VDD_I通過第三穿孔 4112以及第四存儲芯片4500的第四穿孔4512被傳送到第三存儲芯片4400的焊盤。盡管 未在圖7A中示出，但是內(nèi)部電源電壓VDD_I可通過共同的路徑或通過不同路徑(穿孔)被 傳送到第一存儲芯片4200、第二存儲芯片4300和第四存儲芯片4500。圖7B示出了根據(jù)另一實施例的電源電壓VDD和內(nèi)部電源電壓VDD_I的信號路徑。 如圖7B中所示，第一存儲芯片4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500分別包括第一穿孔4221、4321、4421和4521，以從存儲卡400的外部接收電源電壓 VDD，邏輯芯片4100包括用于接收電源電壓VDD的第二穿孔4121。電源電壓VDD通過第一 穿孔4221、4321、4421和4521以及第二穿孔4121被傳送到邏輯芯片4100。邏輯芯片4100 利用電源電壓VDD來產(chǎn)生內(nèi)部電源電壓VDD_I。當存儲卡400包括多個存儲芯片，即，第一存儲芯片4200、第二存儲芯片4300、第 三存儲芯片4400和第四存儲芯片4500時，內(nèi)部電源電壓VDD_I可通過共同的路徑或不同 路徑(例如，通過穿孔的單個堆疊件或通過穿孔的多個堆疊件)被提供到第一存儲芯片 4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500。當?shù)谝淮鎯π酒?200、 第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500通過共同的路徑接收內(nèi)部電 源電壓VDD_I時，第一存儲芯片4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲 芯片4500可能會容易受到噪聲的影響。另一方面，當?shù)谝淮鎯π酒?200、第二存儲芯片 4300、第三存儲芯片4400和第四存儲芯片4500中的每個通過不同的路徑接收內(nèi)部電源電 壓VDD_I時，多個穿孔形成在邏輯芯片4100以及第一存儲芯片4200、第二存儲芯片4300、 第三存儲芯片4400和第四存儲芯片4500中，因此，難以使存儲卡400 —體化。因此，可對 第一存儲芯片4200、第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500進行分 組，內(nèi)部電源電壓VDD_I (或內(nèi)部接地電壓VSS_I)可根據(jù)分組通過不同路徑被傳送。在圖7B中，對兩個存儲芯片進行分組，因此同一組中的兩個存儲芯片通過共同的 路徑接收內(nèi)部電源電壓VDD_I。邏輯芯片4100通過第三穿孔4122傳送內(nèi)部電源電壓VDD_ I，第四存儲芯片4500包括與第三穿孔4122對齊的第四穿孔4522。內(nèi)部電源電壓VDD_I通 過第三穿孔4122和第四穿孔4522并通過形成在第三存儲芯片4400和第四存儲芯片4500 中的每個上且連接到第三存儲芯片4400和第四存儲芯片4500上的電路的相應(yīng)的焊盤被傳 送到第三存儲芯片4400和第四存儲芯片4500。盡管未在圖7B中示出，當內(nèi)部電源電壓VDD_I被提供到第一存儲芯片4200和第 二存儲芯片4300時，內(nèi)部電源電壓VDD_I可通過形成在邏輯芯片4100中的另一第三穿孔 (未示出)以及形成在第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500中的 其他第四穿孔(未示出)被傳送。例如，第一存儲芯片4200可通過邏輯芯片4100的另一 第三穿孔以及第二存儲芯片4300、第三存儲芯片4400和第四存儲芯片4500的其他第四穿 孔接收內(nèi)部電源電壓VDD_I，第二存儲芯片4300可通過邏輯芯片4100的另一第三穿孔以及 第三存儲芯片4400和第四存儲芯片4500的其他第四穿孔接收內(nèi)部電源電壓VDD_I。圖8是根據(jù)一個實施例的被提供到包括在存儲卡500中的存儲裝置的信號的示例 性示圖。為了便于描述，包括用于從存儲控制器(未示出)接收至少一個信號的導(dǎo)電單元 的第一半導(dǎo)體芯片1st chip被示出為包括在存儲卡500中的存儲裝置。所述第一半導(dǎo)體 芯片1st chip可以是包括在存儲裝置中的主芯片，第一半導(dǎo)體芯片1st chip除了包括焊 盤和穿孔之外還可包括存儲單元陣列或者可包括邏輯陣列而不是存儲單元陣列。如圖8中所示，第一半導(dǎo)體芯片1st chip包括用于與存儲控制器傳達各種信號的 多個導(dǎo)電單元。如果包括電路圖案的基底(未示出)被附著到第一半導(dǎo)體芯片1st chip 的第一表面并且焊盤被包括在第二表面(即，與第一表面相反的表面)上，則圖8中的導(dǎo)電 單元可以是基底穿孔。圖8中的標簽N. C、I/O、R/B、CE、VDD、VSS和WP表示與存儲控制器 通信的穿孔的功能。
19
例如，由1/00所指示的穿孔可傳達指示編程/擦除狀態(tài)的信號并傳送關(guān)于編程/ 擦除操作是否為正常狀態(tài)的信息。另外，由1/07所指示的穿孔可傳達指示記錄禁止/可行 狀態(tài)的信號，由R/B所指示的穿孔可傳達指示就緒或忙碌狀態(tài)的信號。另外，由CE所指示 的穿孔可傳達用于選擇包括在存儲裝置中的半導(dǎo)體芯片(例如，芯片選擇)的信號，由VDD 和VSS所指示的穿孔可分別傳達用于操作存儲裝置的電源電壓和接地電壓。另外，由N. C 所指示的穿孔是未電連接到半導(dǎo)體芯片的額外穿孔(例如，由N. C所指示的穿孔可被連接 到虛擬焊盤并可被用于將信號傳遞到堆疊在所述半導(dǎo)體芯片上的另一芯片)。然而，在圖8 中示出的結(jié)構(gòu)僅僅為一個示例性實施例，用于與存儲控制器通信的存儲裝置的導(dǎo)電單元可 以以與在此公開的實施例相一致的用于傳達各種信號的任何結(jié)構(gòu)來實現(xiàn)。在圖8中示出的穿孔可從存儲控制器接收各種內(nèi)部信號、部分內(nèi)部信號可被共同 提供到存儲裝置的至少兩個存儲芯片，而其余的內(nèi)部信號可被單獨提供到每個存儲芯片。 例如，當內(nèi)部電源電壓被單獨提供到每個存儲芯片時，存儲控制器可產(chǎn)生多個內(nèi)部電源電 壓，第一半導(dǎo)體芯片1st chip可包括用于單獨接收所述多個內(nèi)部電源電壓中的一個的穿 孔?？蛇x地，用于選擇半導(dǎo)體芯片的芯片選擇信號可被共同提供到至少兩個存儲芯片或者 可被單獨提供到每個存儲芯片。在傳送內(nèi)部信號時可能會產(chǎn)生噪聲，鑒于存儲操作的由噪 聲所引起的惡化特性，可對將被共同提供到存儲芯片的內(nèi)部信號以及將被單獨提供到每個 存儲芯片的內(nèi)部信號進行分類。圖9A至圖9C是根據(jù)其他實施例的存儲卡600的示例性示圖。具體地講，圖9A至 圖9C示出了根據(jù)包括在存儲卡600中的半導(dǎo)體芯片的焊盤和穿孔的位置的變型的示例。為 了便于描述，圖9A僅示出了存儲芯片6000。圖9A的存儲卡600還可包括存儲控制器(未 示出)，存儲控制器可與如上所述的存儲芯片6000分開設(shè)置，或者可堆疊在存儲芯片6000上。如圖9A中所示，存儲卡600包括一個存儲芯片，即，存儲芯片6000。然而，公開的 實施例不限于此，在存儲卡600中可包括有一個或多個存儲芯片。與圖9A的存儲芯片6000 類似，多個存儲芯片可包括焊盤和穿孔。多個焊盤PAD和穿孔TSV形成在存儲芯片6000上。在以上所述的之前的實施例 中，焊盤PAD和穿孔TSV被設(shè)置在單元區(qū)域的部分之間，但是在另一實施例中，焊盤PAD和 穿孔TSV也可被設(shè)置在另一區(qū)域中，例如，半導(dǎo)體芯片6000的鄰邊。另外，焊盤和穿孔可以 以與圖9A的方式不同的方式設(shè)置。圖9B是沿著圖9A的存儲卡600的A_A’線截取的示例性剖視圖。在圖9B中存儲 芯片6000包括彼此豎直堆疊的多個存儲芯片，即，第一存儲芯片6100、第二存儲芯片6200 和第三存儲芯片6300。如圖9B中所示，沿著A-A’線，第一存儲芯片6100、第二存儲芯片 6200和第三存儲芯片6300中的每個包括多個焊盤和穿孔。包括在第一存儲芯片6100中 的穿孔可電連接到存儲控制器5000。例如，第一存儲芯片6100的穿孔6111和6112從存 儲控制器5000分別接收第二內(nèi)部電源電壓VDD_2nd以及第一內(nèi)部電源電壓VDD_lst。另 外，第一存儲芯片6100的穿孔6113和6114從存儲控制器5000分別接收第二內(nèi)部接地電 壓vss_aid以及第一內(nèi)部接地電壓vss_ist。第二存儲芯片6200和第三存儲芯片6300分別包括電連接到第一存儲芯片6100 的穿孔6111、6112、6113和6114中的部分穿孔的多個穿孔6211和6212以及6311和6312。第二存儲芯片6200和第三存儲芯片6300的穿孔6211、6212、6311和6312電連接到第一存 儲芯片6100的傳送第二內(nèi)部信號的穿孔。例如，第二存儲芯片6200的穿孔6211和6212 分別被連接到第一存儲芯片6100的分別傳送第二內(nèi)部電源電壓VDD_2nd和第二內(nèi)部接地 電壓VSS_2nd的穿孔6111和6113。另外，第三存儲芯片6300的穿孔6311和6312分別被 連接到第二存儲芯片6200的穿孔6211和6212。圖9C是沿著圖9A的存儲卡600的B_B’線截取的示例性剖視圖。如圖9C中所 示，第一存儲芯片6100、第二存儲芯片6200和第三存儲芯片6300可包括與其邊緣最接近的 多個焊盤和穿孔及其鄰邊的多個焊盤和穿孔。第一存儲芯片6100可包括電連接到存儲控 制器5000的多個穿孔6121、6122、6123和6124，例如，第一存儲芯片6100可包括從存儲控 制器5000分別接收第二內(nèi)部電源電壓VDD_2nd和第一內(nèi)部電源電壓VDD_lst的穿孔6121 和6122以及從存儲控制器5000分別接收第一內(nèi)部接地電壓VSS_lst和第二內(nèi)部接地電壓 VSS_2nd的穿孔6123和61M。另外，第二存儲芯片6200可包括用于分別接收第二內(nèi)部電 源電壓VDD_2nd和第二內(nèi)部接地電壓VSS_2nd的穿孔6221和6222，第三存儲芯片6300可 包括用于分別接收第二內(nèi)部電源電壓VDD_2nd和第二內(nèi)部接地電壓VSS_2nd的穿孔6321 和 6322。圖IOA和圖IOB是根據(jù)其他實施例的存儲卡700的示例性示圖。如圖IOA和圖 IOB所示，存儲卡700均包括存儲控制器7000和存儲裝置8000，其中，存儲裝置8000可包 括多個存儲芯片，即，第一存儲芯片8100和第二存儲芯片8200。具體地講，存儲裝置8000 包括具有不同尺寸的第一存儲芯片8100和第二存儲芯片8200，例如，第一存儲芯片8100比 第二存儲芯片8200大。在圖IOA和圖IOB中示出了具有比一個第二存儲芯片8200的尺寸 大的尺寸的一個第一存儲芯片8100，但是本發(fā)明不限于此，第一存儲芯片8100可包括總體 上比也可包括多個芯片的第二存儲芯片8200大的多個芯片。當豎直堆疊存儲裝置800的第一存儲芯片8100和第二存儲芯片8200時，具有比 第二存儲芯片8200的尺寸大的尺寸的第一存儲芯片8100堆疊在基底8300上，具有比第一 存儲芯片8100的尺寸小的尺寸的第二存儲芯片8200堆疊在第一存儲芯片8100的上部上 (例如，頂表面上)。在圖IOA和圖IOB中，第二存儲芯片8200的一個邊緣與第一存儲芯片 8100的邊緣對齊，但是可選地，第二存儲芯片8200的中心可與第一存儲芯片8100的中心對 齊。第一存儲芯片8100包括其中設(shè)置有存儲單元陣列的第一區(qū)域8100A以及其中設(shè)置有 焊盤和穿孔的第二區(qū)域8100B。第二存儲芯片8200包括其中設(shè)置有存儲單元陣列的第三區(qū) 域8200A以及其中設(shè)置有焊盤和穿孔的第四區(qū)域8200B。用于將內(nèi)部信號傳送到第一存儲 芯片8100中的第一穿孔8111和8112以及用于將內(nèi)部信號傳送到第二存儲芯片8200的第 二穿孔8121和8122設(shè)置在第一存儲芯片8100的第二存儲區(qū)域8100B中。另外，用于接收 內(nèi)部信號的第三穿孔8221和8222設(shè)置在第二存儲芯片8200的第四區(qū)域8200B中。當將存儲控制器7000放置在存儲卡700中時，存儲控制器7000堆疊在第一存儲 芯片8100的上部上。換句話說，由于堆疊在第一存儲芯片8100的上部上的第二存儲芯片 8200比第一存儲芯片8100小，因此，當將第二存儲芯片8200堆疊在第一存儲芯片8100的 上部上時，在該上部中留有空間。為了減小存儲卡700的尺寸，存儲控制器7000在第一存 儲芯片8100的上部上堆疊在與第二存儲芯片8200相鄰的空間上。存儲控制器7000通過形成在基底8300上的電路圖案電連接到存儲卡700的外表面上的端口。因此，存儲卡700還包括用于連接存儲控制器7000和所述端口的導(dǎo)電單元， 并且該導(dǎo)電單元可以是導(dǎo)線。另外，存儲卡700還可包括用于連接存儲控制器7000和存儲 裝置8000的另一導(dǎo)電單元，并且所述另一導(dǎo)電單元可以是導(dǎo)線。在圖IOA中，存儲控制器 7000從存儲卡700的外部接收電源電壓VDD，第一內(nèi)部電源電壓VDD_lst和第二內(nèi)部電源 電壓VDD_2nd分別通過第一導(dǎo)線7111和第二導(dǎo)線7112被提供到存儲裝置8000。例如，第 一內(nèi)部電源電壓VDD_lst通過第一導(dǎo)線7111被提供到第一存儲芯片8100的第一穿孔8111 和8112，第二內(nèi)部電源電壓VDD_2nd通過第二導(dǎo)線7112被提供到第一存儲芯片8100的第 二穿孔8121和8122。因此，第一內(nèi)部電源電壓VDD_lst和第二內(nèi)部電源電壓VDD_2nd通 過不同的電絕緣路徑從存儲控制器7000分別被提供到第一存儲芯片8100和第二存儲芯片 8200。另一方面，在圖IOB中，存儲控制器7000利用從存儲卡700的外部接收的電源電 壓VDD來產(chǎn)生將被提供到存儲裝置8000的內(nèi)部電源電壓VDD_I，所述內(nèi)部電源電壓VDD_ I通過電連接的路徑被提供到第一存儲芯片8100和第二存儲芯片8200。在存儲控制器 7000中產(chǎn)生的內(nèi)部電源電壓VDD_I通過導(dǎo)線7113被提供到第一存儲芯片8100的第一穿孔 8111,8112以及第二穿孔8121、8122。第一穿孔8111和8112將內(nèi)部電源電壓VDD_I傳送 到第一存儲芯片8100中，第二穿孔8121和8122將內(nèi)部電源電壓VDD_I傳送到第二存儲芯 片8200中。可選地，第一穿孔8111和8112可被省略，內(nèi)部電源電壓VDD_I可僅通過包括 第二穿孔8121和8122的穿孔的堆疊件被提供到第一存儲芯片8100和第二存儲芯片8200。 盡管未在圖IOA和圖IOB中示出，但是可以以與關(guān)于圖IOA和圖IOB所描述的方式相同的 方式傳送其他信號，例如，接地電壓、命令信號和數(shù)據(jù)信號。例如，在存儲控制器7000中產(chǎn) 生的內(nèi)部接地電壓(未示出)可通過共同的路徑或不同的路徑被提供到第一存儲芯片8100 和第二存儲芯片8200。根據(jù)以上實施例，可通過改善用于傳送各種信號的路徑來降低噪聲的產(chǎn)生，這在 存儲卡和存儲系統(tǒng)中實現(xiàn)，從而提高存儲卡和存儲系統(tǒng)的操作性能。盡管已經(jīng)參照以上公開的示例性實施例具體示出并描述了以上公開，但是應(yīng)該理 解的是，在不脫離權(quán)利要求的精神和范圍的情況下可以對其進行形式和細節(jié)上的各種修 改。
權(quán)利要求
1.一種存儲卡，包括多個端口，形成在所述存儲卡的外表面上；存儲控制器，結(jié)合到所述多個端口，所述存儲控制器被配置成通過所述端口與外部 主機進行通信并基于從所述外部主機接收的信號來產(chǎn)生用于控制存儲操作的多個內(nèi)部信 號；存儲裝置，結(jié)合到所述存儲控制器，并包括彼此豎直堆疊的至少兩個半導(dǎo)體芯片，其 中，每個半導(dǎo)體芯片包括用于接收來自所述存儲控制器的所述多個內(nèi)部信號的多個基底穿 孔，其中，所述存儲控制器基于經(jīng)由第一端口接收的第一信號來產(chǎn)生第一內(nèi)部信號和第二 內(nèi)部信號，所述第一內(nèi)部信號和所述第二內(nèi)部信號分別通過彼此電絕緣的第一信號路徑和 第二信號路徑被提供到存儲裝置。
2.如權(quán)利要求1所述的存儲卡，其中，所述第一信號是從所述外部主機提供的電源電 壓，所述第一內(nèi)部信號和所述第二內(nèi)部信號分別是通過利用所述電源電壓所產(chǎn)生的第一內(nèi) 部電源電壓和第二內(nèi)部電源電壓。
3.如權(quán)利要求1所述的存儲卡，其中，所述第一信號是從所述外部主機提供的命令、地 址或數(shù)據(jù)信號，所述第一內(nèi)部信號和所述第二內(nèi)部信號是通過利用所述第一信號所產(chǎn)生的 內(nèi)部數(shù)據(jù)信號或者內(nèi)部命令或地址信號。
4.如權(quán)利要求1所述的存儲卡，所述存儲卡還包括封裝基底，其中，所述存儲控制器和 所述存儲裝置位于所述封裝基底的一個表面上，在所述封裝基底上形成有用于電連接所述 存儲控制器和所述至少兩個半導(dǎo)體芯片的電路圖案。
5.如權(quán)利要求1所述的存儲卡，所述存儲卡還包括第一導(dǎo)線，用于將所述第一端口電連接到所述存儲控制器；第二導(dǎo)線和第三導(dǎo)線，用于分別將所述第一內(nèi)部信號和所述第二內(nèi)部信號傳送到所述 封裝基底，其中，所述存儲裝置的所述至少兩個半導(dǎo)體芯片中的至少第一半導(dǎo)體芯片電連接到第 二導(dǎo)線，以接收所述第一內(nèi)部信號，所述至少兩個半導(dǎo)體芯片中的至少一個另外的芯片電 連接到第三導(dǎo)線，以接收所述第二內(nèi)部信號。
6.如權(quán)利要求1所述的存儲卡，其中，所述存儲裝置包括第一半導(dǎo)體芯片，被配置成接收所述內(nèi)部信號，所述第一半導(dǎo)體芯片包括電連接到存 儲控制器以接收所述第一內(nèi)部信號的第一基底穿孔以及電連接到存儲控制器以接收所述 第二內(nèi)部信號的第二基底穿孔；至少一個第二半導(dǎo)體芯片，堆疊在所述第一半導(dǎo)體芯片上，以與所述第一半導(dǎo)體芯片 進行通信，所述至少一個第二半導(dǎo)體芯片包括堆疊在所述第二基底穿孔上并電連接到所述 第二基底穿孔的第三基底穿孔。
7.如權(quán)利要求6所述的存儲卡，其中，所述第一基底穿孔形成所述第一信號路徑，所述 第二基底穿孔和所述第三基底穿孔形成所述第二信號路徑。
8.如權(quán)利要求6所述的存儲卡，其中，所述第一半導(dǎo)體芯片是包括邏輯電路和存儲單 元陣列中的至少一種的主芯片，所述至少一個第二半導(dǎo)體芯片是包括與非存儲單元的從芯 片。
9.如權(quán)利要求6所述的存儲卡，其中，所述第一基底穿孔電連接到所述第一半導(dǎo)體芯 片的電路，所述第二基底穿孔不電連接到所述第一半導(dǎo)體芯片的電路。
10.一種存儲卡，包括至少一個第一半導(dǎo)體芯片，包括設(shè)置有用于存儲數(shù)據(jù)的存儲單元陣列的第一區(qū)域以及 設(shè)置有用于傳送信號的多個第一基底穿孔的第二區(qū)域；第二半導(dǎo)體芯片，包括設(shè)置有用于控制存儲操作的邏輯陣列的第三區(qū)域以及設(shè)置有用 于傳送信號的多個第二基底穿孔的第四區(qū)域，其中，所述多個第二基底穿孔中的至少一個被設(shè)置成用于接收來自存儲卡外部的外部 信號。
11.如權(quán)利要求10所述的存儲卡，其中，所述第二半導(dǎo)體芯片堆疊在所述第一半導(dǎo)體 芯片的上部上，其中，所述第一半導(dǎo)體芯片包括用于將所述外部信號傳送到所述第二半導(dǎo)體芯片的至 少一個第一基底穿孔，其中，所述第二半導(dǎo)體芯片包括電連接到所述第一基底穿孔以接收所述外部信號的第二基底穿孔。
12.如權(quán)利要求11所述的存儲卡，其中，所述第二半導(dǎo)體芯片還包括第三基底穿孔，所 述第三基底穿孔接收由所述第二半導(dǎo)體芯片基于接收的外部信號所產(chǎn)生的內(nèi)部信號并被 配置成將所述內(nèi)部信號傳送到所述第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片還包括第四基底穿孔，所述第四基底穿孔電連接到所述第三基底 穿孔，以接收來自所述第二半導(dǎo)體芯片的所述內(nèi)部信號。
13.如權(quán)利要求12所述的存儲卡，其中，外部數(shù)據(jù)信號通過所述第一基底穿孔和所述 第二基底穿孔被提供到所述第一半導(dǎo)體芯片，來自所述第一半導(dǎo)體芯片的內(nèi)部數(shù)據(jù)信號通 過所述第三基底穿孔和所述第四基底穿孔中的至少一個被傳送到所述第二半導(dǎo)體芯片。
14.如權(quán)利要求12所述的存儲卡，其中，外部電源電壓通過所述第一基底穿孔和所述 第二基底穿孔被提供到所述第一半導(dǎo)體芯片，來自所述第一半導(dǎo)體芯片的內(nèi)部電源電壓通 過所述第三基底穿孔和所述第四基底穿孔中的至少一個被傳送到所述第二半導(dǎo)體芯片。
15.一種存儲卡，包括多個端口，形成在所述存儲卡的外表面上；存儲控制器，通過所述多個端口與存儲卡的外部進行通信，所述存儲控制器被配置成 通過利用從所述存儲卡的外部接收的信號來產(chǎn)生用于控制存儲操作的多個內(nèi)部信號；存儲裝置，包括彼此豎直堆疊的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，所述第一半導(dǎo)體 芯片和所述第二半導(dǎo)體芯片中的每個被配置成用于接收來自所述存儲控制器的所述多個 內(nèi)部信號，其中，所述第二半導(dǎo)體芯片具有比所述第一半導(dǎo)體芯片的面積小的面積，所述第二半 導(dǎo)體芯片堆疊在所述第一半導(dǎo)體芯片的一部分的上部上，所述存儲控制器堆疊在所述第一 半導(dǎo)體芯片的另一部分的上部上。
16.如權(quán)利要求15所述的存儲卡，所述存儲卡還包括封裝基底，其中，所述存儲控制器 和所述存儲裝置堆疊在所述封裝基底上，在所述封裝基底上形成有用于電連接所述存儲控 制器和所述存儲裝置的電路圖案，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片中的至少一個包括至少一個基底穿孔，所 述至少一個基底穿孔電連接到所述電路圖案，以接收來自所述存儲控制器的內(nèi)部信號。
17.如權(quán)利要求16所述的存儲卡，其中，所述存儲控制器響應(yīng)于從所述存儲卡的外部 接收的第一信號來產(chǎn)生第一內(nèi)部信號，并將該第一內(nèi)部信號提供到所述電路圖案的第一信 號路徑，包括在所述第一半導(dǎo)體芯片中的基底穿孔以及包括在所述第二半導(dǎo)體芯片中的基底 穿孔被共同連接到所述第一信號路徑。
18.如權(quán)利要求16所述的存儲卡，其中，所述第一半導(dǎo)體芯片包括用于將信號傳送到 所述第一半導(dǎo)體芯片的第一基底穿孔以及用于將信號傳送到所述第二半導(dǎo)體芯片的第二 基底穿孔，所述第二半導(dǎo)體芯片包括電連接到所述第二基底穿孔以將信號傳送到所述第二半導(dǎo) 體芯片中的第三基底穿孔，所述存儲控制器響應(yīng)于從所述存儲卡的外部接收的第一信號來產(chǎn)生第一內(nèi)部信號和 第二內(nèi)部信號，所述存儲控制器通過所述第一基底穿孔將所述第一內(nèi)部信號提供到所述第 一半導(dǎo)體芯片并通過所述第二基底穿孔以及所述第三基底穿孔將所述第二內(nèi)部信號提供 到所述第二半導(dǎo)體芯片。
19.如權(quán)利要求15所述的存儲卡，其中，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片 彼此堆疊，使得所述第一半導(dǎo)體芯片的第一邊緣與所述第二半導(dǎo)體的第一邊緣豎直對齊。
20.一種存儲系統(tǒng)，包括 基底；第一半導(dǎo)體存儲芯片，堆疊在所述基底上，所述第一半導(dǎo)體存儲芯片包括設(shè)置有用于 存儲數(shù)據(jù)的一個或多個存儲單元的第一區(qū)域以及至少形成有第一基底穿孔的第二區(qū)域；第二半導(dǎo)體存儲芯片，與所述第一半導(dǎo)體存儲芯片堆疊，所述第二半導(dǎo)體存儲芯片包 括設(shè)置有用于存儲數(shù)據(jù)的一個或多個存儲單元的第三區(qū)域以及至少形成有第二基底穿孔 和第三基底穿孔的第四區(qū)域；控制器，堆疊在所述基底上，所述控制器被配置成至少通過所述第三基底穿孔將信號 傳送到所述第一半導(dǎo)體存儲芯片。
21.如權(quán)利要求20所述的存儲系統(tǒng)，其中所述第一基底穿孔和所述第三基底穿孔包括電連接的基底穿孔的第一豎直堆疊件，所 述第二基底穿孔包括不屬于基底穿孔的所述第一豎直堆疊件的基底穿孔。
22.如權(quán)利要求21所述的存儲系統(tǒng)，其中所述控制器是與所述第一半導(dǎo)體存儲芯片以及所述第二半導(dǎo)體存儲芯片堆疊的邏輯芯片。所述第二半導(dǎo)體存儲芯片位于所述控制器和所述第一半導(dǎo)體存儲芯片之間； 所述第一半導(dǎo)體存儲芯片被配置成通過所述第二基底穿孔接收來自所述控制器的信號。
23.如權(quán)利要求22所述的存儲系統(tǒng)，其中 所述存儲系統(tǒng)包括存儲卡；所述控制器被配置成通過基底穿孔的所述第一豎直堆疊件接收來自所述存儲卡的外部的信號，基于接收的信號產(chǎn)生內(nèi)部信號并通過所述第二基底穿孔將所述內(nèi)部信號傳送到 所述第一半導(dǎo)體存儲芯片。
24.如權(quán)利要求21所述的存儲系統(tǒng)，其中所述控制器包括電連接到所述第二基底穿孔的第四基底穿孔以及電連接到所述第一 基底穿孔和所述第三基底穿孔的第五基底穿孔。
25.如權(quán)利要求24所述的存儲系統(tǒng)，其中所述第五基底穿孔包括在基底穿孔的所述第一豎直堆疊件中； 所述第四基底穿孔包括在基底穿孔的第二堆疊件中，基底穿孔的所述第二堆疊件包括 所述第四基底穿孔以及所述第二基底穿孔。
26.如權(quán)利要求21所述的存儲系統(tǒng)，其中所述第二半導(dǎo)體存儲芯片位于所述第一半導(dǎo)體存儲芯片和所述基底之間，所述第一半 導(dǎo)體存儲芯片和所述控制器兩者均位于所述第二半導(dǎo)體存儲芯片的頂表面上。
全文摘要
本發(fā)明公開了一種包括具有堆疊結(jié)構(gòu)的半導(dǎo)體芯片的存儲卡和存儲系統(tǒng)。所述存儲卡包括多個端口，形成在所述存儲卡的外表面上；存儲控制器，結(jié)合到所述多個端口，所述存儲控制器被配置成通過所述端口與外部主機進行通信并基于從所述外部主機接收的信號來產(chǎn)生用于控制存儲操作的多個內(nèi)部信號；存儲裝置，結(jié)合到所述存儲控制器，并包括彼此豎直堆疊的至少兩個半導(dǎo)體芯片。每個半導(dǎo)體芯片包括用于接收來自所述存儲控制器的所述多個內(nèi)部信號的多個基底穿孔。所述存儲控制器基于經(jīng)由第一端口接收的第一信號來產(chǎn)生第一內(nèi)部信號和第二內(nèi)部信號，所述第一內(nèi)部信號和所述第二內(nèi)部信號分別通過彼此電絕緣的第一信號路徑和第二信號路徑被提供到存儲裝置。
文檔編號H01L25/18GK102136292SQ20101062459
公開日2011年7月27日 申請日期2010年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者尹宣弼 申請人:三星電子株式會社