專利名稱：防靜電破壞及防電磁波干擾的封裝件及其制法的制作方法
技術領域：
本發(fā)明涉及一種半導體封裝件及其制法，尤其指一種防靜電破壞及防電磁波干擾的封裝件及其制法。
背景技術：
隨著科技的快速發(fā)展，各種新的產品不斷推陳出新，為了滿足消費者方便使用及攜帶容易的需求，現(xiàn)今各式電子產品無不朝向輕、薄、短、小發(fā)展；其中，半導體封裝件 (Semiconductor Package)為一種將半導體芯片(chip)電性連接在一為封裝基板的承載件上，再以如環(huán)氧樹脂的封裝膠體包覆該半導體芯片及承載件，以通過該封裝膠體保護該半導體芯片及承載件，并避免外界水氣或污染物的侵害，再于該封裝膠體上罩設一為金屬殼的覆蓋構件；或僅于該半導體芯片及承載件上罩設一為金屬殼的覆蓋構件，以通過該覆蓋構件保護該半導體芯片免受外界影響(如靜電放電(ESD)...等)而受損，并通過該覆蓋構件阻擋內外部的電磁波干擾(Electro-Magnetic Interference, EMI)及電磁相容性 (Electro-Magnetic Compatibility, EMC)。而現(xiàn)有的封裝構件或系統(tǒng)級封裝(System in Package，SiP或Systen^ntegrated Package, SIP)的接地系統(tǒng)，通過該設于外部的覆蓋構件與其自身的接地結構電性連接，再與系統(tǒng)大地電性連接，藉以防止電磁波的干擾。第5，166，772號美國專利提出一種具有網(wǎng)狀金屬罩蓋的半導體封裝件。如圖IA 及IB所示，該第5，166，772號美國專利所揭示的半導體封裝件在基板10上接置一網(wǎng)狀金屬罩蓋(Meshed Metallic Siield) 12，將芯片11收納其中，再以封裝膠體13將該網(wǎng)狀金屬罩蓋12及芯片11完全包覆。該半導體封裝件通過該網(wǎng)狀金屬罩蓋12的提供，以遮蔽芯片 11所產生的電磁波干擾或由外部裝置所產生的電磁波干擾，其中，該網(wǎng)狀金屬罩蓋12電性連接該基板10的接地線路14。請參閱圖2，為第6，187,613號美國專利所揭示的另一現(xiàn)有半導體封裝件的剖視示意圖。如圖所示，于基板10上通過凸塊15以覆晶方式接置一芯片11，又于該基板10及芯片11上粘附蓋設一金屬箔16，其中，金屬箔16電性連接至基板10的接地線路上(未圖示)，且于該金屬箔16與基板10之間填充封裝膠體13。該半導體封裝件通過該外設于封裝膠體13上的金屬箔16，以遮蔽芯片11所產生的電磁波干擾或由外部裝置所產生的電磁波干擾。但是，上述的封裝件的接地方式，皆通過網(wǎng)狀金屬罩蓋或金屬箔電性連接至芯片及有源/無源元件的接地線路，當靜電發(fā)生并接觸該網(wǎng)狀金屬罩蓋時，則該靜電會沿該接地線路的路徑朝電路板及芯片及有源/無源元件傳導，靜電傳導至芯片及有源/無源元件時發(fā)生靜電釋放，就容易造成芯片及有源/無源元件損壞。再者，該網(wǎng)狀金屬罩蓋或金屬箔連接到系統(tǒng)大地的路徑過長，尤其現(xiàn)有基板多于六層線路時，因線路過多致使該接地線路的接地效果降低，使得電荷不易釋放，而更有可能導致該芯片或其它有源/無源元件內部損壞。
因此，如何提供一種封裝件，能避免內部的芯片或有源/無源元件被靜電破壞，且具有良好的防電磁波干擾的功能，實為一重要課題。

發(fā)明內容
鑒于上述現(xiàn)有技術的種種缺陷，本發(fā)明的主要目的是提供一種防靜電破壞及防電磁波干擾的封裝件及其制法，用以防止半導體元件被靜電破壞，而能提高良率及避免短路的發(fā)生，并提供電磁波干擾的屏障。為達到上述目的及其它目的，本發(fā)明提供一種防靜電破壞及防電磁波干擾的封裝件，包括基板單元，具有設于該基板單元中的接地結構及輸出/輸入(I/O)結構；至少一半導體元件，接置于該基板單元表面上并電性連接該接地結構及輸出/輸入結構；封裝膠體，覆蓋于接置該半導體元件的該基板單元表面及該半導體元件上；以及金屬層，形成于該封裝膠體外露表面及基板單元的側表面，并與該接地結構電性隔絕。本發(fā)明還提供一種防靜電破壞及防電磁波干擾的封裝件的制法，包括準備一封裝件預制品，包括封裝基板，具有多個基板單元，且各該基板單元具有設于其中的接地結構及輸出/輸入結構；半導體元件，接置于各該基板單元上并電性連接該接地結構及輸出/ 輸入結構；封裝膠體，覆蓋于該接置該半導體元件的封裝基板表面及半導體元件上；沿著各該基板單元邊緣切割該封裝件預制品的封裝膠體及封裝基板以形成多個分離的封裝單元；以及于各該封裝單元的封裝膠體外露表面及基板單元的側表面形成與該接地結構電性隔絕的金屬層。前述的防靜電破壞及防電磁波干擾的封裝件的一制法中，該封裝件預制品的制法包括提供一封裝基板，具有多個基板單元，且各該基板單元具有相對的第一表面及第二表面，于該第一表面設有多個第一電性接觸墊及靜電放電防護墊，其中，各該第一電性接觸墊分別電性連接該接地結構及輸出/輸入結構；于各該基板單元的第二表面上接置至少一半導體元件，以電性連接該接地結構及輸出/輸入結構；以及于該封裝基板第二表面及所述半導體元件上覆蓋封裝膠體。于另一實施例中，封裝基板為增層線路，且該封裝件預制品的制法包括提供至少一嵌埋于封裝膠體中的半導體元件，該半導體元件具相對的作用面及非作用面，且該半導體元件的作用面外露出該封裝膠體；以及于外露該半導體元件的作用面的封裝膠體表面上形成增層線路，從而使該增層線路作為封裝基板。依上所述的防靜電破壞及防電磁波干擾的封裝件及其制法，該基板單元具有相對的第一表面及第二表面，于該第一表面具有多個第一電性接觸墊及靜電放電防護墊，其中， 各該第一電性接觸墊分別電性連接該接地結構及輸出/輸入結構；又該半導體元件，接置于該基板單元的第二表面上，且該封裝膠體覆蓋于該基板單元的第二表面上。優(yōu)選地，該靜電放電防護墊于各該基板單元的周圍。于一具體實施例中，該靜電放電防護墊與該金屬層彼此間隔。又依上所述的防靜電破壞及防電磁波干擾的封裝件及其制法，該金屬層電性連接該靜電放電防護墊的另一實施例中，各該靜電放電防護墊是由彼此間隔的第一子靜電放電防護墊和第二子靜電放電防護墊所構成，且該第一子靜電放電防護墊設于該基板單元的第一表面邊緣，并與該基板單元側面齊平。此外，該第一子靜電放電防護墊與該接地結構電性隔絕?；蛘撸撝辽俨糠值撵o電放電防護墊設于該第一表面邊緣，并與該基板單元側面齊平以接觸該金屬層。又，設于該第一表面邊緣的靜電放電防護墊可具有缺口，設于與該基板單元側面齊平的靜電放電防護墊邊緣處。由于設于該第一表面邊緣的靜電放電防護墊與金屬層接觸，則該靜電放電防護墊與該接地結構電性隔絕。此外，該封裝膠體及基板單元的側表面為齊平，且還可包括于該基板單元的第一表面上形成連接該金屬層與靜電放電防護墊的導電元件。如上所述的防靜電破壞及防電磁波干擾的封裝件及其制法，該基板單元的第二表面還具有多個第二電性接觸墊，且該半導體元件以打線或覆晶方式電性連接各該第二電性接觸墊。由上可知，本發(fā)明防靜電破壞及防電磁波干擾的封裝件及其制法，于各該封裝單元的封裝膠體外露表面及基板單元的側表面形成金屬層，最后，形成連接該金屬層與靜電放電防護墊的導電元件。從而通過該導電元件接地連通至金屬層以防止電磁波的干擾。具體而言，當封裝件接置于線路基板前，若有靜電發(fā)生并接觸到金屬層時，靜電荷不會經由封裝件的接地結構傳導至如芯片的有源或無源元件，使該半導體元件不會受到靜電釋放的影響而得到保護；且當接置于線路基板時，金屬層通過導電元件與線路基板的接地系統(tǒng)連接從而提供該半導體元件的電磁波干擾屏障及釋放靜電。


圖IA及IB為第5，166，772號美國專利所揭示的半導體封裝件的立體示意圖。圖2為美國專利第6，187，613號所揭露的半導體封裝件的剖視圖。圖3A至3F為本發(fā)明的封裝結構及其制法的剖視圖；其中，該圖3A為圖3A’的底視圖；該圖3B’為圖;3B的另一實施例；該圖3E’為圖3E的底視圖。圖4A至4C為本發(fā)明中的靜電放電防護墊的第二實施例；其中，該圖4A為封裝基板的底視圖，圖4B及4C分別為進行切割步驟后的基板單元剖視圖及以導電元件接置于線路基板的剖視圖。圖5A及5B為本發(fā)明中的靜電放電防護墊的第三實施例，其中，圖5A為封裝基板的底視圖，圖5B為基板單元的剖視圖。圖6A及6B為本發(fā)明中的靜電放電防護墊的第四實施例，其中，圖為6A為封裝基板的底視圖，圖6B為基板單元的底視圖。圖7A至7C為本發(fā)明的封裝結構及其制法的第五實施例的剖視圖。主要元件符號說明10基板11芯片12網(wǎng)狀金屬罩蓋13封裝膠體14接地線路15凸塊16金屬箔3封裝單元30封裝基板30’增層線路301切割線302基板單元
302a第一表面30 第二表面303第一電性接觸墊303a接地墊30 輸出/輸入墊304靜電放電防護墊30 第一子靜電放電防護墊304b第二子靜電放電防護墊305第二電性接觸墊31半導體元件31a作用面31b非作用面31c電極墊311焊線312焊球33封裝膠體；34金屬層；35導電元件36線路基板37開口37，缺口38硬質板306介電層307第一線路層308第一拒焊層。
具體實施例方式以下通過特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其他優(yōu)點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“一”及“至少一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發(fā)明可實施的范疇。第一實施例請參閱圖3A至3F，為本發(fā)明所揭露的一種防靜電破壞及防電磁波干擾的封裝件的制法。首先，準備一封裝件預制品，其制法如圖3A至3C所示。如圖3A及3A’所示，提供一封裝基板30，其上劃分有多個縱橫分布的切割線301以圍設出多個基板單元302，如圖3A 所示；且各該基板單元302具有相對的第一表面30 及第二表面302b及設于該基板單元 302中的接地結構及輸出/輸入結構(未圖式)，于該第一表面30 具有多個第一電性接觸墊303及靜電放電防護墊304，其中，第一電性接觸墊303包括接地墊303a及輸出/輸入 (I/O)墊30北，各該第一電性接觸墊303分別電性連接該接地結構及輸出/輸入結構，該接地結構及輸出/輸入結構延伸至該基板單元302的第二表面302b以供電性連接后續(xù)接置的半導體元件；又該第二表面302b具有多個第二電性接觸墊305，如圖3A’所示，且各該第二電性接觸墊305分別電性連接該接地結構及輸出/輸入結構；于此優(yōu)選實施例中，該靜電放電防護墊304于各該基板單元302的周圍，例如靠近基板單元302邊緣的位置或角落，以縮短電性連接路徑，但未延伸至基板單元302邊緣，舉例而言，該靜電放電防護墊304可與基板單元302邊緣相距0. 1至1. 0mm。此時，該靜電放電防護墊304可為虛墊(Dummy pad)或者與該接地結構電性連接，例如與接地墊303a電性連接，如圖3A中S所示。如圖;3B及3B，所示，于各該基板單元302的第二表面302b上接置至少一個如芯片的半導體元件31，以電性連接該接地結構及輸出/輸入結構，例如，該半導體元件31以打線方式，如焊線311對應電性連接各該第二電性接觸墊305，如圖;3B所示；或該半導體元件31以覆晶方式，例如通過焊球312對應電性連接至各該第二電性接觸墊305，如圖:3B’所
7J\ ο如圖3C所示，于該封裝基板30的第二表面302b及所述半導體元件31上覆蓋封裝膠體33，以得到封裝件預制品。如圖3D所示，之后，沿著該基板單元302邊緣，即該切割線301切割該封裝件預制品的封裝膠體33及封裝基板30以形成多個分離的封裝單元3，該封裝膠體33及基板單元 302的側表面為齊平。如圖3E及3E，所示，于各該封裝單元3的封裝膠體33外露表面及基板單元302的側表面以如濺鍍(sputtering)的方式形成與該接地結構電性隔絕的金屬層34，如銅(Cu)、 鎳(Ni)、鐵(Fe)、鋁(Al)、不銹鋼(Sus)等金屬，以通過該金屬層34提供防電磁波干擾的功能，其中，該靜電放電防護墊304與該金屬層34彼此間隔，從而使金屬層34與接地結構電性隔絕。從而當封裝件接置于線路基板前，若有靜電發(fā)生并接觸到金屬層時，靜電荷不會經由封裝單元3的接地結構傳導至如芯片的有源或無源元件，使該半導體元件不會受到靜電釋放的影響而得到保護。如圖3F所示，當封裝單元3要接置于一線路基板36時，可通過線路基板36上的導電元件35，如焊錫(Solder)，電性連接該金屬層34與靜電放電防護墊304，從而供金屬層 34連接至線路基板36的接地系統(tǒng)，從而使可能發(fā)生的靜電荷經由該導電元件35傳導至線路基板36的接地系統(tǒng)，并得以提供該半導體元件的電磁波干擾屏障(EMIShielding)。根據(jù)前述的制法，本發(fā)明還提供一種防靜電破壞及防電磁波干擾的封裝件，包括 基板單元302，具有設于該基板單元302中的接地結構及輸出/輸入結構；至少一半導體元件31，接置于該基板單元302上并電性連接該接地結構及輸出/輸入結構；封裝膠體33，覆蓋于該接置該半導體元件31的基板單元302表面及半導體元件31上；以及金屬層34，形成于該封裝膠體33外露表面及基板單元302的側表面，并與該接地結構電性隔絕。具體而言，基板單元302具有相對的第一表面30 及第二表面302b，于該第一表面30 具有多個第一電性接觸墊303及靜電放電防護墊304，其中，第一電性接觸墊303包括接地墊303a及輸出/輸入(I/O)墊30北，各該第一電性接觸墊303分別電性連接該接地結構及輸出/輸入結構；該半導體元件31接置于該基板單元302的第二表面302b上并電性連接該接地結構及輸出/輸入結構；該封裝膠體33覆蓋于該基板單元302的第二表面 302b及該半導體元件31上。依上所述，該靜電放電防護墊304以于各該基板單元302的周圍為佳，例如靠近基板單元302邊緣的位置或角落，并與該金屬層彼此間隔，以縮短電性連接路徑。舉例而言， 該靜電放電防護墊304可與基板單元302邊緣相距0. 1至1.0mm。所述靜電放電防護墊304 的至少一者可為虛墊或者與該基板單元302的接地結構電性連接，例如與接地墊303a電性連接，如圖3A中S所示。如上所述的該基板單元302的第二表面302b還具有多個第二電性接觸墊305，該半導體元件31通過打線方式，如焊線311對應電性連接至各該第二電性接觸墊305，或該半導體元件31以覆晶方式的焊球312對應電性連接至各該第二電性接觸墊305。第二實施例當如焊錫的導電元件35無法與如鋁或不銹鋼的金屬層34產生濕潤作用 (wetting)時，則如圖4A至4C所示，為該靜電放電防護墊304的另一實施例；如圖4A所示， 各該靜電放電防護墊304是由彼此間隔的第一子靜電放電防護墊30 和第二子靜電放電防護墊304b所構成，且該第一子靜電放電防護墊30 設于該第一表面30 邊緣，并與該基板單元302側面齊平。此外，本實施例中，第一子靜電放電防護墊30 和第二子靜電放電防護墊304b彼此相間隔，如圖4B所示。如圖4B及4C所示，在切割該封裝膠體33及封裝基板30及形成金屬層34后，該第一子靜電放電防護墊30 接觸該金屬層34，此外，該第一子靜電放電防護墊30 與該接地結構電性隔絕，如第一子靜電放電防護墊30 為虛墊，而該第二子靜電放電防護墊304b 除可為虛墊外，也可選擇與基板單元中的接地結構電性連接。后續(xù)封裝單元3要接置于一線路基板36時，通過導電元件35電性連接第一表面30 的第一子靜電放電防護墊30 和第二子靜電放電防護墊304b上，從而供金屬層34連接至線路基板36的接地系統(tǒng)，從而使可能發(fā)生的靜電荷經由該導電元件35傳導至線路基板36的接地系統(tǒng)，并得以提供該半導體元件的電磁波干擾屏障(EMI Siielding)。第三實施例另請參閱圖5A及5B，為該靜電放電防護墊304的第二實施例的另一實施例。該至少部分的靜電放電防護墊304設于該基板單元302第一表面30 邊緣，以于切割步驟之后，令該靜電放電防護墊304與該基板單元302側面齊平以接觸該金屬層34。 如圖5A所例示的形成于第一表面30 邊緣角落的靜電放電防護墊304，在尚未切割該封裝膠體33及封裝基板30時，相鄰基板單元302的靜電放電防護墊304彼此連接。而在形成金屬層34后，該靜電放電防護墊304接觸該金屬層34。此外，該設于第一表面30 邊緣的靜電放電防護墊304與該接地結構電性隔絕，例如可為虛墊。第四實施例另請參閱圖6A及6B，為該靜電放電防護墊304的第三實施例的另一實施例。如圖6A所例示的形成于第一表面30 邊緣的靜電放電防護墊304，在尚未切割該封裝膠體33及封裝基板30時，相鄰基板單元302的靜電放電防護墊304彼此呈不連續(xù)連接。如圖所示，該兩相連接的靜電放電防護墊304具有開口 37，外露出部分第一表面30加。如圖6B所示，在切割該封裝膠體33及封裝基板30及形成金屬層34后，設于該第一表面30 邊緣的靜電放電防護墊304具有缺口 37’，設于與該基板單元302側面齊平的靜電放電防護墊304邊緣處。這種在相鄰基板單元302彼此呈不連續(xù)連接的靜電放電防護墊304，可避免在實施切割步驟時在基板單元302邊緣產生毛邊(burr)。此外，該設于第一表面30 邊緣的靜電放電防護墊304與該接地結構電性隔絕，例如可為虛墊。第五實施例請參閱圖7A至7C，為本發(fā)明的防靜電破壞及防電磁波干擾的封裝件的另一制法。 在本實施例中，其制法與第一實施例大致相同，其差異在于該封裝件預制品的制法及封裝基板。
如圖7A所示，該封裝件預制品的制法包括；提供至少一嵌埋于封裝膠體33中的半導體元件31，該半導體元件31具相對的作用面31a及非作用面31b，且該半導體元件31的作用面31a外露出該封裝膠體33。具體而言，可于一表面設有作為封裝膠體33的軟質層的硬質板38上，通過拾取器(pick-up head)將該半導體元件31粘設于該封裝膠體33上， 之后再壓制嵌埋于封裝膠體33中，并令該半導體元件31的作用面31a外露出該封裝膠體 33。如圖7B所示，于外露該半導體元件31的作用面31a的封裝膠體33表面上形成增層線路30’，從而使該增層線路30’作為封裝基板。具體而言，增層線路30’的制作可包括于該半導體元件31的作用面31a及封裝膠體33表面上設置介電層306，并利用例如光刻 (photo-lithography)工藝或鐳射工藝使該介電層306形成開口以外露出該半導體元件31 的電極墊31c，該介電層306用以供后續(xù)的線路層附著其上的種子層(seed layer)。接著， 利用重布線(RDL)技術于該介電層306上形成第一線路層307，并使該部分第一線路層307 電性連接至該電極墊31c，部分第一線路層307則可構成與電極墊31c電性隔絕的靜電放電防護墊304，之后，再于該介電層306及第一線路層307上設置第一拒焊層308，并使該第一拒焊層308形成多個開口以外露該第一線路層307的預定部分，各該預定部分即作為前述的第一電性接觸墊303及靜電放電防護墊304。如圖7C所示，接著，再如前述制法進行切割步驟以得到多個分離的封裝單元，并于各該封裝單元的封裝膠體33外露表面及基板單元302的側表面形成金屬層34。當然，也可先移除硬質板38再進行切割步驟及形成金屬層34。由上述實施例可知，本發(fā)明中該封裝基板為一具有線路的承載板，例如，本實施例中的封裝基板為增層線路(Build-up layer)。當然，封裝基板的實例不限于此，第一實施例中的封裝基板可為印刷電路板或雙順丁烯二酸亞氨(Bismaleimide Triacine, BT)基板。本發(fā)明防靜電破壞及防電磁波干擾的封裝件及其制法，于各該封裝單元的封裝膠體外露表面及基板單元的側表面形成金屬層，最后，形成連接該金屬層與靜電放電防護墊的導電元件。從而通過該導電元件接地連通至金屬層以防止電磁波的干擾。具體而言，當封裝件接置于線路基板前，若有靜電發(fā)生并接觸到金屬層時，靜電荷不會經由封裝件的接地結構傳導至如芯片的有源或無源元件，使該半導體元件不會受到靜電釋放的影響而得到保護；且當接置于線路基板時，金屬層通過導電元件與線路基板的接地系統(tǒng)連接從而提供該半導體元件的電磁波干擾屏障及釋放靜電。上述實施例用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應如權利要求書所列。
權利要求
1.一種防靜電破壞及防電磁波干擾的封裝件，其特征在于，包括基板單元，具有設于該基板單元中的接地結構及輸出/輸入結構；至少一半導體元件，接置于該基板單元上并電性連接該接地結構及輸出/輸入結構；封裝膠體，覆蓋于接置該半導體元件的該基板單元表面及半導體元件上；以及金屬層，形成于該封裝膠體外露表面及基板單元的側表面，并與該接地結構電性隔絕。
2.根據(jù)權利要求1所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該基板單元具有相對的第一表面及第二表面，于該第一表面具有多個第一電性接觸墊及靜電放電防護墊，其中，各該第一電性接觸墊分別電性連接該接地結構及輸出/輸入結構；又該半導體元件接置于該基板單元的第二表面上，且該封裝膠體覆蓋于該基板單元的第·~ 表面上。
3.根據(jù)權利要求2所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該靜電放電防護墊設于各該基板單元的周圍。
4.根據(jù)權利要求3所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該靜電放電防護墊與該接地結構電性連接。
5.根據(jù)權利要求3所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該靜電放電防護墊與該金屬層彼此間隔。
6.根據(jù)權利要求3所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，各該靜電放電防護墊是由彼此間隔的第一子靜電放電防護墊和第二子靜電放電防護墊所構成，且該第一子靜電放電防護墊設于該第一表面邊緣，并與該基板單元側面齊平。
7.根據(jù)權利要求6所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該第一子靜電放電防護墊與該接地結構電性隔絕。
8.根據(jù)權利要求6所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該第二子靜電放電防護墊與該接地結構電性連接。
9.根據(jù)權利要求2所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，至少部分的該靜電放電防護墊設于該第一表面邊緣，并與該基板單元側面齊平。
10.根據(jù)權利要求9所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，設于該第一表面邊緣的靜電放電防護墊具有缺口，該缺口設于與該基板單元側面齊平的靜電放電防護墊邊緣處。
11.根據(jù)權利要求9所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，設于該第一表面邊緣的靜電放電防護墊與該接地結構電性隔絕。
12.根據(jù)權利要求1所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該封裝膠體及基板單元的側表面為齊平。
13.根據(jù)權利要求1所述的防靜電破壞及防電磁波干擾的封裝件，其特征在于，該金屬層選自銅、鎳、鐵、鋁或不銹鋼的材料。
14.一種防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，包括準備一封裝件預制品，包括封裝基板，具有多個基板單元，且各該基板單元具有設于其中的接地結構及輸出/輸入結構；半導體元件，接置于各該基板單元上并電性連接該接地結構及輸出/輸入結構；以及封裝膠體，覆蓋于接置該半導體元件的該封裝基板表面及半導體元件上；沿著各該基板單元邊緣切割該封裝件預制品的封裝膠體及封裝基板以形成多個分離的封裝單元；以及于各該封裝單元的封裝膠體外露表面及基板單元的側表面形成與該接地結構電性隔絕的金屬層。
15.根據(jù)權利要求14所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該封裝件預制品的制法包括提供一封裝基板，具有多個基板單元，且各該基板單元具有相對的第一表面及第二表面，于該第一表面設有多個第一電性接觸墊及靜電放電防護墊，其中，各該第一電性接觸墊分別電性連接該接地結構及輸出/輸入結構；于各該基板單元的第二表面上接置至少一半導體元件，以電性連接該接地結構及輸出 /輸入結構；以及于該封裝基板第二表面及所述半導體元件上覆蓋封裝膠體。
16.根據(jù)權利要求14所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，封裝基板為增層線路，且該封裝件預制品的制法包括提供至少一嵌埋于封裝膠體中的半導體元件，該半導體元件具相對的作用面及非作用面，且該半導體元件的作用面外露出該封裝膠體；以及于外露該半導體元件的作用面的封裝膠體表面上形成增層線路，從而使該增層線路作為封裝基板。
17.根據(jù)權利要求14所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該基板單元具有相對的第一表面及第二表面，于該第一表面具有多個第一電性接觸墊及靜電放電防護墊，其中，各該第一電性接觸墊分別電性連接該接地結構及輸出/輸入結構；又該半導體元件接置于該基板單元的第二表面上，且該封裝膠體覆蓋于該基板單元的第·~ 表面上。
18.根據(jù)權利要求17所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該靜電放電防護墊設于各該基板單元的周圍。
19.根據(jù)權利要求18所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該靜電放電防護墊與該金屬層彼此間隔。
20.根據(jù)權利要求18所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，各該靜電放電防護墊是由彼此間隔的第一子靜電放電防護墊和第二子靜電放電防護墊所構成，且該第一子靜電放電防護墊設于該基板單元的第一表面邊緣，并與該基板單元側面齊平。
21.根據(jù)權利要求20所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該第二子靜電放電防護墊與該接地結構電性連接。
22.根據(jù)權利要求20所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該第一子靜電放電防護墊與該接地結構電性隔絕。
23.根據(jù)權利要求17所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該靜電放電防護墊與該接地結構電性連接。
24.根據(jù)權利要求17所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，至少部分的該靜電放電防護墊設于該第一表面邊緣，并與該基板單元側面齊平。
25.根據(jù)權利要求M所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該設于該第一表面邊緣的靜電放電防護墊具有缺口，該缺口設于與該基板單元側面齊平的靜電放電防護墊邊緣處。
26.根據(jù)權利要求M所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，設于該第一表面邊緣的靜電放電防護墊與該接地結構電性隔絕。
27.根據(jù)權利要求14所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該封裝膠體及基板單元的側表面為齊平。
28.根據(jù)權利要求14所述的防靜電破壞及防電磁波干擾的封裝件的制法，其特征在于，該金屬層選自銅、鎳、鐵、鋁或不銹鋼的材料。
全文摘要
一種防靜電破壞及防電磁波干擾的封裝件及其制法，包括基板單元，具有設于該基板單元中的接地結構及輸出/輸入結構；接置于該基板單元上并電性連接該接地結構及輸出/輸入結構的至少一半導體元件；覆蓋于接置該半導體元件的該基板單元表面及半導體元件上的封裝膠體；以及金屬層，形成于該封裝膠體外露表面及基板單元的側表面，并與該接地結構電性隔絕。由此結構，防止該半導體元件被靜電破壞，而能提高良率及避免短路的發(fā)生，并提供電磁波干擾的屏障。本發(fā)明還提供一種防靜電破壞及防電磁波干擾的封裝件的制法。
文檔編號H01L23/60GK102543961SQ20101058933
公開日2012年7月4日 申請日期2010年12月9日 優(yōu)先權日2010年12月9日
發(fā)明者林建成, 蔡宗賢, 邱志賢, 鐘興隆 申請人:矽品精密工業(yè)股份有限公司