專利名稱：半導(dǎo)體集成電感的制作方法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制作方法，尤其是一種半導(dǎo)體集成電感的制作方法。本發(fā)明還涉及一種半導(dǎo)體集成電感的結(jié)構(gòu)。
背景技術(shù)：
在射頻電路中，電感作為關(guān)鍵元件不可或缺，它廣泛應(yīng)用于低噪聲放大器、混頻器、壓控振蕩器以及功率放大器中。隨著半導(dǎo)體工藝的飛速發(fā)展，以及低成本、小體積、高集成度的系統(tǒng)需求越來越大，原來的芯片外元件如電感逐漸被集成到芯片中。如何在集成電路內(nèi)制作高質(zhì)量的集成電感已經(jīng)成為射頻半導(dǎo)體工藝中研究的熱點(diǎn)內(nèi)容?，F(xiàn)有的集成電感一般包括襯底、電感線圈以及位于襯底和電感線圈之間的用來隔離電感線圈和襯底的絕緣隔離層。襯底最好是選擇高阻抗的或幾乎無能量損耗的絕緣襯底，但是由于此類襯底成本太高，一般還是使用低阻抗的硅襯底以降低芯片成本。絕緣隔離層一般為二氧化硅材料。電感線圈利用一個金屬導(dǎo)線以螺旋環(huán)繞的方式形成平面螺旋結(jié)構(gòu)，與絕緣襯底平行。電流從電感線圈一端流入，從另一端流出。評價電感的一個重要指標(biāo)是品質(zhì)因子Q，其定義為電感在一個周期內(nèi)存儲的能量和損耗的能量的比值，電感的Q值越大，表示該電感的質(zhì)量越好。由于集成電感的電感線圈制作在襯底上，當(dāng)電感線圈上電流通過時，會產(chǎn)生穿過襯底的磁場，從而在襯底中以及襯底表面的區(qū)域產(chǎn)生反方向的感應(yīng)電流，導(dǎo)致額外的襯底能量損耗，降低了電感Q值。在現(xiàn)有的集成電感中，由于襯底阻抗較低，使得電感電流在襯底中以及襯底表面的區(qū)域產(chǎn)生的感應(yīng)電流較大，導(dǎo)致較高的襯底能量損耗和較低的電感Q值，這大大限制了它的應(yīng)用。有發(fā)明提出通過在有填充氧化物的深溝槽的襯底上制作電感線圈，增大電感線圈和襯底之間的有效間距，減小襯底能量損耗，用來提高電感的Q值。如圖1所示，在電感線圈1的下方的硅襯底5中，由上向下設(shè)置有多個填充有二氧化硅3的溝槽4，并且在硅襯底 5與電感線圈1之間還隔有一層二氧化硅介質(zhì)層2。這種結(jié)構(gòu)雖然能夠提高電感的Q值，但是由于二氧化硅介質(zhì)層2下面仍然與硅襯底5直接接觸，提升幅度也非常有限。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種半導(dǎo)體集成電感的制作方法，以及采用這種半導(dǎo)體集成電感的制作方法制作的半導(dǎo)體集成電感的結(jié)構(gòu)，在現(xiàn)有工藝基礎(chǔ)上進(jìn)一步提高集成電感的品質(zhì)因數(shù)，從而提高半導(dǎo)體集成電感器件的性能。為解決上述技術(shù)問題，本發(fā)明半導(dǎo)體集成電感的制作方法的技術(shù)方案是，依次包括如下步驟
第一步，在硅襯底上刻蝕出多個溝槽；
第二步，對溝槽之間的硅進(jìn)行熱氧化，使得生成的二氧化硅將所述溝槽填充； 第三步，對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，保留原溝槽區(qū)域的二氧化硅； 第四步，在原溝槽區(qū)域上制作半導(dǎo)體集成電感。
本發(fā)明還提供了一種采用上述半導(dǎo)體集成電感的制作方法制作的半導(dǎo)體集成電感的結(jié)構(gòu)，其技術(shù)方案是，包括硅襯底，所述硅襯底中由上表面向下有一個二氧化硅區(qū)域， 所述二氧化硅區(qū)域上方設(shè)置所述半導(dǎo)體集成電感的線圈。本發(fā)明通過在襯底上制作一定寬度和間隔的深溝槽，然后對溝槽進(jìn)行氧化和填充，增大電感線圈與襯底之間的間距，減少電感襯底能量損耗，提高電感品質(zhì)因數(shù)。


下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。圖1為現(xiàn)有的半導(dǎo)體集成電感的結(jié)構(gòu)示意圖。圖2 圖5為本發(fā)明半導(dǎo)體集成電感的制作方法各步驟的示意圖。圖6為本發(fā)明半導(dǎo)體集成電感的結(jié)構(gòu)示意圖。圖中附圖標(biāo)記為，1.電感線圈；2. 二氧化硅介質(zhì)層；3. 二氧化硅；4.溝槽；5.硅襯底；6.空洞；7. 二氧化硅層；8. 二氧化硅區(qū)域。
具體實(shí)施例方式本發(fā)明公開了一種半導(dǎo)體集成電感的制作方法，如圖2 圖5所示，依次包括如下步驟
第一步，在硅襯底5上刻蝕出多個溝槽4，如圖2所示；
第二步，對溝槽之間的硅進(jìn)行熱氧化，使得生成的二氧化硅3將所述溝槽填充4，如圖3 所示；
第三步，對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，保留原溝槽區(qū)域的二氧化硅3，如圖 5所示；
第四步，在原溝槽區(qū)域上制作半導(dǎo)體集成電感。如圖3所示，所述第二步中，在所生成的二氧化硅3之中留有密閉的空洞6。在進(jìn)行熱氧化的時候，由于溝槽上下兩端的二氧化硅生長速率與溝槽中部的不一致，因此會在生成二氧化硅中產(chǎn)生空洞6，該空洞6能夠進(jìn)一步提高電感的Q值。所述第二步中，熱氧化二氧化硅的厚度為溝槽間隔的廣1. 6倍。如圖4所示，在第二步與第三步之間，還包括在硅片上淀積一層二氧化硅層7的步驟。由于填充溝槽4的二氧化硅在熱氧化結(jié)束后，可能會存在臺階，如圖3所示，中間部分的二氧化硅高度明顯的低于兩邊，這就會使得之后的化學(xué)機(jī)械拋光步驟不易進(jìn)行。在淀積了二氧化硅層7之后，二氧化硅層7的上表面要平坦許多，這更便于化學(xué)機(jī)械拋光步驟的實(shí)施。所述第三步中，對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，僅保留原溝槽區(qū)域的二氧化硅，將其它區(qū)域的二氧化硅去除，如圖5所示，然后在第四步中，先在硅片表面淀積一層二氧化硅介質(zhì)層2，然后在該淀積的二氧化硅介質(zhì)層2上面制作半導(dǎo)體集成電感的線圈， 最終得到如圖6所示的半導(dǎo)體集成電感。所述溝槽寬度為0. 5 2um，本實(shí)施例為Ium ；溝槽間隔為0. 5 2um，本實(shí)施例為 Ium ；溝槽深度為1 50um，所述溝槽的最佳深度為5 15um，本實(shí)施例為10um。所述第二步中，本實(shí)施例對帶有深溝槽的硅襯底進(jìn)行高溫?zé)嵫趸?，熱氧化過程中生成二氧化硅同時消耗硅，由于溝槽間隔為lum，氧化過程中溝槽中的硅基本被消耗完成， 從而形成圖3所示的帶有空洞6的氧化層結(jié)構(gòu)。本實(shí)施例采用氧化溫度為1100°C的濕氧氧化，氧化厚度為8000A。在此之后，如圖4所示，本實(shí)施例采用化學(xué)氣相淀積方式再淀積一層二氧化硅層，本實(shí)施例例采用等離子體化學(xué)氣相淀積方式淀積4000A的二氧化硅層。本發(fā)明還提供了一種由上述半導(dǎo)體集成電感的制作方法所制作得到的半導(dǎo)體集成電感的結(jié)構(gòu)，如圖6所示，包括硅襯底5，所述硅襯底5中由上表面向下有一個二氧化硅區(qū)域8，所述二氧化硅區(qū)域8上方設(shè)置所述半導(dǎo)體集成電感的線圈1。所述二氧化硅區(qū)域8中有密閉的空洞6。所述電感線圈1與硅襯底5之間還有一個二氧化硅介質(zhì)層2。所述二氧化硅區(qū)域的厚度為1 50咖，最佳厚度為5 15um。綜上所述，本發(fā)明的電感線圈下為介質(zhì)層和厚的氧化層，氧化層中可以存在有空洞，與原有工藝相比更進(jìn)一步的增大了線圈與襯底之間的間距，可以得到比原有工藝更高的電感品質(zhì)因數(shù)。
權(quán)利要求
1.一種半導(dǎo)體集成電感的制作方法，其特征在于，依次包括如下步驟第一步，在硅襯底上刻蝕出多個溝槽；第二步，對溝槽之間的硅進(jìn)行熱氧化，使得生成的二氧化硅將所述溝槽填充；第三步，對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，保留原溝槽區(qū)域的二氧化硅；第四步，在原溝槽區(qū)域上制作半導(dǎo)體集成電感。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電感的制作方法，其特征在于，所述第二步中，在所生成的二氧化硅之中留有密閉的空洞。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電感的制作方法，其特征在于，所述第二步中，熱氧化二氧化硅的厚度為溝槽間隔的廣1. 6倍。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電感的制作方法，其特征在于，在第二步與第三步之間，還包括在硅片上淀積一層二氧化硅層的步驟。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電感的制作方法，其特征在于，所述第三步中，對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，僅保留原溝槽區(qū)域的二氧化硅，將其它區(qū)域的二氧化硅去除，第四步中，先在硅片表面淀積一層二氧化硅介質(zhì)層，然后在該淀積的二氧化硅介質(zhì)層上面制作半導(dǎo)體集成電感的線圈。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電感的制作方法，其特征在于，所述溝槽寬度為 0. 5 2um，溝槽間隔為0. 5 2um，溝槽深度為1 50um。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電感的制作方法，其特征在于，所述溝槽深度為 5 15um。
8.一種由權(quán)利要求1 7中任意一項(xiàng)所述的半導(dǎo)體集成電感的制作方法所制作得到的半導(dǎo)體集成電感的結(jié)構(gòu)，其特征在于，包括硅襯底，所述硅襯底中由上表面向下有一個二氧化硅區(qū)域，所述二氧化硅區(qū)域上方設(shè)置所述半導(dǎo)體集成電感的線圈。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電感的結(jié)構(gòu)，其特征在于，所述二氧化硅區(qū)域中有密閉的空洞。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電感的結(jié)構(gòu)，其特征在于，所述電感線圈與硅襯底之間還有一個二氧化硅介質(zhì)層。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電感的結(jié)構(gòu)，其特征在于，所述二氧化硅區(qū)域的厚度為1 50um。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電感的結(jié)構(gòu)，其特征在于，所述二氧化硅區(qū)域的厚度為5 15um。
全文摘要
本發(fā)明公開了一種半導(dǎo)體集成電感的制作方法，依次包括如下步驟在硅襯底上刻蝕出多個溝槽；對溝槽之間的硅進(jìn)行熱氧化，使得生成的二氧化硅將所述溝槽填充；對硅片上表面進(jìn)行化學(xué)機(jī)械拋光和刻蝕，保留原溝槽區(qū)域的二氧化硅；在原溝槽區(qū)域上制作半導(dǎo)體集成電感。本發(fā)明還公開了一種半導(dǎo)體集成電感的結(jié)構(gòu)，包括硅襯底，所述硅襯底中由上表面向下有一個二氧化硅區(qū)域，所述二氧化硅區(qū)域上方設(shè)置所述半導(dǎo)體集成電感的線圈。本發(fā)明通過在襯底上制作一定寬度和間隔的深溝槽，然后對溝槽進(jìn)行氧化和填充，增大電感線圈與襯底之間的間距，減少電感襯底能量損耗，提高電感品質(zhì)因數(shù)。
文檔編號H01L23/522GK102456612SQ20101052089
公開日2012年5月16日 申請日期2010年10月27日 優(yōu)先權(quán)日2010年10月27日
發(fā)明者彭虎 申請人:上海華虹Nec電子有限公司