專利名稱：用于制備應(yīng)變溝道cmos的等效應(yīng)變記憶方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于集成電路的制作，特別是通過等效應(yīng)變記憶方法引入的應(yīng)變技術(shù)， 分別為互補金屬氧化物半導(dǎo)體場效用晶體管CMOS中的NFET與PFET器件提供張應(yīng)變與壓 應(yīng)變，從而提高器件與電路的頻率特性。
背景技術(shù)：
金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)是集成電路最重要的基本有源器件。 以N型MOSFET與P型MOSFET互補形成的CMOS是深亞微米超大集成電路的組成單元。眾 所周知，提高MOSFET器件速度并降低產(chǎn)品成本的主要手段是等比例縮小特征尺寸。但隨著 器件尺寸進入深亞微米領(lǐng)域，進一步縮小尺寸將受到諸如材料、工藝和各種物理因素的潛 在限制，且終究會達到其物理極限。如短溝道效應(yīng)(SCE)、漏感應(yīng)源勢壘下降效應(yīng)(DIBL)、 熱載流子效應(yīng)(HCE)等，這將使器件性能和可靠性退化，限制特征尺寸的進一步縮小。研究學(xué)者們發(fā)現(xiàn)在溝道區(qū)域引入應(yīng)變工程，可通過改變溝道材料的能帶結(jié)構(gòu)而提 高載流子遷移率，解決上述難題。此方法可提高器件速度，且可與未來技術(shù)節(jié)點相匹配。目 前已有多種應(yīng)變引入技術(shù)被開發(fā)出來，且部分方法已應(yīng)用在商業(yè)化生產(chǎn)中。如通過在弛豫鍺硅(SiGe)虛擬襯底上異質(zhì)外延生長雙軸張應(yīng)變硅(Si)，以及在 此基礎(chǔ)上發(fā)展出來的 SGOI (Silicon Germanium On Insulator)結(jié)構(gòu)與 SSOI (Strained Silicon On Insulator)結(jié)構(gòu)。此方法可引入全局雙軸應(yīng)變，該技術(shù)形成的應(yīng)變量與鍺(Ge) 含量有關(guān)，不受尺寸的限制；但提供的應(yīng)變類型單一，且成本相對較高，限制了其在實際產(chǎn) 品中的實用化。而研究相對較晚的局部應(yīng)變技術(shù)由于其工藝簡單、設(shè)計靈活，首先實現(xiàn)了商 業(yè)化。現(xiàn)已采用的局部應(yīng)變技術(shù)有源漏外延SiGe技術(shù)、氮化硅(SiN)應(yīng)力層(SiN Stress Liner)技術(shù)及淺槽隔離(STI)技術(shù)等。但是，這些局部應(yīng)變技術(shù)受器件尺寸的制約，隨溝道 尺寸增加，應(yīng)變量迅速減小，器件性能增強效果迅速減弱，通常在特征尺寸大于IOOnm以上 的器件中，器件性能增強已不明顯。另外，還開發(fā)了一種應(yīng)力記憶技術(shù)(stress memorization technology，SMT)。如

圖1所示，該方法關(guān)鍵步驟如下首先，在淀積柵電極多晶硅104時，多晶硅組織結(jié)構(gòu)為非晶 結(jié)構(gòu)；然后，在晶體管表面淀積一層具有高本征應(yīng)力的氮化物蓋帽層105，可根據(jù)晶體管類 型形成不同的應(yīng)變類型；最后，進行退火工藝，使柵電極非晶硅轉(zhuǎn)變?yōu)槎嗑Ч杞M織，并去掉 應(yīng)力層(故也叫犧牲層)。雖去掉了應(yīng)力源，但在溝道區(qū)仍有部分應(yīng)力可保留下來。此技術(shù) 在溝道區(qū)引入的應(yīng)變更加均勻，可降低柵泄漏電流，還可與其他應(yīng)變技術(shù)相結(jié)合(如源漏 外延SiGe技術(shù)等)，以更大地增強器件性能。但是，此方法只能實現(xiàn)平面內(nèi)張應(yīng)變的記憶， 且也受到特征尺寸的限制。

發(fā)明內(nèi)容
本發(fā)明的目的是針對目前已采用的常規(guī)局部應(yīng)變技術(shù)受特征尺寸制約，應(yīng)變對大 尺寸器件性能改善不明顯的缺點，且SMT技術(shù)只能提供一種記憶面內(nèi)張應(yīng)變的不足，特提出一種不受尺寸限制，并可分別為CMOS器件提供兩種不同類型應(yīng)變溝道的等效應(yīng)變記憶 方法，用來制備具有應(yīng)變溝道的先進晶體管，以提高CMOS器件的輸出性能，改善器件的頻 率性能。本發(fā)明系為一種經(jīng)特殊結(jié)構(gòu)與處理，可使溝道區(qū)域中的應(yīng)變在應(yīng)力源去掉后仍可 記憶下來制備具有應(yīng)變溝道晶體管的技術(shù)。其思想是，首先，通過應(yīng)力大小不受面內(nèi)尺寸 限制的表面剪切應(yīng)力源在襯底表面引入適當?shù)膽?yīng)變；例如本文實施例所采用的具有不同熱 膨脹系數(shù)材料形成的熱失配應(yīng)力，通過在襯底表面局部淀積具有高本征應(yīng)力的介質(zhì)層，可 在襯底材料表面層引入應(yīng)變。然后，在垂直于表面的縱向方向進行限制，或通過加強而進 行應(yīng)變轉(zhuǎn)換，且同時消除或減弱原應(yīng)變恢復(fù)力的作用；例如本文實施例所使用的淺槽隔離 (STI)結(jié)構(gòu)，不僅實現(xiàn)了等效應(yīng)變的應(yīng)力轉(zhuǎn)換，且減弱了原應(yīng)變引入的恢復(fù)力。最后，對應(yīng)變 材料以及應(yīng)力限制材料進行退火穩(wěn)定化處理，使材料表面所施加的等效應(yīng)變保留下來，及 實現(xiàn)等效應(yīng)變的記憶，使去掉最初不受表面尺寸限制的表面剪切應(yīng)力源后，所制備的器件 溝道仍具有相應(yīng)的等效應(yīng)變。本發(fā)明最終目的是提供一種等效應(yīng)變記憶思想，即通過表面施加剪切應(yīng)力在襯底 表面引入剪切應(yīng)變，然后經(jīng)過側(cè)壁限制與消除或減弱恢復(fù)力，并經(jīng)穩(wěn)定化處理后，而保留沿 溝道方向上所期望的應(yīng)變。此方法的特點是應(yīng)變大小隨縱向深度而變化，但不隨表面內(nèi)橫 向尺寸的改變而變化，克服了現(xiàn)有應(yīng)變引入方法所具有的溝道應(yīng)變隨器件特征尺寸而急劇 變化的缺點，可適用于特征尺寸為幾微米的CMOS技術(shù)。同時，應(yīng)知道，雖然在描述本發(fā)明的具體實施例中，基于犧牲層的應(yīng)變弓I入技術(shù)可 看作溝道中應(yīng)變的單一來源，但本發(fā)明可與多種不同的應(yīng)變引入技術(shù)有效結(jié)合，例如受應(yīng) 力的永久性介質(zhì)層，受應(yīng)變的半導(dǎo)體材料等，使應(yīng)變引入方式更加靈活，可更大程度提高器 件性能。附圖及圖面說明圖1是應(yīng)變溝道器件截面示意圖，包含基底100，半導(dǎo)體層110，可視為已經(jīng)過摻 雜，如硅或其它合金的化合物。半導(dǎo)體層可直接為基底的上半部，也可為埋層絕緣體層(未 圖標)上的半導(dǎo)體層，如絕緣體上硅(SOI)結(jié)構(gòu)。在半導(dǎo)體層110中及上方，可制作第一晶 體管器件120A與第二晶體管器件120B，兩者可用隔離結(jié)構(gòu)114(如溝槽隔離或任何其它適 當?shù)母綦x結(jié)構(gòu))隔開。晶體管120A、120B可以代表不同導(dǎo)電類型的晶體管，在以下實施例 中，晶體管120A表示NFET，晶體管120B表示PFET。圖2是等效壓應(yīng)變記憶截面示意圖。首先，如圖2(a)所示，在襯底表面局部區(qū)域 淀積具有高本征壓應(yīng)力的介質(zhì)層1 (如SiN)，在將制作器件的表面引入剪切壓應(yīng)力，形成壓 應(yīng)變。所引入的應(yīng)變大小不受表面內(nèi)尺寸的限制，會隨深度增加而降低；但MOSFET器件的 溝道在表面，故對于較大特征尺寸的工藝線也可引入較大壓應(yīng)變。然后，如圖2(b)所示， 在應(yīng)變區(qū)周邊進行限制(如采用淺槽隔離STI技術(shù))，阻止應(yīng)變的釋放，若采用具有壓縮性 質(zhì)的限制技術(shù)，將會增加有源區(qū)的壓應(yīng)變；同時，STI技術(shù)還將消除或減弱襯底對表面應(yīng)變 區(qū)的恢復(fù)力。接下來，進行退火穩(wěn)定組織處理，使襯底應(yīng)變區(qū)材料組織穩(wěn)定化。最后，如圖 2(c)所示，進行平坦化處理并去掉表面剪切應(yīng)力源后，沿溝道方向的壓應(yīng)變經(jīng)穩(wěn)定化處理 與周邊限制，將保留下來。圖3是等效張應(yīng)變記憶俯視示意圖。首先，如圖3(a)所示，在襯底表面局部區(qū)域淀積具有高本征張應(yīng)力的介質(zhì)層1 (如SiN)，在將制作器件的表面引入剪切張應(yīng)力，形成張 應(yīng)變。同樣，所引入的應(yīng)變大小不受表面內(nèi)尺寸的限制，隨深度增加而降低，但對MOSFET器 件來說不受特征尺寸的限制。然后，如圖3 (b)所示，在垂直于溝道方向上的側(cè)壁采用如STI 等技術(shù)引入壓縮應(yīng)變區(qū)的應(yīng)力，此壓應(yīng)力將保持溝道方向上的張應(yīng)變，且可減弱應(yīng)變區(qū)的 恢復(fù)力。接下來，進行退火穩(wěn)定組織處理，是襯底應(yīng)變區(qū)材料組織穩(wěn)定化。最后，如圖3(c) 所示，進行平坦化處理并去掉表面剪切應(yīng)力源后，沿溝道方向的張應(yīng)變經(jīng)穩(wěn)定化處理與側(cè) 壁的應(yīng)力轉(zhuǎn)換，將保留下來。圖4a至圖4f是闡述溝道方向等效張應(yīng)變記憶的制作過程示意圖。圖5a至圖5e是闡述溝道方向等效壓應(yīng)變記憶的制作過程示意圖。圖6a至圖6g是闡述溝道方向等效張應(yīng)變與等效壓應(yīng)變記憶的制作過程示意圖。本發(fā)明給出的是一種等效應(yīng)變記憶思想，雖然只給出了幾種典型的揭示本思想的 實現(xiàn)方法，但仍可經(jīng)附圖的范例顯示本思想的實現(xiàn)。然而，應(yīng)知道，本文所闡述的這種思想 并不局限于本文所給出的特定實施例，應(yīng)是本發(fā)明涵蓋了由所附申請專利范圍所界定之本 發(fā)明思想及范疇內(nèi)的所有修改、等效及替代者。
具體實施例方式下面結(jié)合附圖通過實施例，進一步說明本發(fā)明的思想和方法。實施例1，實施例1是一種實現(xiàn)溝道方向具有張應(yīng)變的記憶方法，可用于制作張應(yīng) 變溝道NFET器件。參考圖4a至圖4f，將詳細描述其關(guān)鍵步驟。圖4a示意在半導(dǎo)體材料110上隔離出制備不同器件的區(qū)域，在介質(zhì)隔離114的兩 邊將分別制備NFET與PFET器件。圖4b示意在半導(dǎo)體層上生長一介質(zhì)層106，此介質(zhì)層可用來保護表面，也可用來 作為刻蝕終止層。生長方法可采用淀積的方法，此后在器件制作過程中，需要去除；也可采 用熱生長高質(zhì)量的介質(zhì)層并作為器件的柵介質(zhì)層(此時即為圖1中的102A)。圖4c示意在已進行圖形化的抗蝕劑掩膜107上，可采用任何合適的材料，淀積具 有高本征張應(yīng)力介質(zhì)層108A，例如采用等離子體增強化學(xué)氣相淀積或相類似設(shè)備淀積氮化 硅或類似者，可通過調(diào)整工藝參數(shù)(例如淀積溫度、壓力、頻率等)產(chǎn)生高達幾GPa的應(yīng)力。 介質(zhì)層中高本征應(yīng)力可有效地轉(zhuǎn)移至下面半導(dǎo)體襯底中，半導(dǎo)體表面層將形成圖1中具有 張應(yīng)變的IllA區(qū)。其中，在IllA區(qū)中引入的張應(yīng)力大小與介質(zhì)層淀積工藝和結(jié)構(gòu)參數(shù)有 關(guān)。圖4d從俯視的角度示意在應(yīng)力引入后，為能夠在去掉施加應(yīng)力源后仍能保留應(yīng) 力在半導(dǎo)體表面層中，在平行溝道方向采用了側(cè)壁施加新的應(yīng)力源109A。由彈性力學(xué)原理， 此時對于表層的作用力改變了方向，但溝道方向上得到的應(yīng)變效果是一致的，達到提高器 件性能的目的。注意，此時在溝道兩側(cè)平行于溝道方向的隔離介質(zhì)需具有更大的體積，使得 在溝道兩側(cè)形成對溝道的擠壓。例如對與硅襯底來說，可以采用熱氧化生成二氧化硅，或者 通過離子注入氧原子形成二氧化硅材料來達到；或者采用外延SiGe形成異質(zhì)側(cè)壁。圖4e示意在溝道兩側(cè)的側(cè)壁形成后，經(jīng)退火工藝116使襯底應(yīng)變區(qū)與側(cè)壁介質(zhì)材 料的結(jié)構(gòu)組織穩(wěn)定。由于前面的應(yīng)力施加與側(cè)壁的形成，使介質(zhì)層以及半導(dǎo)體表面層的組 織結(jié)構(gòu)處于亞穩(wěn)態(tài)，可能在后續(xù)的工藝程序中發(fā)生變化。但在經(jīng)過退火116后，各亞穩(wěn)態(tài)組織進一步穩(wěn)定化，以及側(cè)壁所施加的應(yīng)力更加均勻，使在半導(dǎo)體表面層中應(yīng)變區(qū)的組織穩(wěn) 定而更加均勻。在一些實施例中，退火工藝116可包含快速退火工藝，實現(xiàn)組織穩(wěn)定的同 時，對施加的應(yīng)力影響較小。也包含“低溫”退火工藝，可用600至800°C的溫度范圍來進 行，從而也可抑制摻雜雜質(zhì)的過度擴散，使此工藝在器件制作工程中更加靈活安排。圖4f示意在去掉表面施加應(yīng)力源后，在半導(dǎo)體材料表面層中形成張應(yīng)變區(qū)111A。 如前文所述，半導(dǎo)體表面層中的應(yīng)力是通過介質(zhì)層108A而施加的，但為器件的下一步制 作，需要去掉介質(zhì)層108A。此時，通過側(cè)壁施加應(yīng)力以及退火穩(wěn)定化處理，使半導(dǎo)體表面層 中的應(yīng)變狀態(tài)在去掉介質(zhì)層108A應(yīng)力施加源后，仍能保留。此后，可在該應(yīng)變區(qū)采用所熟 知的半導(dǎo)體制備技術(shù)，進行NFET器件制作，但所制作的NFET器件已經(jīng)是具有張應(yīng)變溝道的 NFET0應(yīng)知道，此應(yīng)力記憶方法可同其它應(yīng)力引入方式相結(jié)合。例如，在晶體管NFET上， 可采用常規(guī)的鈍化工藝中淀積的介質(zhì)層，進一步增強應(yīng)變效果。實施例2，實施例2是一種實現(xiàn)溝道方向具有壓應(yīng)變的記憶方法，可用于制作壓應(yīng) 變溝道PFET器件。參考圖5a至圖5e，將詳細描述其關(guān)鍵步驟。在圖5a中，基底100與半導(dǎo)體材料110之間可以間隔一個絕緣層，以形成SOI結(jié) 構(gòu)；或者為基底上直接外延生長與基底材料不同的異質(zhì)半導(dǎo)體材料；或直接以半導(dǎo)體材料 作為基底?；谂c前述類似的工藝，可形成圖5a中的介質(zhì)層106，其作用也同于實施例1圖 4b，此時形成圖1中的102B。圖5b示意在采用抗蝕劑掩膜107對將制作NFET器件部分進行保護，而對將制作 PFET器件的部分進行圖形化后，淀積具有高本征壓應(yīng)力的適當介質(zhì)層108B。介質(zhì)層中的高 本征應(yīng)力可有效地轉(zhuǎn)移至下面半導(dǎo)體襯底中，半導(dǎo)體表面層將形成具有壓應(yīng)變的IllB區(qū) 域。圖5c示意在形成具有壓應(yīng)變的IllB區(qū)后，在該區(qū)域的四周側(cè)壁形成了剛度大于 半導(dǎo)體材料的異質(zhì)材料109B的俯視圖。由于表面介質(zhì)層的應(yīng)力源，形成了具有壓應(yīng)變的 IllB區(qū)域，根據(jù)彈性力學(xué)原理，該區(qū)域的晶體結(jié)構(gòu)發(fā)生了改變，此時在該區(qū)域周邊采用剛度 更大的材料，限定了該區(qū)域的空間，若該異質(zhì)材料具有更大的膨脹系數(shù)，將會增加IllB區(qū) 域的應(yīng)變度，具有增強的效果。若此時去掉表面應(yīng)力源，IllB區(qū)域仍具有受壓應(yīng)變狀態(tài)的應(yīng) 力源，但此時的限定因素變?yōu)閭?cè)壁。圖5d示意在側(cè)壁限定形成后，經(jīng)退火工藝116穩(wěn)定組織結(jié)構(gòu)。表面介質(zhì)層的應(yīng)力 施加與側(cè)壁限定的形成，會使半導(dǎo)體表面層和介質(zhì)層106的組織結(jié)構(gòu)發(fā)生改變，處于亞穩(wěn) 態(tài)。經(jīng)退火工藝116處理后，亞穩(wěn)態(tài)組織將穩(wěn)定化，且是IllB區(qū)域的壓應(yīng)變均勻化。在一 些實施例中，退火工藝116可包含快速退火工藝，穩(wěn)定組織的同時，對其它影響較小。圖5e示意去掉表面施加應(yīng)力源后，在半導(dǎo)體材料表面層中形成壓應(yīng)變的111B。為 與常規(guī)CMOS工藝兼容，在器件制作過程中，需去掉表面應(yīng)力介質(zhì)層108B。此后，可在該應(yīng)變 區(qū)采用所熟知的半導(dǎo)體制備技術(shù)，或略作修改，即可制作PFET器件，但所制作的PFET器件 已經(jīng)是具有壓應(yīng)變溝道的PFET。應(yīng)知道，此應(yīng)力記憶方法可同其它應(yīng)力引入方式相結(jié)合。例如，在晶體PFET上，可 采用常規(guī)的鈍化工藝中淀積的介質(zhì)層，進一步增強壓應(yīng)變效果。實施例3，實施例3是一種實現(xiàn)溝道方向分別具有張應(yīng)變和壓應(yīng)變的以及方法，可分別制作具有張應(yīng)變溝道的NFET與壓應(yīng)變溝道的PFET，用于CMOS技術(shù)中。參考圖6a至圖 6g，將詳細描述其關(guān)鍵步驟?；谂c前述類似的工藝，圖6a示意在基底100上的半導(dǎo)體材料Il0已制備了隔離 層114，并采用類似的前述工藝形成了作用相同的介質(zhì)層106。圖6b示意在采用抗蝕劑掩膜107保護將制作PFET器件的區(qū)域，進行圖形化后，淀 積具有高本征張應(yīng)力的適當介質(zhì)層108A。介質(zhì)層中的高本征應(yīng)力可有效地轉(zhuǎn)移至下面半導(dǎo) 體襯底中，半導(dǎo)體表面層將形成具有張應(yīng)變的IllA區(qū)域。圖6c示意在形成具有張應(yīng)變的IllA區(qū)后，去掉抗蝕劑掩膜107，進行圖形化處理， 露出將要制作PFET器件的區(qū)域。圖6d示意在采用抗蝕劑掩膜107保護將制作NFET器件的區(qū)域，進行圖形化后，淀 積具有高本征壓應(yīng)力的適當介質(zhì)層108B。介質(zhì)層中的高本征壓應(yīng)力可有效轉(zhuǎn)移至下面的半 導(dǎo)體襯底中，半導(dǎo)體表面層將形成具有壓應(yīng)變的IllB區(qū)域。圖6e示意在形成側(cè)壁而產(chǎn)生新應(yīng)力源的結(jié)構(gòu)俯視圖。在將制作NFET器件的區(qū)域 平行于溝道方向，而在將制作PFET器件的四周，生成具有更大體積與更大剛度的側(cè)壁異質(zhì) 材料109A與109B。通過側(cè)壁的新應(yīng)力源，使得IllA區(qū)域的張應(yīng)變與IllB區(qū)域的壓應(yīng)變在 去掉表面應(yīng)力源后也可保持下來。同時，壓應(yīng)變區(qū)域還具有增大壓應(yīng)變的效果。圖6f示意在側(cè)壁限定形成后，經(jīng)退火工藝116穩(wěn)定組織結(jié)構(gòu)。表面介質(zhì)層的應(yīng)力 施加與側(cè)壁限定的形成，會使半導(dǎo)體表面層和介質(zhì)層106的組織結(jié)構(gòu)發(fā)生改變，處于亞穩(wěn) 態(tài)。經(jīng)退火工藝116處理后，亞穩(wěn)態(tài)組織將穩(wěn)定化，且是IllA與IllB區(qū)域的應(yīng)變均勻化。 在一些實施例中，退火工藝116可包含快速退火工藝，穩(wěn)定組織的同時，對其它影響較小。圖6g示意在去掉表面張、壓應(yīng)力源后，半導(dǎo)體表面層形成了具有張應(yīng)變的IllA與 具有壓應(yīng)變的IllB區(qū)域。此后，即可采用所熟知的CMOS工藝技術(shù)在兩個區(qū)域分別制作NFET 與PFET器件，此時的器件溝道具有相應(yīng)的應(yīng)變，與體硅器件相比，性能將提升。因為在藉助于本文的啟發(fā)后，可以用不同但等效的手段或方法，來修改及實施本 發(fā)明是該技術(shù)領(lǐng)域者而言是顯而易見的。故以上所揭示本發(fā)明思想的特定具體實施例僅供 例示說明用。例如，可用在晶體管制作過程中，在不同的階段實施本發(fā)明思想；或者采用不 同的方法實現(xiàn)側(cè)壁的應(yīng)力施加而記憶表面應(yīng)力施加源而形成的應(yīng)變等。此外，除了以下所 描述的申請專利范圍之外，不限于本文所示之結(jié)構(gòu)或設(shè)計的細節(jié)。因此，應(yīng)將所有此類通過 表面施加應(yīng)力，而根據(jù)彈性力學(xué)原理，由其它方向記憶的等效變現(xiàn)體仍在本發(fā)明的范疇與 精神之內(nèi)，在此所尋求之保護系如下的申請專利范圍所提出者。
權(quán)利要求
用于制備應(yīng)變溝道CMOS的等效應(yīng)變記憶方法，其特征在于通過表面剪切應(yīng)力在襯底表面引入應(yīng)變，此應(yīng)變大小會隨縱向深度不同而變化，但不隨表面內(nèi)橫向尺寸的改變而變化，然后，通過側(cè)壁正應(yīng)力而保留沿溝道方向的等效應(yīng)變，其制作步驟如下1)在襯底表面淀積具有高本征應(yīng)力的介質(zhì)層，在表面襯底表面層引入應(yīng)變；2)在垂直于表面的方向進行應(yīng)變限定或增強，且消除或減弱應(yīng)變區(qū)的恢復(fù)力，阻止應(yīng)變的釋放，使應(yīng)力轉(zhuǎn)換而保留溝道方向上所需的應(yīng)變；3)退火處理，使應(yīng)變區(qū)與應(yīng)力源組織穩(wěn)定化和均勻化；4)去掉表面應(yīng)力源后，在引入應(yīng)變的襯底上制作第一晶體管(120A)，第二晶體管(120B)。
2.根據(jù)權(quán)利要求1所述的等效應(yīng)變記憶方法，其特征在于實現(xiàn)溝道方向等效張應(yīng)變記 憶的步驟如下1)利用具有高本征張應(yīng)力的介質(zhì)層在襯底表面引入剪切張應(yīng)力，使將用來制作器件的 表面區(qū)域形成張應(yīng)變；2)在垂直于襯底表面且沿溝道方向兩側(cè)側(cè)壁，采用STI技術(shù)在溝道兩側(cè)引入壓縮應(yīng) 力，此技術(shù)不僅減弱應(yīng)變區(qū)的恢復(fù)力，且將使原來垂直于溝道方向上的張應(yīng)變改變?yōu)閴簯?yīng) 變，從而保持沿溝道方向上的張應(yīng)變；3)退火處理，使襯底應(yīng)變區(qū)與側(cè)壁應(yīng)力源材料組織穩(wěn)定化與均勻化；4)平坦化處理并去掉表面應(yīng)力源后，可使沿溝道方向上的張應(yīng)變在經(jīng)穩(wěn)定化處理與側(cè) 壁的應(yīng)力源作用而保留下來。
3.根據(jù)權(quán)利要求1所述的等效應(yīng)變記憶方法，其特征在于實現(xiàn)溝道方向等效壓應(yīng)變記 憶的步驟如下1)利用具有高本征壓應(yīng)力的介質(zhì)層在襯底表面引入剪切壓應(yīng)力，使將用來制作器件的 表面區(qū)域形成壓應(yīng)變；2)在應(yīng)變區(qū)域周邊進行限定，阻止應(yīng)變的釋放，并且減弱了襯底應(yīng)變的恢復(fù)力；3)退火處理，使襯底應(yīng)變區(qū)與周邊限定材料組織穩(wěn)定化與均勻化；4)平坦化處理并去掉表面應(yīng)力源后，沿溝道方向上的壓應(yīng)變經(jīng)穩(wěn)定化處理與周邊限 制，保留下來。
4.根據(jù)權(quán)利要求2所述的等效應(yīng)變記憶方法，其特征在于制作具有張應(yīng)變溝道的NFET 器件的步驟如下1)在半導(dǎo)體層(110)上采用熱氧化方法生長電介質(zhì)層(106)；2)采用STI結(jié)構(gòu)隔離出制備不同器件的區(qū)域；3)在電介質(zhì)層(106)上涂抗蝕劑掩膜(107)并進行圖形化光刻；4)淀積具有高本征張應(yīng)力的介質(zhì)層(108A)，高本征應(yīng)力可轉(zhuǎn)移到半導(dǎo)體層表面區(qū)，形 成具有張應(yīng)變的(IllA)區(qū)域；5)在平行于溝道方向的兩側(cè)側(cè)壁形成STI結(jié)構(gòu)(109A)，所填充材料具有更大剛度與較 低膨脹系數(shù)的性質(zhì)，對溝道進行壓縮，以致保持溝道方向上的張應(yīng)變；6)退火處理，經(jīng)退火(116)后，應(yīng)變區(qū)與應(yīng)力施加源組織結(jié)構(gòu)穩(wěn)定化與均勻化；7)去掉表面施加應(yīng)力源后，在該應(yīng)變區(qū)進行NFET器件制作。
5.根據(jù)權(quán)利要求3所述的等效應(yīng)變記憶方法，其特征在于制作具有壓應(yīng)變溝道的PFET器件的步驟如下1)在半導(dǎo)體層(110)層上采用熱氧化方法生長電介質(zhì)層(106)；2)采用STI結(jié)構(gòu)隔離出制備不同器件的區(qū)域；3)在電介質(zhì)層(106)上涂抗蝕劑掩膜(107)并進行圖形化光刻；4)淀積具有高本征壓應(yīng)力的介質(zhì)層(108B)，高本征應(yīng)力可轉(zhuǎn)移到半導(dǎo)體層表面區(qū)，形 成具有壓應(yīng)變的IllB區(qū)域；5)在具有壓應(yīng)變的IllB區(qū)周邊形成STI結(jié)構(gòu)(109B)，對應(yīng)變進行限制；6)退火處理，經(jīng)過退火(116)后，應(yīng)變區(qū)與四周STI組織結(jié)構(gòu)穩(wěn)定化與均勻化；7)去掉表面施加應(yīng)力源，在該應(yīng)變區(qū)進行PFET器件制作。
6.根據(jù)權(quán)利要求1所述的等效應(yīng)變記憶方法，其特征在于制作包含具有張應(yīng)變溝道的 NFET和具有壓應(yīng)變溝道的PFET的應(yīng)變溝道CMOS器件的步驟如下1)在半導(dǎo)體層(110)上熱生長電介質(zhì)層(106)，形成STI(114)隔離出不同區(qū)域；2)在電介質(zhì)層(106)上采用抗蝕劑掩膜保護將要制備PFET器件的區(qū)域；3)淀積具有高本征張應(yīng)力的介質(zhì)層(108A)，使高本征應(yīng)力有效轉(zhuǎn)移到半導(dǎo)體層表面， 形成具有張應(yīng)變的IllA區(qū)域；4)采用抗蝕劑掩膜107對形成張應(yīng)變的IllA區(qū)域進行保護，同時在將制作PFET區(qū)域 露出電介質(zhì)層(106)；5)淀積具有高本征壓應(yīng)力的介質(zhì)層(108B)，使高本征應(yīng)力有效轉(zhuǎn)移到半導(dǎo)體層表面， 形成具有壓應(yīng)變的11IB區(qū)域；6)在形成張應(yīng)變的IllA區(qū)域且平行于溝道方向的兩側(cè)側(cè)壁形成STI結(jié)構(gòu)(109A)，所 填充材料具有更大剛度與較低膨脹系數(shù)的性質(zhì)；7)在形成壓應(yīng)變的IllB區(qū)域的四周形成STI結(jié)構(gòu)(109B)，所填充材料可與上述材料 相同，可增大該區(qū)域的壓應(yīng)變效果；8)退火處理，經(jīng)退火工藝(116)對應(yīng)變區(qū)與側(cè)壁STI結(jié)構(gòu)進行穩(wěn)定化與均勻化；9)去掉表面張、壓應(yīng)力源108A、108B后，經(jīng)新應(yīng)力源109A、109B作用，使IllA區(qū)域沿溝 道方向上的張應(yīng)變與IllB區(qū)域沿溝道方向上的壓應(yīng)變?nèi)员Ａ粝聛恚?0)采用所熟知的CMOS工藝技術(shù)在IllA與IllB區(qū)域分別制作NFET與PFET器件。
全文摘要
本發(fā)明制備應(yīng)變溝道CMOS的等效應(yīng)變記憶方法是涉及集成電路的制作，特別是通過等效應(yīng)變記憶方法引入的應(yīng)變技術(shù)，分別為互補金屬氧化物半導(dǎo)體場效應(yīng)晶體管CMOS中的NFET與PFET器件提供張應(yīng)變與壓應(yīng)變。該發(fā)明提供的記憶方法是通過表面剪切應(yīng)力在襯底表面引入應(yīng)變，此應(yīng)變的大小會隨縱向深度不同而變化，但不隨表面內(nèi)橫向尺寸的改變而變化，并通過側(cè)壁正應(yīng)力而保留沿溝道方向的等效應(yīng)變。用本方法制作出來的晶體管在特征尺寸為幾微米情況下，溝道仍具有較大應(yīng)變，并能提高器件與電路的頻率特性。
文檔編號H01L21/8238GK101969047SQ20101025128
公開日2011年2月9日 申請日期2010年8月12日 優(yōu)先權(quán)日2010年8月12日
發(fā)明者于奇, 寧寧, 李競春, 杜江峰, 楊洪東, 王向展 申請人:電子科技大學(xué)