專利名稱：非易失性存儲器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的結(jié)構(gòu)及制造方法，且特別是有關(guān)于一種非易失性 存儲器的制造方法。
背景技術(shù)：
非易失性存儲器(non-volatile memory)由于具有存入的數(shù)據(jù)在斷電后也不會消 失的優(yōu)點，因此許多電器產(chǎn)品中必須具備此類存儲器，以維持電器產(chǎn)品開機時的正常操作， 而成為個人計算機和電子設(shè)備所廣泛采用的一種存儲器元件。圖1所繪示為現(xiàn)有一種非易失性存儲器的剖面示意圖。請參照圖1，非易失性存 儲器包括襯底100、配置于襯底100中的源極區(qū)102a與漏極區(qū)102b，以及一柵極堆棧結(jié)構(gòu) 112。其中，柵極堆棧結(jié)構(gòu)112是由膜層厚度均一的氧化硅層104、氮化硅層106、氧化硅層 108與柵極110所組成。現(xiàn)有的非易失性存儲器可以在接近源極區(qū)102a與漏極區(qū)102b的 氮化硅層106中，各儲存一個位(bit)，而形成所謂的單存儲器二位(2bits/cell)儲存的存 儲器?，F(xiàn)有的二位儲存的非易失性存儲器在進行操作時，同一存儲器的兩個位彼此會互 相影響而產(chǎn)生問題。簡言之，若是接近漏極部分已儲存一位，則會在進行讀取(read)時 產(chǎn)生第二位效應(yīng)(second-bit effect)，使得原先應(yīng)該為高電流的部分會有電流下降的情 形。也就是說，當存儲器進行讀取時，原先已經(jīng)存在的位會對存儲器造成影響，而使勢壘 (barrier)提高，并導(dǎo)致讀取的閾值電壓(threshold voltage，簡稱Vt)升高。承上述，第二位效應(yīng)不僅會導(dǎo)致元件操作上的困難，甚至?xí)斐稍目煽慷?(reliability)降低。并且，因為第二位效應(yīng)減少了讀取感應(yīng)裕度(sense margin)及操作 左右位的閾值電壓空間(Vt window)，使得多位存儲器(multi-level cell，簡稱MLC)的操 作更加困難。目前的解決辦法，多是采取增加漏極電壓(Vd)的方式，其所產(chǎn)生的漏極感應(yīng)勢壘 降低效應(yīng)(drain-induced barrier lowering，簡稱DIBL)，可降低因第二位效應(yīng)而提高的 勢壘與閾值電壓問題。但是，隨著元件尺寸不斷地縮小，過大的漏極電壓也會導(dǎo)致存儲器的 操作上的困難。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種非易失性存儲器的制造方法，能夠避 免因非易失性存儲器中的單存儲器的二位彼此互相影響而產(chǎn)生的問題，以提升存儲器元件 的可靠度。本發(fā)明提出一種非易失性存儲器的制造方法，包括
在一基底上依序地形成一疊層結(jié)構(gòu)以及一消耗層；在該消耗層的周圍區(qū)域進行一轉(zhuǎn)變工藝以形成一第一絕緣層；移除該消耗層；以及在該疊層結(jié)構(gòu)與該第一絕緣層上形成一導(dǎo)體層。依照本發(fā)明的實施例所述，該疊層結(jié)構(gòu)包括依序在該基底上形成的一第二絕緣
層、一電荷儲存層以及一第三絕緣層。依照本發(fā)明的實施例所述，該第三絕緣層的厚度介于80埃至100埃之間，而該第 一絕緣層的厚度介于10埃至5埃之間。
依照本發(fā)明的實施例所述，該第二絕緣層的厚度介于50埃至60埃之間。依照本發(fā)明的實施例所述，該電荷儲存層的厚度介于60埃至80埃之間。依照本發(fā)明的實施例所述，該電荷儲存層為一介電材質(zhì)，且該介電材質(zhì)提供電荷 儲存能力。依照本發(fā)明的實施例所述，該介電材質(zhì)為一氮化物層包括氮化硅。依照本發(fā)明的實施例所述，該轉(zhuǎn)變工藝為一氧化工藝。本發(fā)明在導(dǎo)體層與襯底之間設(shè)置有絕緣層_電荷儲存層-絕緣層的堆棧結(jié)構(gòu)， 其中，配置于導(dǎo)體層與電荷儲存層之間的絕緣層，其周圍區(qū)域的厚度大于中心區(qū)域的厚 度，因此其周圍區(qū)域的絕緣物厚度會造成較大的漏極感應(yīng)勢壘降低效應(yīng)(drain-induced barrier lowering，簡稱DIBL)，可有效地降低第二位效應(yīng)。另一方面，本發(fā)明的非易失性存 儲器還能夠更進一步應(yīng)用在多位存儲器元件上。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配 合所附圖式，作詳細說明如下。


圖1所繪示為現(xiàn)有一種非易失性存儲器的剖面示意圖。圖2是依據(jù)本發(fā)明的一實施例所繪示的非易失性存儲器的剖面示意圖。圖3A與圖3B分別為本發(fā)明的非易失性存儲器的右位與左位的可編程操作的示意 圖。圖4A與圖4B分別為本發(fā)明的非易失性存儲器的右位與左位的擦除操作的示意 圖。圖5A與圖5B分別為本發(fā)明的非易失性存儲器的右位與左位的讀取操作的示意 圖。圖6A至圖6F依據(jù)本發(fā)明的第一實施例所繪示的非易失性存儲器的制作流程剖面 圖。圖7A至圖7G依據(jù)本發(fā)明的第二實施例所繪示的非易失性存儲器的制作流程剖面 圖。圖8A至圖8G依據(jù)本發(fā)明的第三實施例所繪示的非易失性存儲器的制作流程剖面 圖。圖9A至圖9G依據(jù)本發(fā)明的第四實施例所繪示的非易失性存儲器的制作流程剖面 圖。
主要元件符號說明100、200、600、700、800、900 襯底102a、102b、202a、202b、614、712、812、918 源極 / 漏極區(qū)104、108、204、208、602、606、618、702、716、718、802、806、816、818、902、906、914、 916、920、922、924 絕緣層106、206、604、704、804、904 電荷儲存層110:柵極207a、6l6、714、814、912 周圍區(qū)域207b、615、715、815、913 中心區(qū)域210,620,720,820,928 導(dǎo)體層112、611、709、809、911 堆棧結(jié)構(gòu)610、708、808、910 掩膜層608、706、908:消耗層612、710、810、926 隔離層
具體實施例方式圖2是依據(jù)本發(fā)明的一實施例所繪示的非易失性存儲器的剖面示意圖。請參照圖2，此非易失性存儲器包括襯底200、源極/漏極區(qū)202a與202b、絕緣層 (insulating layer) 204、電荷儲存層(charge storage layer) 206、絕緣層 208 與導(dǎo)體層 210。此襯底200例如是硅襯底或是其它合適的半導(dǎo)體襯底。源極/漏極區(qū)202a與202b 是分別配置于襯底200中，且相鄰一距離。非易失性存儲器的絕緣層204配置于源極/漏極區(qū)202a與202b之間的襯底200 上。絕緣層204為一氧化物層，其材質(zhì)例如是氧化硅。絕緣層204的厚度例如是介于50埃 至60埃之間，較佳是54埃左右。電荷儲存層206配置于絕緣層204上。電荷儲存層206 為一可提供電荷儲存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷 儲存層206的厚度例如是介于60埃至80埃之間，較佳是70埃左右。絕緣層208配置于電 荷儲存層206上。絕緣層208為一氧化物層，其材質(zhì)例如是氧化硅。導(dǎo)體層210配置于絕 緣層208上，其材質(zhì)例如是多晶硅。這里的導(dǎo)體層210是作為非易失性存儲器的柵極。特別要說明的是，本實施例與現(xiàn)有的非易失性存儲器的差異在于本實施例的非 易失性存儲器的絕緣層208為”非等厚”膜層。絕緣層208的周圍區(qū)域(圖2的虛線207a 所圍出的區(qū)域)的厚度大于中心區(qū)域(圖2的207b所表示的區(qū)域)的厚度。其中，絕緣層 208的中心區(qū)域(internalregion)207b的厚度例如是介于80埃至100埃之間，較佳是90 埃左右，而絕緣層208的周圍區(qū)域(peripheral region) 207a的厚度例如是介于90埃至 120埃之間。值得一提的是，由于非易失性存儲器的絕緣層208的厚度不一，其周圍區(qū)域207a 的厚度大于中心區(qū)域207b的厚度。因此，非易失性存儲器的閾值電壓Vt會受到電荷儲存層 206上層的絕緣層208的厚度影響，而造成較大的漏極感應(yīng)勢壘降低效應(yīng)(drain-induced barrierlowering，簡稱DIBL)，進而可降低第二位效應(yīng)，以及提高閾值電壓空間(Vt window)ο
以下，以圖2的非易失性存儲器結(jié)構(gòu)來說明本發(fā)明的非易失性存儲器的可編程 (program)操作、擦除(erase)操作與讀取(read)操作。請參照圖3A與圖3B，其分別為本發(fā)明的非易失性存儲器的右位與左位的可編程 操作的示意圖。如圖3A所示，進行右位的可編程操作時，可于導(dǎo)體層210上施加電壓Vg，電 壓Vg例如是介于5伏特至10伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如 為0伏特，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于4伏特至6伏特之間， 以溝道熱電子(channel hot electron，簡稱CHE)注入的方式進行程序化。另外，如圖3B 所示，進行左位的可編程操作時，可于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于5伏特 至10伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如是介于4伏特至6伏特 之間，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏特，以CHE注入的方式 進行 程序化。請參照圖4A與圖4B，其分別為本發(fā)明的非易失性存儲器的右位與左位的擦除操 作的示意圖。如圖4A所示，進行右位的擦除操作時，于導(dǎo)體層210上施加電壓Vg，電壓Vg 例如是介于-10伏特至-5伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如為 0伏特，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于4伏特至6伏特之間，以 帶對帶熱空穴(band to band hot hole，簡稱BTBHH)注入的方式進行擦除。另外，如圖4B 所示，進行左位的擦除操作時，于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于-10伏特 至_5伏特之間，而于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏特，并于源極/漏 極區(qū)202a施加電壓Na，電壓Va例如是介于4伏特至6伏特之間，以BTBHH注入的方式進行 擦除。請參照圖5A與圖5B，其分別為本發(fā)明的非易失性存儲器的右位與左位的讀取操 作的示意圖。如圖5A所示，進行右位的讀取操作時，于導(dǎo)體層210上施加電壓Vg，電壓Vg 例如是介于3伏特至5伏特之間，而于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏 特，并于源極/漏極區(qū)202a施加電壓Va，電壓Va例如是介于1伏特至1. 8伏特之間，以進 行讀取。另外，如圖5B所示，進行左位的讀取操作時，于導(dǎo)體層210上施加電壓Vg，電壓Vg 例如是介于3伏特至5伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如為0伏 特，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于1伏特至1. 8伏特之間，以進 行讀取。接下來，進一步列舉多個實施例以說明本發(fā)明的非易失性存儲器的制造方法。第一實施例圖6A至圖6F依據(jù)本發(fā)明的第一實施例所繪示的非易失性存儲器的制作流程剖面 圖。首先，請參照圖6A，提供一襯底600，此襯底600例如是硅襯底或是其它合適的半 導(dǎo)體襯底。然后，在襯底600上形成絕緣層602。絕緣層602為一氧化物層，其材質(zhì)例如是 氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層602的厚度例如是介于50埃至60 埃之間，較佳為54埃左右。接著，在絕緣層602上形成電荷儲存層604。電荷儲存層604為 一可提供電荷儲存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲 存層604的形成方法例如是化學(xué)氣相沉積法。電荷儲存層604的厚度例如是介于60埃至 80埃之間，較佳為70埃左右。之后，在電荷儲存層604上形成另一絕緣層606。絕緣層606為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層606的 厚度例如是介于80埃至100埃之間，較佳為90埃左右。然后，請繼續(xù)參照圖6A，在絕緣層606上形成消耗層(consuminglayer) 608。消耗 層608例如為一多晶硅層，其形成方法例如是化學(xué)氣相沉積法。繼之，在消耗層608上形成 掩膜層610。掩膜層610的材質(zhì)例如是氮化硅，而其形成方法例如是化學(xué)氣相沉積法。接著，請參照圖6B，對掩膜層610、消耗層608、絕緣層606、電荷儲存層604與絕緣 層602進行一圖案化工藝，以形成一堆棧結(jié)構(gòu)611。之后，請參照圖6C，于此堆棧結(jié)構(gòu)611側(cè)邊的襯底600上形成隔離層(isolation layer) 612.隔離層612的材質(zhì)例如是氧化硅。然后，于隔離層612下方的襯底600中形成 二源極/漏極區(qū)614。源極/漏極區(qū)614的形成方法例如是進行離子注入工藝，以形成之。繼之，請參照圖6D，擦除部份掩膜層610，以覆蓋消耗層60 8的中心區(qū)域615及暴 露出消耗層608的周圍區(qū)域616的表面。上述的擦除部份掩膜層610的形成方法例如是進 行刻蝕工藝。然后，請參照圖6E，進行一轉(zhuǎn)變工藝(converting process)，例如為一氧化工藝， 使周圍區(qū)域616的消耗層608氧化以形成絕緣層618。絕緣層618的厚度例如是介于10埃 至20埃之間。其中，絕緣層606與絕緣層618即是作為電荷儲存層604的上層絕緣層。在 形成絕緣層618之后，接著進行一刻蝕工藝，擦除掩膜層610及其下方的消耗層608。接下來，請參照圖6F，在絕緣層606與絕緣層618上形成導(dǎo)體層620。導(dǎo)體層620 的材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲器 的制作流程。第二實施例圖7A至圖7G是依據(jù)本發(fā)明的第二實施例所繪示的非易失性存儲器的制作流程剖 面圖。首先，請參照圖7A，提供一襯底700，此襯底700例如是硅襯底或是其它合適的半 導(dǎo)體襯底。然后，在襯底700上形成絕緣層702。絕緣層702為一氧化物層，其材質(zhì)例如是 氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層702的厚度例如是介于50埃至60 埃之間，較佳為54埃左右。接著，請繼續(xù)參照圖7A，在絕緣層702上形成電荷儲存層704。電荷儲存層704為 一可提供電荷儲存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲 存層704的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲存層704 上形成消耗層706。消耗層706例如為一多晶硅層，其形成方法例如是化學(xué)氣相沉積法。繼 之，在消耗層706上形成掩膜層708。掩膜層708的材質(zhì)例如是氮化硅，而其形成方法例如 是化學(xué)氣相沉積法。接著，請參照圖7B，對掩膜層708、消耗層706、電荷儲存層704與絕緣層702進行 一圖案化工藝，以形成一堆棧結(jié)構(gòu)709。之后，請參照圖7C，于此堆棧結(jié)構(gòu)709側(cè)邊的襯底700上形成隔離層710。隔離層 710的材質(zhì)例如是氧化硅。然后，于隔離層710下方的襯底700中形成二源極/漏極區(qū)712。 源極/漏極區(qū)712的形成方法例如是進行離子注入工藝，以形成之。繼之，請參照圖7D，擦除部份掩膜層708，以覆蓋消耗層706的中心區(qū)域715及暴露出消耗層706的周圍區(qū)域714的表面。上述的擦除部份掩膜層708的形成方法例如是進行刻蝕工藝。接下來，請參照圖7E，進行一轉(zhuǎn)變工藝，例如為一氧化工藝，使周圍區(qū)域714的消 耗層706氧化以形成絕緣層716。絕緣層716的厚度例如是介于10埃至20埃之間。然后， 進行一刻蝕工藝，擦除掩膜層708及其下方的消耗層706。然后，請參照圖7F，在絕緣層716與電荷儲存層704的上方順應(yīng)性地形成另一絕 緣層718。絕緣層718為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相 沉積法。絕緣層718的厚度例如是介于80埃至100埃之間，較佳為90左右。其中，絕緣層 716與絕緣層718即是作為電荷儲存層704的上層絕緣層。接著，請參照圖7G，在絕緣層718上形成導(dǎo)體層720。導(dǎo)體層720的材質(zhì)例如是多 晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲器的制作流程。第三實施例圖8A至圖8G依據(jù)本發(fā)明的第三實施例所繪示的非易失性存儲器的制作流程剖面 圖。首先，請參照圖8A，提供一襯底800，此襯底800例如是硅襯底或是其它合適的半 導(dǎo)體襯底。然后，在襯底800上形成絕緣層802。絕緣層802為一氧化物層，其材質(zhì)例如是 氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層802的厚度例如是介于50埃至60 埃之間，較佳為54埃左右。接著，請繼續(xù)參照圖8A，在絕緣層802上形成電荷儲存層804。電荷儲存層804為 一可提供電荷儲存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲 存層804的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲存層804 上形成另一絕緣層806。絕緣層806為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例 如是化學(xué)氣相沉積法。絕緣層806的厚度例如是介于80埃至100埃之間，較佳為90埃左 右。繼之，在絕緣層806上形成掩膜層808。掩膜層808的材質(zhì)例如是氮化硅，而其形成方 法例如是化學(xué)氣相沉積法。接著，請參照圖8B，對掩膜層808、絕緣層806、電荷儲存層804與絕緣層802進行 一圖案化工藝，以形成一堆棧結(jié)構(gòu)809。之后，請參照圖8C，于此堆棧結(jié)構(gòu)809側(cè)邊的襯底800上形成隔離層810。隔離層 810的材質(zhì)例如是氧化硅。然后，于隔離層810下方的襯底800中形成二源極/漏極區(qū)812。 源極/漏極區(qū)812的形成方法例如是進行離子注入工藝，以形成之。繼之，請參照圖8D，擦除部份掩膜層808，以覆蓋絕緣層806的中心區(qū)域815及暴 露出絕緣層806的周圍區(qū)域814的表面。上述的擦除部份掩膜層808的形成方法例如是進 行刻蝕工藝。繼之，請參照圖8E，在掩膜層808與區(qū)域814的絕緣層806的上方形成另一絕緣層 816。絕緣層816為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。接下來，請參照圖8F，擦除部份絕緣層816使留下絕緣層818。絕緣層818覆蓋于 絕緣層806的周圍區(qū)域814的上方。絕緣層818的厚度例如是介于10埃至20埃之間。其 中，絕緣層806與絕緣層818即是作為電荷儲存層804的上層絕緣層。在形成絕緣層818之后，接著進行一刻蝕工藝，擦除掩膜層808。然后，請參照圖8G，在絕緣層806與絕緣層818上形成導(dǎo)體層820。導(dǎo)體層820的 材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲器的 制作流程。第四實施例圖9A至圖9G依據(jù)本發(fā)明的第四實施例所繪示的非易失性存儲器的制作流程剖面 圖。首先，請參照圖9A，提供一襯底900，此襯底900例如是硅襯底或是其它合適的半 導(dǎo)體襯底。然后，在襯底900上形成絕緣層902。絕緣層902為一氧化物層，其材質(zhì)例如是 氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層902的厚度例如是介于50埃至60 埃之間，較佳為54埃左右。接著，在絕緣層902上形成電荷儲存層904。電荷儲存層904為 一可提供電荷儲存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲 存層904的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲存層904 上形成另一絕緣層906。絕緣層906為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例 如是化學(xué)氣相沉積法。絕緣層906的厚度例如是介于80埃至100埃之間，較佳為90埃左 右ο
之后，請繼續(xù)參照圖9A，在絕緣層906上形成消耗層908。消耗層908例如為一多 晶硅層，其形成方法例如是化學(xué)氣相沉積法。接著，在消耗層908上形成掩膜層910。掩膜 層910的材質(zhì)例如是氮化硅，而其形成方法例如是化學(xué)氣相沉積法。繼之，請參照圖9B，對掩膜層910、消耗層908、絕緣層906、電荷儲存層904與絕緣 層902進行一圖案化工藝，以形成一堆棧結(jié)構(gòu)911。接下來，請參照圖9C，擦除部份掩膜層910，以覆蓋消耗層908的中心區(qū)域913及 暴露出消耗層908的周圍區(qū)域912的表面。上述的擦除部份掩膜層910的形成方法例如是 進行刻蝕工藝。然后，請參照圖9D，進行一轉(zhuǎn)變工藝，例如為一氧化工藝，使周圍區(qū)域912的消耗 層908氧化以形成絕緣層914，以及在堆棧結(jié)構(gòu)911側(cè)邊的襯底900表面形成另一絕緣層 916。接著，請參照圖9E，于絕緣層916下方的襯底900中形成二源極/漏極區(qū)918。源 極/漏極區(qū)918的形成方法例如是進行離子注入工藝。之后，在與掩膜層910、絕緣層914 與絕緣層916的上方順應(yīng)性地形成另一絕緣層920。絕緣層920為一氧化物層，其材質(zhì)例如 是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。繼之，請參照圖9F，擦除部份絕緣層920使留下絕緣層922。絕緣層922與絕緣層 914形成另一絕緣層924。絕緣層924的厚度例如是介于10埃至20埃之間。其中，絕緣層 906與絕緣層924即是作為電荷儲存層904的上層絕緣層。另外，絕緣層922與絕緣層916 形成所謂的隔離層926。接下來，擦除掩膜層910。然后，請參照圖9G，在絕緣層924與消耗層908上形成導(dǎo)體層928。導(dǎo)體層928的 材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲器的 制作流程。綜上所述，本發(fā)明藉由在導(dǎo)體層與襯底之間形成有絕緣層-電荷儲存層-絕緣層的堆棧結(jié)構(gòu)，其中，配置于導(dǎo)體層與電荷儲存層之間的絕緣層，其周圍區(qū)域的厚度大于 中心區(qū)域的厚度，因此其周圍區(qū)域的絕緣層厚度會造成較大的漏極感應(yīng)勢壘降低效應(yīng) (drain-induced barrierlowering，簡稱DIBL)，可降低第二位效應(yīng)及其衍生問題，進而增 進元件的可靠度與增加左右位操作的閾值電壓空間(Vt window)，也可以更進一步的應(yīng)用 在多位存儲器上 。 雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者， 在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當以 權(quán)利要求書所界定的范圍為準。
權(quán)利要求
一種非易失性存儲器的制造方法，其特征在于，包括在一基底上依序地形成一疊層結(jié)構(gòu)以及一消耗層；在該消耗層的周圍區(qū)域進行一轉(zhuǎn)變工藝以形成一第一絕緣層；移除該消耗層；以及在該疊層結(jié)構(gòu)與該第一絕緣層上形成一導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，該疊層結(jié)構(gòu)包括 依序在該基底上形成的一第二絕緣層、一電荷儲存層以及一第三絕緣層。
3.根據(jù)權(quán)利要求2所述的非易失性存儲器的制造方法，其特征在于，該第三絕緣層的 厚度介于80埃至100埃之間，而該第一絕緣層的厚度介于10埃至5埃之間。
4.根據(jù)權(quán)利要求2所述的非易失性存儲器的制造方法，其特征在于，該第二絕緣層的 厚度介于50埃至60埃之間。
5.根據(jù)權(quán)利要求2所述的非易失性存儲器的制造方法，其特征在于，該電荷儲存層的 厚度介于60埃至80埃之間。
6.根據(jù)權(quán)利要求2所述的非易失性存儲器的制造方法，其特征在于，該電荷儲存層為 一介電材質(zhì)，且該介電材質(zhì)提供電荷儲存能力。
7.根據(jù)權(quán)利要求6所述的非易失性存儲器的制造方法，其特征在于，該介電材質(zhì)為一 氮化物層包括氮化硅。
8.根據(jù)權(quán)利要求1所述的非易失性存儲器的制造方法，其特征在于，該轉(zhuǎn)變工藝為一 氧化工藝。
全文摘要
本發(fā)明公開了一種非易失性存儲器的制造方法，包括在一基底上依序地形成一疊層結(jié)構(gòu)以及一消耗層；在該消耗層的周圍區(qū)域進行一轉(zhuǎn)變工藝以形成一第一絕緣層；移除該消耗層；以及在該疊層結(jié)構(gòu)與該第一絕緣層上形成一導(dǎo)體層。利用本發(fā)明，能夠避免因非易失性存儲器中的單存儲器的二位彼此互相影響而產(chǎn)生的問題，提升了存儲器元件的可靠度。
文檔編號H01L21/8247GK101819949SQ201010166209
公開日2010年9月1日 申請日期2008年5月8日 優(yōu)先權(quán)日2008年5月8日
發(fā)明者郭明昌 申請人:旺宏電子股份有限公司