專利名稱：具有肖特基二極管的溝槽mos裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及溝槽金屬氧化物半導(dǎo)體(M0Q裝置，且特定來說涉及具有肖特基二極 管的溝槽MOS裝置及制造所述溝槽MOS裝置的方法。
背景技術(shù)：
除非本文另有指示，本章節(jié)中所描述的方法對于本申請案中的權(quán)利要求書來說并 非現(xiàn)有技術(shù)，且即使包括在本章節(jié)中也不表示就是現(xiàn)有技術(shù)。溝槽MOS裝置通常用作功率集成電路中的晶體管。溝槽MOS裝置可與常規(guī)PN 二 極管并聯(lián)制造，以便在正向偏置時減小所述裝置的接通電壓。MOS晶體管的閾值可經(jīng)設(shè)計而 遠(yuǎn)遠(yuǎn)小于典型PN結(jié)的0. 6V的接通電壓。接通電壓的減小轉(zhuǎn)化為任何給定電流的較小電壓 降，且因此轉(zhuǎn)化為所述裝置的總功率節(jié)省。在整流器應(yīng)用中，溝槽MOS裝置通?？删哂新那袚Q響應(yīng)時間，使得在溝槽MOS裝 置響應(yīng)并減小正向電壓之前的一部分時間內(nèi)所述PN結(jié)可在0. 6V下完全偏置。所述切換的 頻率越高，此特性可越顯著且可浪費(fèi)越多的功率。因此，需要改善的溝槽MOS裝置。本發(fā)明通過提供具有肖特基二極管的溝槽MOS 裝置及用于制造所述溝槽MOS裝置的方法解決這些及其它問題。

發(fā)明內(nèi)容
在一個實施例中，本發(fā)明包括半導(dǎo)體裝置。所述半導(dǎo)體裝置包含第一半導(dǎo)體區(qū)、第 二半導(dǎo)體區(qū)及溝槽區(qū)。所述第一半導(dǎo)體區(qū)具有第一導(dǎo)電率類型及第一導(dǎo)電率濃度。所述溝 槽區(qū)包括與所述第一半導(dǎo)體區(qū)接觸的金屬層以形成金屬-半導(dǎo)體結(jié)。所述第二半導(dǎo)體區(qū)鄰 近于所述第一半導(dǎo)體區(qū)且具有第二導(dǎo)電率類型及第二導(dǎo)電率濃度。所述第二半導(dǎo)體區(qū)與所 述第一半導(dǎo)體區(qū)形成PN結(jié)，且所述溝槽區(qū)具有一深度使得所述金屬-半導(dǎo)體結(jié)靠近于所述 PN結(jié)。以下詳細(xì)說明及附圖提供對本發(fā)明的性質(zhì)及優(yōu)點(diǎn)的更好理解。


圖1圖解說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體裝置。圖2A到2C圖解說明根據(jù)本發(fā)明的一個實施例的用于制造半導(dǎo)體裝置的方法。圖3圖解說明根據(jù)本發(fā)明的一個實施例的具有多個溝槽MOS裝置及肖特基二極管 的半導(dǎo)體裝置的截面。
具體實施例方式本文描述的是用于具有肖特基二極管的溝槽MOS裝置的技術(shù)及用于制造所述溝 槽MOS裝置的方法。出于解釋的目的，以下說明中陳述了眾多實例及具體細(xì)節(jié)，以便提供對 本發(fā)明的透徹理解。然而，所屬領(lǐng)域的技術(shù)人員將明了，由權(quán)利要求書界定的本發(fā)明可包括這些實例中的一些或所有特征自身或與以下所描述的其它特征的組合，且可進(jìn)一步包括本 文所描述的特征及概念的修改及等效內(nèi)容。圖1圖解說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體裝置100。半導(dǎo)體裝置100可用 作整流器，從而在正向偏置狀態(tài)中使電流通過且在反向偏置狀態(tài)中阻擋電流。半導(dǎo)體裝置 100包括集成在溝槽MOS裝置102與溝槽MOS裝置103之間的溝槽129。溝槽1 可填充 有金屬以在所述溝槽的底部處形成肖特基二極管101，如以下更詳細(xì)描述。溝槽MOS裝置 102及103在正向偏置狀態(tài)中提供減小的接通電壓，且肖特基二極管101在向正向偏置狀態(tài) 的轉(zhuǎn)換期間提供減小的接通電壓。通過維持低接通電壓可在正向偏置狀態(tài)及向所述正向偏 置狀態(tài)的轉(zhuǎn)換兩者中節(jié)約功率。溝槽MOS裝置102在正向偏置穩(wěn)定狀態(tài)中使電流通過。P+半導(dǎo)體區(qū)109可具有比 P-半導(dǎo)體區(qū)111大的濃度，且因此可建立與金屬層128的更好接觸。金屬層1 可耦合到 半導(dǎo)體裝置100的陽極端子。當(dāng)正向偏置時，電流可從P+半導(dǎo)體區(qū)109流到P-半導(dǎo)體區(qū) 111。PN結(jié)131可被正向偏置且電流可從P-半導(dǎo)體區(qū)111流到η-印i區(qū)115。襯底116可 接收此電流且可耦合到半導(dǎo)體裝置100的陰極端子。P-延伸區(qū)113可修改PN結(jié)131的位 置。溝槽MOS裝置102經(jīng)配置以提供接通電壓的減小。PN結(jié)131可具有0. 6V的接通 電壓，所述電壓可由與所述結(jié)并聯(lián)定位的低閾值MOS裝置減小。溝槽MOS裝置102包括N+ 區(qū)106、P-區(qū)109及111、η-印i區(qū)115、柵極1；34。柵極1；34可包括導(dǎo)電材料，例如多晶硅。 當(dāng)經(jīng)偏置而大于所述閾值時，柵極134可在P-區(qū)111內(nèi)形成反轉(zhuǎn)層。此反轉(zhuǎn)層可沿柵極 134的側(cè)部分定位，超出電介質(zhì)層114。此反轉(zhuǎn)層可在小于0. 2V的低閾值下起始且可提供 接通電壓的減小。溝槽MOS裝置103與溝槽MOS裝置102類似地操作。溝槽MOS裝置103包括柵極 135、N+半導(dǎo)體區(qū)118、層間電介質(zhì)(ILD) 120、P+半導(dǎo)體區(qū)121、P-半導(dǎo)體區(qū)123、P-延伸 區(qū)125、柵極氧化物層127、n-epi區(qū)115、η+襯底116及金屬層128，其對應(yīng)于溝槽MOS裝 置102的柵極134、N+半導(dǎo)體區(qū)106、層間電介質(zhì)(ILD) 107、P+半導(dǎo)體區(qū)109、P-半導(dǎo)體區(qū) 111、P-延伸區(qū)113、柵極氧化物層114、η-印i區(qū)115、η+襯底116及金屬層128。肖特基二極管101提供具有低閾值的快速切換二極管，其可在轉(zhuǎn)換期間減小接通 電壓。半導(dǎo)體裝置100可切換為整流器且與所述PN結(jié)并聯(lián)的低閾值MOS裝置可不足夠快 速地響應(yīng)。肖特基二極管101的接通電壓可以是十分之幾伏且可具有快速響應(yīng)時間。肖特 基二極管101形成于rnpi區(qū)115與金屬層1 之間的金屬-半導(dǎo)體結(jié)之間。肖特基二極 管101的位置可有助于在轉(zhuǎn)換期間減小半導(dǎo)體裝置100的接通電壓。肖特基二極管101的寬度139可由P-延伸區(qū)113及125調(diào)整。P-延伸113及125 變得越寬，肖特基二極管101的寬度139越小?？蓽p小寬度139以改善反向泄露。寬度139 的減小也可增加肖特基二極管101的接通電壓特性。溝槽區(qū)1 具有深度136，其與PN結(jié)131及132靠近地放置肖特基二極管101。PN 結(jié)131從與溝槽104的下部側(cè)的交點(diǎn)向與溝槽129的交點(diǎn)向上彎曲。P-延伸113調(diào)整PN 結(jié)131與溝槽129的交點(diǎn)的放置且P-半導(dǎo)體區(qū)111界定PN結(jié)131與溝槽104及129的交 點(diǎn)。P-半導(dǎo)體區(qū)111的寬度以及深度136可影響電流流動及肖特基101在轉(zhuǎn)換期間可減小 接通電壓的速度。
半導(dǎo)體裝置100還可包括額外溝槽MOS裝置140到141。溝槽MOS裝置140及141 可分別形成為溝槽MOS裝置102及103的補(bǔ)充結(jié)構(gòu)且以類似方式起作用。溝槽MOS裝置140 包括柵極134、N+半導(dǎo)體區(qū)105、層間電介質(zhì)(ILD) 107、P+半導(dǎo)體區(qū)108、P_半導(dǎo)體區(qū)110、 P-延伸區(qū)112、柵極氧化物層114、n-epi區(qū)115、η+襯底116及金屬層128，其對應(yīng)于溝槽 MOS裝置102的柵極134、Ν+半導(dǎo)體區(qū)106、層間電介質(zhì)(ILD) 107、Ρ+半導(dǎo)體區(qū)109、Ρ_半導(dǎo) 體區(qū)111、Ρ-延伸區(qū)113、柵極氧化物層114,n-epi區(qū)115、n+襯底116及金屬層128。P-延 伸112還可貢獻(xiàn)于肖特基二極管137的寬度。PN結(jié)130可靠近于肖特基二極管137。溝槽MOS裝置141包括柵極135、N+半導(dǎo)體區(qū)119、層間電介質(zhì)(ILD) 120、P+半導(dǎo) 體區(qū)122、P-半導(dǎo)體區(qū)124、P-延伸區(qū)126、柵極氧化物層127、n_印i區(qū)115、n+襯底116及 金屬層128，其對應(yīng)于溝槽MOS裝置103的柵極135、N+半導(dǎo)體區(qū)118、層間電介質(zhì)(ILD) 120、 P+半導(dǎo)體區(qū)121、P-半導(dǎo)體區(qū)123、P-延伸區(qū)125、柵極氧化物層127、η-印i區(qū)115、η+襯 底116及金屬層128。P-延伸1 可貢獻(xiàn)于肖特基二極管138的寬度。PN結(jié)133可靠近于 肖特基二極管138。圖2A到2C圖解說明根據(jù)本發(fā)明的一個實施例的用于制造溝槽MOS裝置的方法 200。在201處，可在駐留于η-型襯底區(qū)215頂上的η_印i區(qū)214的表面上沉積掩 模氧化物210?？墒褂没瘜W(xué)氣相沉積(CVD)工藝來沉積掩模氧化物210。使用溝槽光 (trenchphoto)來在掩模氧化物210中制作開口 211?？梢詢蓚€步驟植入P型材料212到 213，首先通過提供高能量植入212，隨后是較低能量植入213。在202處，可驅(qū)動P-本體以 在η-印i區(qū)214內(nèi)形成P-半導(dǎo)體區(qū)216及217。在203處，可將溝槽218及219蝕刻到P-半導(dǎo)體區(qū)216及217中比P區(qū)216/217 的深度深的深度。溝槽218將P-半導(dǎo)體區(qū)216分裂為區(qū)216a及216b。溝槽219將P-半 導(dǎo)體區(qū)217分裂為區(qū)217a及217b。已移除掩模氧化物210且可添加?xùn)艠O氧化物220。在 204處，可添加多晶硅且然后對其進(jìn)行回蝕刻以形成柵極220及221。在205處，可使用源 光掩模222來提供源植入。在驅(qū)入所述源植入之后，可產(chǎn)生N+半導(dǎo)體區(qū)223到226。在206處，可使用CVD工藝來提供ILD區(qū)227及228。另外，可使用接觸光 (contactphoto)來蝕刻穿過所述ILD?？赏ㄟ^添加P+植入且驅(qū)入所述植入來形成P+半導(dǎo) 體區(qū)229到231。在207處，蝕刻溝槽232到234。溝槽233具有深度d及寬度W。溝槽232及234 也可具有類似深度及寬度。所述蝕刻可比P+區(qū)2 到231深且切割穿過P+區(qū)2 到231。 此可產(chǎn)生P+區(qū)229b、230a、230b及231a。在208處，可添加P-材料的植入，以形成P-延伸 區(qū)235到238。在209處，添加金屬層239且在位置240到242處形成金屬-半導(dǎo)體結(jié)。圖3圖解說明根據(jù)本發(fā)明的一個實施例的使用多個溝槽MOS裝置(例如，MOS裝 置305到31 的半導(dǎo)體裝置300的截面。半導(dǎo)體裝置300包括二極管301到304。二極管 301包括集成于溝槽313內(nèi)且位于溝槽MOS裝置305與306之間的肖特基二極管317。二 極管302包括集成于溝槽314內(nèi)且位于溝槽MOS裝置307與308之間的肖特基二極管318。 二極管303包括集成于溝槽315內(nèi)且位于溝槽MOS裝置309與310之間的肖特基二極管 319。二極管304包括集成于溝槽316內(nèi)且位于溝槽MOS裝置311與312之間的肖特基二 極管320。半導(dǎo)體裝置300使用多個溝槽來將多個肖特基二極管(例如，肖特基二極管317
6到320)及MOS裝置(例如，溝槽MOS裝置305到312)與多個PN結(jié)并聯(lián)放置，以便在正向 偏置狀態(tài)中及在向所述正向偏置狀態(tài)的轉(zhuǎn)換期間減小二極管301到304的接通電壓。通過 維持低接通電壓可在正向偏置狀態(tài)及向所述正向偏置狀態(tài)的轉(zhuǎn)換兩者中節(jié)約功率。
以上說明圖解說明本發(fā)明的各種實施例連同可如何實施本發(fā)明的各方面的實例。 以上實例及實施例不應(yīng)被認(rèn)為是僅有的實施例，且呈現(xiàn)所述實例及實施例旨在圖解說明由 以上權(quán)利要求書界定的本發(fā)明的靈活性及優(yōu)點(diǎn)?；谝陨辖沂緝?nèi)容及以上權(quán)利要求書，其 它布置、實施例、實施方案及等效內(nèi)容對于所屬領(lǐng)域的技術(shù)人員將是顯而易見的且可在不 背離由權(quán)利要求書界定的本發(fā)明的精神及范圍的前提下使用。
權(quán)利要求
1.一種半導(dǎo)體裝置，其包含第一半導(dǎo)體區(qū)，其具有第一導(dǎo)電率類型及第一導(dǎo)電率濃度； 第一溝槽，其包括與所述第一半導(dǎo)體區(qū)接觸的金屬層以形成金屬-半導(dǎo)體結(jié)；及 第二半導(dǎo)體區(qū)，其鄰近于所述第一半導(dǎo)體區(qū)及所述金屬-半導(dǎo)體結(jié)，所述第二半導(dǎo)體 區(qū)具有第二導(dǎo)電率類型及第二導(dǎo)電率濃度，其中所述第二半導(dǎo)體區(qū)與所述第一半導(dǎo)體區(qū)形成PN結(jié)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其進(jìn)一步包含第二溝槽及所述第二溝槽內(nèi)的導(dǎo) 電材料，其中所述第二半導(dǎo)體區(qū)在所述第一溝槽與所述第二溝槽之間。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其進(jìn)一步包含所述導(dǎo)電材料與所述第二半導(dǎo)體 區(qū)之間的電介質(zhì)層，其中所述導(dǎo)電材料及所述電介質(zhì)層在所述溝槽內(nèi)形成柵極，所述柵極在被偏置時在所 述第二半導(dǎo)體層內(nèi)形成反轉(zhuǎn)層。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中所述第二溝槽的深度比所述第一溝槽的深 度大，且其中所述PN結(jié)從與所述第二溝槽的交點(diǎn)向與所述第一溝槽的交點(diǎn)向上彎曲。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其進(jìn)一步包含所述第一半導(dǎo)體類型的第三半導(dǎo) 體區(qū)，其中所述第三半導(dǎo)體區(qū)鄰近于所述第二半導(dǎo)體區(qū)及所述第一溝槽，且其中所述第一半 導(dǎo)體區(qū)、所述第二半導(dǎo)體區(qū)、第三半導(dǎo)體區(qū)、所述電介質(zhì)層及所述導(dǎo)電材料形成溝槽MOS裝置。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其進(jìn)一步包含所述第二半導(dǎo)體類型的第三半導(dǎo) 體區(qū)，其鄰近于所述第二半導(dǎo)體區(qū)及所述第一溝槽，其中所述第三半導(dǎo)體區(qū)界定其中所述金屬層與所述第一半導(dǎo)體區(qū)接觸的寬度。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其進(jìn)一步包含所述第二半導(dǎo)體類型及所述第二 半導(dǎo)體濃度的第三半導(dǎo)體區(qū)，其中所述第三半導(dǎo)體區(qū)與所述第一半導(dǎo)體區(qū)形成PN結(jié)，且 其中所述溝槽在所述第二半導(dǎo)體區(qū)與所述第三半導(dǎo)體區(qū)之間。
8.一種方法，其包含在第二導(dǎo)電率類型及第二導(dǎo)電率濃度的第二半導(dǎo)體區(qū)內(nèi)形成第一導(dǎo)電率類型及第一 導(dǎo)電率濃度的第一半導(dǎo)體區(qū)；穿過所述第一半導(dǎo)體區(qū)蝕刻第一溝槽；及在所述第一溝槽內(nèi)添加金屬層，使得所述金屬層接觸所述第二半導(dǎo)體區(qū)以形成金 屬-半導(dǎo)體結(jié)；其中所述第一半導(dǎo)體區(qū)與所述第二半導(dǎo)體區(qū)形成PN結(jié)，且 其中所述第一溝槽具有一深度使得所述金屬-半導(dǎo)體結(jié)鄰近于所述PN結(jié)。
9.根據(jù)權(quán)利要求8所述的方法，其進(jìn)一步包含 蝕刻第二溝槽；及在所述第二溝槽內(nèi)添加導(dǎo)電材料，其中所述第一半導(dǎo)體區(qū)在所述第一溝槽與所述第二溝槽區(qū)之間。
10.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包含在所述導(dǎo)電材料與所述第一半導(dǎo)體區(qū)之間添加電介質(zhì)層，其中所述導(dǎo)電材料及所述電介質(zhì)層在所述溝槽內(nèi)形成柵極，所述柵極在被偏置時在所 述第一半導(dǎo)體區(qū)內(nèi)形成反轉(zhuǎn)層。
11.根據(jù)權(quán)利要求9所述的方法，其中所述第二溝槽的深度比所述第一溝槽的所述深 度大，且其中所述形成所述第一半導(dǎo)體區(qū)包括形成彎曲邊界，使得所述PN結(jié)從與所述第二 溝槽的交點(diǎn)向與所述第一溝槽的交點(diǎn)向上彎曲。
12.根據(jù)權(quán)利要求8所述的方法，其進(jìn)一步包含 形成所述第二半導(dǎo)體類型的第三半導(dǎo)體區(qū)，其中所述第三半導(dǎo)體區(qū)在所述第一半導(dǎo)體區(qū)上方且鄰近于所述第一溝槽，且其中所述 第三半導(dǎo)體濃度比所述第一半導(dǎo)體濃度大。
13.根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包含鄰近于所述第一半導(dǎo)體區(qū)及所述第一溝槽形成所述第一半導(dǎo)體類型的第四半導(dǎo)體區(qū)， 以延伸所述PN結(jié)且減小所述金屬-半導(dǎo)體結(jié)的寬度。
全文摘要
在一個實施例中，本發(fā)明包括半導(dǎo)體裝置。所述半導(dǎo)體裝置包含第一半導(dǎo)體區(qū)、第二半導(dǎo)體區(qū)及溝槽區(qū)。所述第一半導(dǎo)體區(qū)具有第一導(dǎo)電率類型及第一導(dǎo)電率濃度。所述溝槽區(qū)包括與所述第一半導(dǎo)體區(qū)接觸的金屬層以形成金屬-半導(dǎo)體結(jié)。所述第二半導(dǎo)體區(qū)鄰近于所述第一半導(dǎo)體區(qū)且具有第二導(dǎo)電率類型及第二導(dǎo)電率濃度。所述第二半導(dǎo)體區(qū)與所述第一半導(dǎo)體區(qū)形成PN結(jié)，且所述溝槽區(qū)具有一深度使得所述金屬-半導(dǎo)體結(jié)靠近于所述PN結(jié)。
文檔編號H01L21/77GK102088021SQ20101014028
公開日2011年6月8日 申請日期2010年3月25日 優(yōu)先權(quán)日2009年12月3日
發(fā)明者莊喬舜 申請人:達(dá)爾科技股份有限公司