專(zhuān)利名稱(chēng)：接觸焊盤(pán)下方的mim去耦電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的來(lái)說(shuō)涉及半導(dǎo)體器件，更具體地，涉及具有直接設(shè)置在外部接觸焊盤(pán) 下方的金屬絕緣體金屬(MIM)電容器的半導(dǎo)體器件。
背景技術(shù)：
電容器用于多種功能電路中的多種目的的半導(dǎo)體器件，諸如混合信號(hào)電路、模擬 電路、無(wú)線電頻率(RF)電路、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、嵌入式DRAM(eDRAM)以及邏輯運(yùn) 算電路。使用電容器的一個(gè)目的是作為去耦電容器，其中，去耦電容器放在功率觸點(diǎn)之間以 消除或減小電源線上的噪聲，從而防止電源線上的功率峰值因子破壞其他電路。在將去耦電容器與其他電路結(jié)合的嘗試中，去耦電容器已經(jīng)被放置在芯片上。使 用芯片上去耦電容器的一種嘗試?yán)帽∧て矫骐娙萜?。然而，這些電容器通常要求大面積 并且很難設(shè)計(jì)和制造，使得電容器具有充分大的足夠電容。在增加去耦電容器的電容的嘗試中，已經(jīng)使用了金屬絕緣體金屬(MIM)電容器。 MIM電容器包括形成在電介質(zhì)層的溝槽中的、其間夾置有電介質(zhì)層的金屬層。然而，在芯片 上放置MIM去耦電容器受到面積和互連量的限制。例如，MIM去耦電容器可以要求大量空 間，并且對(duì)布置必須注意。結(jié)果，增加了所得到的芯片尺寸。從而，本領(lǐng)域需要要求更少整體芯片面積的用于在芯片上集成去耦MIM電容器的方案。

發(fā)明內(nèi)容
通過(guò)在外部接觸焊盤(pán)下方直接提供去耦MIM電容器的本發(fā)明的實(shí)施例，通?？梢?減小、解決或避免這些和其他問(wèn)題，并且通常可以實(shí)現(xiàn)技術(shù)優(yōu)點(diǎn)。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了 一種集成電路結(jié)構(gòu)。該集成電路結(jié)構(gòu)包括具有 外部接觸焊盤(pán)的芯片。一個(gè)或多個(gè)去耦MIM電容器被直接放置在外部接觸焊盤(pán)下方。另外， 可以包括一個(gè)或多個(gè)虛擬去耦MIM電容器。根據(jù)本發(fā)明的另一實(shí)施例，提供了 一種集成電路結(jié)構(gòu)。該集成電路結(jié)構(gòu)包括具有 在其上形成的多個(gè)電介質(zhì)層的襯底。一個(gè)或多個(gè)有效MIM電容器形成在多個(gè)電介質(zhì)層中。 MIM電容器的第一極板電耦合至Vss或Vdd中的一個(gè)，同時(shí)另一極板電耦合至Vss和Vdd中的 另一個(gè)。外部接觸焊盤(pán)形成在一個(gè)或多個(gè)有效MIM電容器之上。另外，可以包括一個(gè)或多 個(gè)虛擬去耦MIM電容器。根據(jù)本發(fā)明的又一實(shí)施例，提供了一種形成集成電路器件的方法。該方法包括提 供襯底以及在襯底之上形成多個(gè)電介質(zhì)層。一個(gè)或多個(gè)金屬化層形成在多個(gè)電介質(zhì)層中的相鄰電介質(zhì)層之間。多個(gè)有效去耦MIM電容器形成在多個(gè)電介質(zhì)層中的至少一個(gè)中。外部接觸焊盤(pán)直接形成在多個(gè)有效去耦電容器之上。另外，可以包括一個(gè)或多個(gè)虛擬去耦MIM 電容器。


為了更好地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下說(shuō)明作為參考，其中圖1是根據(jù)本發(fā)明實(shí)施例的接觸焊盤(pán)的平面圖；圖2至圖5示出了根據(jù)本發(fā)明實(shí)施例的利用接觸焊盤(pán)下方的MIM電容器形成半導(dǎo) 體器件的方法的中間步驟；圖6是示出根據(jù)本發(fā)明實(shí)施例的去耦MIM電容器的電連接的示意圖；圖7是根據(jù)本發(fā)明實(shí)施例的去耦MIM電容器陣列的平面圖；圖8是根據(jù)本發(fā)明實(shí)施例的結(jié)合到CUP設(shè)計(jì)中的去耦電容器的截面圖；圖9是根據(jù)本發(fā)明實(shí)施例的用于RF電路設(shè)計(jì)的去耦MIM電容器的截面圖；圖10是根據(jù)本發(fā)明另一實(shí)施例的用于RF電路設(shè)計(jì)的去耦MIM電容器的截面圖； 以及圖IlA和圖IlB示出了根據(jù)本發(fā)明又一實(shí)施例的去耦MIM電容器。
具體實(shí)施例方式以下詳細(xì)描述本發(fā)明的實(shí)施例的制造和使用。然而，應(yīng)該明白，本發(fā)明的實(shí)施例提 供可以在多種特定環(huán)境中具體化的多種可應(yīng)用發(fā)明思想。所述的特定實(shí)施例僅示出了制造 和使用本發(fā)明的特定方式，并且不限制本發(fā)明的范圍。將關(guān)于特定環(huán)境中的優(yōu)選實(shí)施例描述本發(fā)明，S卩，與用于制造eDRAM和混合信號(hào)/ RF應(yīng)用的標(biāo)準(zhǔn)半導(dǎo)體處理技術(shù)兼容的集成電容器。然而，還可以將本發(fā)明應(yīng)用于希望將電 容器與其他半導(dǎo)體器件集成的其他設(shè)計(jì)以及諸如其他信號(hào)處理和芯片上系統(tǒng)應(yīng)用的設(shè)計(jì)。首先，參考圖1，示出了根據(jù)本發(fā)明實(shí)施例的關(guān)于半導(dǎo)體管芯上的電路的接觸焊盤(pán) 布置的平面圖。具體地，圖1示出了半導(dǎo)體芯片100的一部分的頂視圖，其中，接觸焊盤(pán)104a 和104b被設(shè)置成傳統(tǒng)接觸焊盤(pán)圖樣。半導(dǎo)體管芯100包括在半導(dǎo)體管芯100的上層中形成 的多個(gè)輸入/輸出單元102a和102b。輸入/輸出單元102a和102b電耦合至半導(dǎo)體襯底 (在圖2至圖5中部分示出)中的有源區(qū)。有源區(qū)可以位于輸入/輸出單元102a和102b 下方，或者例如可以使用位于輸入/輸出單元102a和102b下方或側(cè)面的導(dǎo)線將它們耦合 至輸入/輸出單元102a和102b。應(yīng)該注意，圖1中所示的接觸焊盤(pán)圖樣為交錯(cuò)結(jié)合焊盤(pán)圖樣，但是其他實(shí)施例可 以利用適于特定目的的任何焊盤(pán)圖樣。在該實(shí)施例中，接觸焊盤(pán)104a和104b是交錯(cuò)排列 的，并且如圖所示被設(shè)置到輸入/輸出單元102a和102b的側(cè)面。接觸焊盤(pán)104a和104b通 常分別通過(guò)一個(gè)或多個(gè)導(dǎo)電引腳106a/108a和106b/108b耦合至輸入/輸出單元102a和 102b。例如，導(dǎo)電引腳(pin) 108a和108b通常形成在與其中形成接觸焊盤(pán)104a和104b的 同一互連層中，同時(shí)導(dǎo)電引腳106a和106b通?？梢晕挥谕讓又?。如以下更加詳細(xì)的描述，金屬絕緣體金屬(MIM)去耦電容器陣列形成在接觸焊盤(pán) 104a和104b下方。接觸焊盤(pán)下面的區(qū)域提供了可被MIM去耦電容器陣列利用的大量區(qū)域，從而使得芯片的整體尺寸減小。然而，應(yīng)該注意，不是接觸焊盤(pán)下面所有的區(qū)域都可以被使 用，這取決于電路的設(shè)計(jì)和電特性。例如，由于其他電路和其他性能相關(guān)方面的接近度，可 能希望不將MIM去耦電容器陣列放在一些接觸焊盤(pán)下面。
圖2至圖5是沿著圖1中的A-A線的截面圖，并示出了根據(jù)本發(fā)明實(shí)施例的多個(gè) 中間處理步驟。雖然在此所包括的描述是指半導(dǎo)體管芯100，但本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到， 該處理同樣應(yīng)用于半導(dǎo)體晶片。半導(dǎo)體管芯100包括具有輸入/輸出區(qū)域212和焊盤(pán)區(qū)域 214的襯底210。半導(dǎo)體管芯100可包括其他區(qū)域，諸如存儲(chǔ)單元區(qū)域(例如，DRAM單元區(qū) 域、SRAM單元區(qū)域等)、核心或邏輯區(qū)域等。還應(yīng)該注意，雖然每個(gè)僅示出了一個(gè)用于說(shuō)明 目的，但可以存在形成在半導(dǎo)體管芯100中的多個(gè)輸入/輸出區(qū)域212和焊盤(pán)區(qū)域214。襯底210可包括摻雜的或不摻雜的體硅、或者絕緣體上半導(dǎo)體(SOI)襯底的有源 層。通常，SOI襯底包括諸如硅的半導(dǎo)體材料層，形成在絕緣體層上。絕緣體層例如可以為 隱埋氧化物(BOX)層或氧化硅層。絕緣體層設(shè)置在襯底上，其通常為硅或玻璃襯底。還可 以使用諸如多層或梯度襯底的其他襯底。在一個(gè)實(shí)施例中，輸入/輸出區(qū)域212包括一個(gè)或多個(gè)半導(dǎo)體器件以及各種電路 組件和隔離區(qū)域。例如，輸入/輸出區(qū)域212可包括圖2所示的晶體管220和淺溝槽隔離 (STI) 222。STI 222可通過(guò)利用光刻技術(shù)對(duì)襯底210進(jìn)行圖樣化和蝕刻以形成溝槽來(lái)形成， 其可以隨后被填充電介質(zhì)材料，諸如二氧化硅、高密度等離子體(HDP)氧化物等。晶體管220包括形成在襯底210上的柵極電介質(zhì)224和柵電極226。柵極電介質(zhì) 224優(yōu)選地為高K電介質(zhì)材料，諸如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、它們的 組合等。這種材料的其他實(shí)例包括氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿或它們的組
I=I ο在柵極電介質(zhì)224包括氧化物層的實(shí)施例中，柵極電介質(zhì)224可通過(guò)氧化處理 (諸如在包括氧化物、H2O, NO或其結(jié)合的環(huán)境中的濕或干熱氧化)或通過(guò)使用四乙基正硅 酸鹽(TEOS)和氧作為前體(precursor)的化學(xué)氣相沉積(CVD)技術(shù)形成。柵電極226包括導(dǎo)電材料，諸如金屬(例如，鉭、鈦、鉬、鎢、鉬、鋁、鉿、釕)、金屬硅 化物(例如，硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(例如，氮化鈦、氮化鉭)、摻雜 多晶矽、其他導(dǎo)電材料或它們的組合。在一個(gè)實(shí)例中，非晶硅被沉積并被再結(jié)晶以產(chǎn)生多晶 娃(多晶娃)O柵電極226的表面可以包括硅化物層228，以減小柵電極226和上部接觸通孔(未 示出)之間的接觸阻抗。自對(duì)準(zhǔn)多晶硅化物層228可通過(guò)沉積諸如鎳或鈷層的金屬層并進(jìn) 行退火來(lái)形成。退火使得金屬與柵電極相互反應(yīng)，從而減小了接觸阻抗。隨后可以去除未 反應(yīng)的金屬層。如圖2所示，焊盤(pán)區(qū)域214包括形成在STI 232之上的導(dǎo)電層230。焊盤(pán)區(qū)域214 的STI 232和導(dǎo)電層230可以分別用與輸入/輸出區(qū)域212的STI222和柵電極226相同 的材料并使用相同的處理同時(shí)形成。硅化物層231可以以與輸入/輸出區(qū)域212中的硅化 物層228相同的方式形成在導(dǎo)電層230的表面之上。如以下更詳細(xì)的描述，導(dǎo)電層230將 互連在隨后處理步驟中形成的疊加電容器的下電極。第一絕緣層240形成在襯底210之上。第一絕緣層240可包括氧化物或其他電 介質(zhì)材料。例如，在一個(gè)實(shí)施例中，作為實(shí)例，第一絕緣層240可包括SiO2、硼磷硅玻璃(BPSG)、TEOS、旋涂玻璃(SOG)、未摻雜硅酸鹽玻璃(USG)、氟化硅玻璃(FSG)、高密度等離子 體(HDP)氧化物或等離子體增強(qiáng)TEOS(PETEOS)，例如沉積約-3000A至約13000A的厚度。 可以執(zhí)行諸如化學(xué)機(jī)械拋光(CMP)處理的平面化處理，來(lái)平面化第一絕緣層240。利用用于第一接觸插塞的圖樣來(lái)圖樣化第一絕緣層240，然后將導(dǎo)電材料沉積在該圖樣上形成第一接觸插塞(plug)241，以進(jìn)行與下層電組件的電連接。例如，輸入/輸出 區(qū)域212中的第一接觸插塞241提供到晶體管220的源極/漏極區(qū)域的電連接。在焊盤(pán)區(qū) 域214中，第一接觸插塞241電耦合至導(dǎo)電層230。作為實(shí)例，利用導(dǎo)電材料(諸如鎢或其他材料)形成第一接觸插塞241?？蛇x地， 在沉積接觸插塞材料之前，諸如TiN、TaN、W等的導(dǎo)電阻擋層可以形成在第一絕緣層240之 上。使用諸如CMP處理的平面化處理從第一絕緣層240的頂面上去除過(guò)多導(dǎo)電材料。如圖所示，第一蝕刻停止層242被沉積或形成在第一絕緣層240之上。作為實(shí)例， 第一蝕刻停止層242可包括約300A至約1200A的厚度并且可包括諸如Si3N4、SiC、SiON、 TiN的氮化物或其他電介質(zhì)材料。如圖2所示，第二絕緣層244(其可以包括氧化物、低介電常數(shù)材料或與第一絕緣 層240類(lèi)似的電介質(zhì)材料)被沉積在第一蝕刻停止層242之上。可選地，第二絕緣層244 可包括其他絕緣材料。在一個(gè)實(shí)施例中，例如，第二絕緣層244包括約1000A至約5000A 的厚度。第二絕緣層244和第一蝕刻停止層242被圖樣化用于焊盤(pán)區(qū)域214中的一個(gè)或多 個(gè)MIM電容器(在以下描述的隨后處理步驟中形成)。如圖2中所示，在第二絕緣層244中 形成開(kāi)口之后，在開(kāi)口中形成下部電容器電極246，使得每個(gè)下部電容器電極246均電耦合 至一個(gè)或多個(gè)下層第一接觸插塞241。在一個(gè)實(shí)施例中，下部電容器電極246通過(guò)以下處 理形成；覆蓋沉積導(dǎo)電材料，然后執(zhí)行平面化處理以從第二絕緣層244的上表面去除導(dǎo)電 材料，從而形成圖2所示的下電容器電極。下部電容器電極246可以由金屬或金屬化合物 (諸如TiN、TaN、釕等)形成，并具有約50A至約500A的厚度。圖3示出了根據(jù)實(shí)施例的在焊盤(pán)區(qū)域214中沉積電容器絕緣層310和上部電容器 電極312。電容器絕緣層310可以由諸如Ti02、HfO2, A1203、ZrO3和/或其他的高k材料形 成。上部電容器電極312形成在電容器絕緣層310之上，并且可以由金屬或金屬化合物(諸 如TiN、TaN、釕等)形成。在一個(gè)實(shí)施例中，電容器絕緣層310具有約10A至約IOOA的厚 度，并且上部電容器電極312具有約5GA至約500A的厚度。圖4示出了根據(jù)本發(fā)明實(shí)施例的第三絕緣層410的形成。如圖4所示，第三絕緣 層410 (其可以包括氧化物、低介電常數(shù)材料或者與第一絕緣層240和第二絕緣層244類(lèi)似 的電介質(zhì)材料)被沉積在上部電容器電極312和第二絕緣層244之上。可選地，第三絕緣 層410可包括其他絕緣材料。在一個(gè)實(shí)施例中，例如，第三絕緣層410包括約1000A至約 5000人的厚度。應(yīng)該注意，由于在形成第三絕緣層410之前的表面形貌，可能希望執(zhí)行平面 化處理(諸如CMP處理)以平面化第三絕緣層410。圖4還示出了形成第二接觸插塞412以進(jìn)行到下層電組件的電連接。例如，輸入 /輸出區(qū)域212中的第二接觸插塞412提供到第一接觸插塞241的電連接，第一接觸插塞 241又被電耦合至晶體管220的源極/漏極區(qū)域。類(lèi)似地，焊盤(pán)區(qū)域214中最右邊的第二接 觸插塞412電耦合至最右邊的第一接觸插塞241，第一接觸插塞241又被電耦合至導(dǎo)電層230，導(dǎo)電層230又被電耦合至下部電容器電極246。焊盤(pán)區(qū)域214中最左邊的第二接觸插 塞412提供到上部電容器電極312的電連接。例如，第二接觸插塞412可以用諸如鎢或其他材料的導(dǎo)電材料形成。可選地，諸如 TiN、TaN、W等的導(dǎo)電阻擋層可以在沉積接觸插塞材料之前形成?？梢允褂弥T如CMP處理的 平面化處理從第三絕緣層410的頂面去除過(guò)多的導(dǎo)電材料。
圖5示出了根據(jù)本發(fā)明實(shí)施例的一個(gè)或多個(gè)金屬化層(例如，金屬化層Ml-Mn)和 其間插入的金屬層間電介質(zhì)(IMD)層的形成。如圖5所示，一個(gè)或多個(gè)IMD層510和相關(guān) 的金屬化層Ml-Mn形成在第三絕緣層410之上。通常，一個(gè)或多個(gè)IMD層510和相關(guān)金屬 化層Ml-Mn被用于互連電路(例如，晶體管220)并提供外部電連接。優(yōu)選地，IMD層510由 通過(guò)PECVD技術(shù)或高密度等離子體化學(xué)氣相沉積(HDPCVD)等形成的諸如氟化硅玻璃(FSG) 的低k電介質(zhì)材料形成，并且可以包括中間蝕刻停止層，類(lèi)似于蝕刻停止層242。金屬化層 Ml-Mn可以由諸如Cu、Ti、Al、Ta、它們的組合等導(dǎo)電材料形成。例如，圖5示出了在第三絕緣層410之上形成導(dǎo)線520。導(dǎo)線520使下層第二接觸 插塞412的電連接重新布線，在該點(diǎn)，第三接觸插塞522被形成經(jīng)過(guò)第一 IMD層510?？梢?在整個(gè)金屬化層重復(fù)該處理，以如期望的特定設(shè)計(jì)那樣對(duì)電連接進(jìn)行布線。圖5還示出了外部接觸焊盤(pán)530。外部接觸焊盤(pán)530電耦合至最上面的金屬層Mn， 金屬層Mn又通過(guò)接觸通孔532電耦合至其他電路(未示出)。應(yīng)該注意，以上參考圖沒(méi)有 按比例繪制，同樣地，多種組件的尺寸可以比其他組件更大或更小。特別地，應(yīng)該注意，與 MIM電容器相比，外部接觸焊盤(pán)530實(shí)質(zhì)上可以大很多。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，本發(fā)明的實(shí)施例提供了放置在外部接觸焊盤(pán)下面的 MIM電容器。應(yīng)該注意，還可以包括其他層。例如，還可以形成其他底部凸塊金屬化層和鈍 化層。諸如上面討論的那些MIM去耦電容器可以提供更大的電容。例如，以40nm設(shè)計(jì)實(shí)現(xiàn) 的實(shí)施例可以實(shí)現(xiàn)5Ff/單元，或約85Ff/ μ m2。如圖6示意性示出的，當(dāng)MIM電容器被用作在電壓源線(例如，Vdd和Vss)之間電 耦合的去耦電容器時(shí)，該類(lèi)型的配置可能特別有用。如圖6所示，去耦MIM電容器612的陣 列(在圖6中被表示為單個(gè)電容器)被放置在一個(gè)或多個(gè)外部接觸焊盤(pán)610下面。在利用 去耦電容器612對(duì)Vdd和Vss電源線進(jìn)行去耦的實(shí)施例中，MIM電容器的一個(gè)極板電耦合至 Vdd和Vss電源線中的一個(gè)，MIM電容器的另一個(gè)極板電耦合至Vdd和Vss電源線中的另一個(gè)。圖7示出了根據(jù)本發(fā)明實(shí)施例的MIM去耦電容器陣列的配置的一個(gè)實(shí)例。圖7示 出了可放置在外部接觸焊盤(pán)530(圖7中示出為虛線矩形)下方的多個(gè)有效MIM去耦電容 器710和多個(gè)虛擬MIM去耦電容器712。虛擬MIM去耦電容器712沒(méi)有被電連接，而是被包 括以允許將被執(zhí)行的更加均勻的處理并避免鄰近和負(fù)載效應(yīng)。在一個(gè)實(shí)施例中，除了不存 在用于虛擬MIM去耦電容器712的第一接觸通孔241之外，虛擬MIM去耦電容器712可以 以與有效MIM去耦電容器710相同的方式形成。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以使用其他 圖樣/配置。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，位于MIM去耦電容器陣列的外圍周?chē)奶摂M電容器允 許用于有效MIM去耦電容器的類(lèi)似處理?xiàng)l件。從而，在如圖7所示的實(shí)施例中，虛擬電容器 被放置，使得虛擬MIM去耦電容器或其他有效MIM去耦電容器鄰近有效MIM去耦電容器的 每一側(cè)。如此，虛擬MIM去耦電容器使得外部有效MIM去耦電容器具有與內(nèi)部有效MIM去耦電容器相同的周?chē)鷹l件。圖8示出了將MIM去耦電容器添加至輸入/輸出區(qū)域的另一個(gè)實(shí)施例，其中，類(lèi)似的參考標(biāo)號(hào)表示類(lèi)似元件。以上參考圖1至圖5描述的設(shè)計(jì)表示不使用焊盤(pán)下電路(CUP) 設(shè)計(jì)(即，非CUP設(shè)計(jì))的實(shí)施例。然而，圖8所示的實(shí)施例示出了去耦MIM電容器還可以 被用于CUP設(shè)計(jì)中。在該實(shí)施例中，輸入/輸出區(qū)域212中的電路與圖8所示的MIM去耦電容器結(jié)合， 從而提供在CUP設(shè)計(jì)中利用MIM去耦電容器的優(yōu)點(diǎn)。例如，諸如第四IMD層至第六金屬化 層的上部金屬化層最初可以分配給外部焊盤(pán)配置，而例如，諸如第一至第四金屬化層的下 部金屬化層被分配用于輸入/輸出單元連接和MIM去耦電容器連接。圖9示出了 MIM去耦電容器被放置在外部接觸焊盤(pán)下面的另一實(shí)施例。圖9中所 示的實(shí)施例在混合信號(hào)/無(wú)線電頻率(RF)系統(tǒng)以及其他芯片上系統(tǒng)(SOC)中特別有用。 在一個(gè)實(shí)施例中，MIM去耦電容器提供約2Ff/ym2的電容。在該實(shí)施例中，MIM去耦電容器 位于最上面的金屬化層中。例如，圖9示出了金屬化層Mn和金屬化層Mlri，其中，Mn為最上 面的金屬化層。MIM去耦電容器(包括下部電容器電極910和上部電容器電極912，在其間 具有電容器絕緣層914)形成在IMD層916中。下部電容器電極910電耦合至形成在金屬 化層Mlri中的導(dǎo)線918。通孔920電耦合直接形成在MIM去耦電容器之上的外部接觸焊盤(pán) 922。一個(gè)或多個(gè)通孔924(未示出)提供到導(dǎo)線918的電連接，從而，提供到下部電容器電 極910的電連接。一個(gè)或多個(gè)通孔926 (未示出)可以在通孔924和覆蓋外部接觸焊盤(pán)928 之間提供電連接。在一個(gè)實(shí)施例中，外部接觸焊盤(pán)922電耦合至Vss或Vdd，并且外部接觸焊 盤(pán)928電耦合至其他。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，圖9所示的實(shí)施例可以使用用于形成上述實(shí)施例的類(lèi) 似元件的處理和材料形成。應(yīng)該注意，多種配置可以被用于上述實(shí)施例。例如，通孔可以直接與下層通孔接 觸，而不使用圖9所示在通孔924和通孔926之間的中間金屬線。在另一實(shí)施例中，如圖10 中的導(dǎo)線1020所示，金屬線可以被插入通孔924和通孔926之間。存在關(guān)于圖1至圖5和 圖8所示實(shí)施例的類(lèi)似情況，其中，導(dǎo)線可以在其他地方中放置在第二接觸插塞412和第一 接觸插塞241之間。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，以上提供的MIM電容器的配置被單獨(dú)提供用于說(shuō)明目 的，并且其他類(lèi)型的MIM電容器可以被用于本發(fā)明的其他實(shí)施例中。例如，圖IlA是平面 圖，圖IlB是可放置在外部接觸焊盤(pán)下面的MIM電容器的一個(gè)附加實(shí)例的截面圖。在該實(shí) 施例中，MIM去耦電容器包括形成在第一中間電介質(zhì)層1108中的金屬化層Mn中的下部電 容器電極1110。在下部電容器電極1110之上形成第二中間電介質(zhì)層1114之后，可以蝕刻 開(kāi)口，并且在下部電容器電極1110的一部分之上形成高k電介質(zhì)層1116。上部電容器電極 1112形成在高k電介質(zhì)層1116之上的金屬化層Mn+1中，從而在下部電容器電極1110和上 部電容器電極1112之間提供高電容。第一導(dǎo)線1120和第二導(dǎo)線1122可以形成在金屬化 層Mn+2中，并且可以分別通過(guò)通孔1124電耦合至下部電容器電極1110和上部電容器電極 1112。通孔1124可以以與上述相同的方式形成，并且如單個(gè)通孔、直接互連的多個(gè)通孔或 插入導(dǎo)線的多個(gè)通孔。在一個(gè)實(shí)施例中，第一導(dǎo)線1120電耦合至Vdd或Vss，第二導(dǎo)線1122 電耦合至Vdd和Vss中的另一個(gè)。
可以形成附加金屬間電介質(zhì)層和金屬化層，并且外部接觸焊盤(pán)可以放在MIM電容 器之上。例如，外部接觸焊盤(pán)530和接觸通孔532可以如上參考5所示那樣形成。
應(yīng)該注意，圖IlA示出了整體上為矩形或方形僅僅是用于說(shuō)明的目的，因此，根據(jù) 本發(fā)明的其他實(shí)施例，MIM電容器可以為任何形狀。還應(yīng)該注意，以上參考圖IlA和圖IlB描述的MIM電容器可以形成在任何金屬化 層中。例如，圖IlA和圖IlB中所示的MIM電容器可以形成在下部金屬化層中、上部金屬化 層或其間的一些層中。雖然已經(jīng)詳細(xì)描述了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)該明白，在不脫離所附權(quán)利要求限 定的本發(fā)明的精神和范圍的情況下，在此可以作出多種改變、替換和變化。而且，本發(fā)明的 范圍不用于限于說(shuō)明書(shū)中所描述的處理、機(jī)器、制造、物質(zhì)、裝置、方法和步驟的組合的具體 實(shí)施例。本領(lǐng)域的技術(shù)人員根據(jù)本發(fā)明的公開(kāi)內(nèi)容可容易理解，可以根據(jù)本公開(kāi)利用現(xiàn)有 或后來(lái)發(fā)展執(zhí)行基本上與本文中所描述的對(duì)應(yīng)實(shí)施例相同的功能或者基本實(shí)現(xiàn)與本文所 描述的對(duì)應(yīng)實(shí)施例相同的結(jié)果的處理、機(jī)器、制造和物質(zhì)、裝置、方法或步驟的組合。因此， 所附權(quán)利要求包括在其范圍內(nèi)，諸如處理、機(jī)器、制造和物質(zhì)、裝置、方法或步驟的組合。此 夕卜，每個(gè)權(quán)利要求都構(gòu)成單獨(dú)的實(shí)施例，并在各個(gè)權(quán)利要求和實(shí)施例的組合都在本發(fā)明的 范圍之內(nèi)。
權(quán)利要求
一種集成電路結(jié)構(gòu)，包括芯片，具有外部接觸焊盤(pán)；一個(gè)或多個(gè)去耦金屬絕緣體金屬(MIM)電容器，直接在所述外部接觸焊盤(pán)下方。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述一個(gè)或多個(gè)去耦MIM電容器形成在 最上面的金屬層間電介質(zhì)層中，其中，所述一個(gè)或多個(gè)去耦MIM電容器被設(shè)置成交錯(cuò)圖樣。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述一個(gè)或多個(gè)去耦MIM電容器包括一 個(gè)或多個(gè)虛擬MIM電容器和一個(gè)或多個(gè)有效MIM電容器，其中，沿著所述一個(gè)或多個(gè)有效MIM電容器的圖樣的外部邊緣定位所述一個(gè)或多個(gè)虛 擬MIM電容器的行。
4.一種集成電路結(jié)構(gòu)，包括襯底；多個(gè)電介質(zhì)層，形成在所述襯底之上；一個(gè)或多個(gè)有效金屬絕緣體金屬(MIM)電容器，形成在所述多個(gè)電介質(zhì)層中，所述一 個(gè)或多個(gè)有效MIM電容器的第一極板電耦合至Vss或Vdd中的一個(gè)，所述一個(gè)或多個(gè)有效MIM 電容器的第二極板電耦合至Vss和Vdd中的另一個(gè)；以及外部接觸焊盤(pán)，形成在所述一個(gè)或多個(gè)有效MIM電容器上方。
5.根據(jù)權(quán)利要求4所述的集成電路結(jié)構(gòu)，還包括在所述外部接觸焊盤(pán)下方的一個(gè)或多 個(gè)虛擬MIM電容器，所述一個(gè)或多個(gè)虛擬MIM電容器的第一極板和第二極板中的至少一個(gè) 不電耦合至Vss或Vdd，其中，所述一個(gè)或多個(gè)虛擬MIM電容器至少包括沿著所述一個(gè)或多個(gè)有效MIM電容器 的外圍排列的虛擬MIM電容器的行。
6.根據(jù)權(quán)利要求4所述的集成電路結(jié)構(gòu)，其中，所述一個(gè)或多個(gè)有效MIM電容器形成在 第一金屬化層的下方。
7.根據(jù)權(quán)利要求4所述的集成電路結(jié)構(gòu)，其中，所述一個(gè)或多個(gè)有效MIM電容器的上電 極形成在最上面的金屬化層中，其中，所述一個(gè)或多個(gè)有效MIM電容器在所述外部接觸焊盤(pán)下面排列成交錯(cuò)行。
8.一種形成集成電路器件的方法，所述方法包括提供襯底；在所述襯底之上形成多個(gè)電介質(zhì)層；形成一個(gè)或多個(gè)金屬化層，每個(gè)金屬化層均形成在所述多個(gè)電介質(zhì)層中的相鄰電介質(zhì) 層之間；在所述多個(gè)電介質(zhì)層中的至少一個(gè)中形成多個(gè)有效去耦電容器，所述多個(gè)有效去耦電 容器中的每一個(gè)均為金屬絕緣體金屬(MIM)電容器；以及在所述多個(gè)有效去耦電容器之上直接形成外部接觸焊盤(pán)。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述多個(gè)有效去耦電容器中的每一個(gè)均具有電 耦合至Vdd和Vss中的一個(gè)的上極板和電耦合至Vdd和Vss中的另一個(gè)的下極板，所述方法還包括在所述外部接觸焊盤(pán)下面形成多個(gè)虛擬去耦電容器，所述多個(gè)虛擬 去耦電容器中的每一個(gè)均被電隔離。
10.根據(jù)權(quán)利要求8所述的方法，其中，所述多個(gè)有效去耦電容器形成在所述一個(gè)或多 個(gè)金屬化層的第一金屬化層下方。
11.根據(jù)權(quán)利要求8所述的方法，其中，所述多個(gè)有效去耦電容器形成在最上面的金屬 層間電介質(zhì)(MD)層中。
全文摘要
本發(fā)明公開(kāi)了接觸焊盤(pán)下方的MIM去耦電容器和集成電路結(jié)構(gòu)，該集成電路結(jié)構(gòu)包括一個(gè)或多個(gè)外部接觸焊盤(pán)，在其下直接形成諸如金屬絕緣體金屬(MIM)電容器的去耦電容器。在一個(gè)實(shí)施例中，去耦電容器形成在第一金屬化層之下，在另一實(shí)施例中，去耦電容器形成在最上面的金屬層間電介質(zhì)層中。去耦電容器的下極板電耦合至Vdd和Vss中的一個(gè)，而去耦電容器的上極板電耦合至另一個(gè)。去耦電容器可包括形成在外部接觸焊盤(pán)下面的去耦電容器陣列，并且可以包括一個(gè)或多個(gè)虛擬去耦電容器。一個(gè)或多個(gè)虛擬去耦電容器為MIM電容器，其中，上極板和下極板中的至少一個(gè)不電耦合至外部接觸焊盤(pán)。
文檔編號(hào)H01L21/02GK101847629SQ20101012289
公開(kāi)日2010年9月29日 申請(qǐng)日期2010年2月26日 優(yōu)先權(quán)日2009年2月27日
發(fā)明者謝禎輝, 謝豪泰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司