專利名稱：一種半導體結構的制作方法
技術領域：
本實用新型涉及一種半導體結構，尤其涉及一種應用于偶數(shù)個半導體結構。
背景技術：
同時參考圖1與圖2，圖1是現(xiàn)有技術中半導體結構的示意圖，圖2是 說明現(xiàn)有技術的工作實施例的示意圖。如圖1所示， 一半導體結構10包含 第一芯片11與第二芯片12。第一芯片11與第二芯片12包括三個極，其分 別為源極、閘極、以及漏極，第一芯片11與第二芯片12的腳位定義依序為
51、 Gl、 Dl/D2、 S2、 G2。
如圖2所示，將多個半導體結構10，如偶數(shù)個，在印刷電路板上布局時， 除了第一芯片11與第二芯片12的安排與打線將多個半導體結構10連結外， 現(xiàn)有技術是必需額外增加跳線13來達成。本例中應用四個半導體結構10， 其皆包含第一芯片11與第二芯片12，且腳位定義依序為S1、 Gl、 Dl/D2、
52、 G2。第二芯片12的S2可直接連結至VIN，當需要將第一芯片11的Sl 連結到GND時，則必需使用跳線13，才能夠將所有Sl有效的連結至GND。
由于半導體結構10內(nèi)部第一芯片11與第二芯片12的安排及打線方式， 使得在單層板PCB布局時，需加額外的跳線13，尤其在VIN及GND需要 較大的銅箔面積時，除了須增加額外成本外，更可能使電器特性劣化。
實用新型內(nèi)容
本實用新型的目的是提供一種半導體結構，用于解決現(xiàn)有技術中必須使 用跳線才能夠將兩個完全相同的半導體結構在PCB上做連結的問題。
為了解決上述問題，本實用新型提供出一種半導體結構，該半導體結構 包含一第二芯片與一第一芯片，其腳位定義依序為S2、 G2、 D2/D1、 Gl、 Sl;一相對應的現(xiàn)有技術中半導體結構，包含該第一芯片與該第二芯片，其
腳位定義依序為S1、 Gl、 Dl/D2、 S2、 G2;
當該半導體結構與該相對應的現(xiàn)有技術中半導體結構于一 PCB做布局 時，Sl可直接連結于一GND， S2則可直接連結于一 VIN。
該半導體結構與該相對應的現(xiàn)有技術中半導體結構是偶數(shù)或倍數(shù)。 該半導體結構與該相對應的現(xiàn)有技術中半導體結構包含相同數(shù)量的芯片。
本實用新型提出一種半導體結構，經(jīng)過改良的半導體結構在PCB布局 時，可以完全直接在PCB做連結，解決需藉由額外跳線輔助的問題。能夠有 效降低現(xiàn)有技術中技術的跳線成本，并減少電氣特性產(chǎn)生噪聲的干擾。
圖1是現(xiàn)有技術中半導體結構的示意圖。
圖2是說明現(xiàn)有技術中半導體結構的工作實施例的示意圖。
圖3是本實用新型的半導體結構的示意圖。
圖4是說明本實用新型的半導體結構的工作實施例的示意圖。
具體實施方式
同時參考圖3與圖4。圖3是本實用新型的半導體結構的示意圖。圖4 是說明本實用新型半導體結構的工作實施例的示意圖。如圖3所示，本實用 新型的半導體結構20包含一第二芯片12與一第一芯片11。第二芯片12與 第一芯片11的腳位定義依序為S2、 G2、 D2/D1、 Gl、 Sl。
如圖4所示，本實施例中的半導體結構10包含第一芯片與第二芯片， 其腳位定義為S1、 Gl、 Dl/D2、 S2、 G2。當半導體結構20與半導體結構10 進行打線與布局時，S1可直接連結至GND，而S2也能夠直接連結至VIN。 因此，完全解決額外跳線的問題。本實用新型適用于偶數(shù)個或倍數(shù)的半導體 結構，此半導體結構包含兩個芯片。
以上所述，僅為實用新型的最佳實施例而已，當不能依此限定本實 用新型實施的范圍。即凡本實用新型申請專利范圍所作的均等變化與修 飾，皆應仍屬本實用新型專利涵蓋的范圍內(nèi)。
權利要求1.一種半導體結構，其特征在于，該半導體結構包含一第二芯片與一第一芯片，其腳位定義依序為S2、G2、D2/D1、G1、S1；一相對應的現(xiàn)有技術中半導體結構，包含該第一芯片與該第二芯片，其腳位定義依序為S1、G1、D1/D2、S2、G2；當該半導體結構與該相對應的現(xiàn)有技術中半導體結構于一PCB做布局時，S1可直接連結于一GND，S2則可直接連結于一VIN。
2. 如權利要求1所述的半導體結構，其特征在于，該半導體結構與該 相對應的現(xiàn)有技術中半導體結構是偶數(shù)或倍數(shù)。
3. 如權利要求1所述的半導體結構，其特征在于，該半導體結構與該 相對應的現(xiàn)有技術中半導體結構包含相同數(shù)量的芯片。
專利摘要本實用新型公開了一種半導體結構，此半導體結構包含一第二芯片與一第一芯片，其腳位定義依序為S2、G2、D2/D1、G1、S1，一相對應的半導體結構，包含第一芯片與第二芯片，其腳位定義依序為S1、G1、D1/D2、S2、G2。當此半導體結構與此相對應的半導體結構于一PCB做布局時，S1可直接連結于一GND，S2則可直接連結于一VIN。本實用新型完全解決需要跳線輔助的問題并減少電氣特性產(chǎn)生噪聲的干擾。
文檔編號H01L25/00GK201397815SQ200920148749
公開日2010年2月3日 申請日期2009年3月27日 優(yōu)先權日2009年3月27日
發(fā)明者帆 蔡 申請人:杰力科技股份有限公司