專利名稱：絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及SOI(Silicon-On-Insulator，絕緣襯底上的硅)基集成電路，特別涉 及SOI基上橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(L匿OS)器件。
背景技術(shù)：
SOI技術(shù)是在頂層硅和襯底之間引入了一層埋氧化層。其可以實(shí)現(xiàn)集成電路中元 器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)。采用SOI材料制成的集成 電路還具有寄生電容小、集成密度高、器件速度快、制造工藝簡單、短溝道效應(yīng)小等特點(diǎn)，特 別適用于低壓低功耗電路。 在SOI材料上集成的LDMOS器件其與低壓邏輯電路完全采用介質(zhì)隔離，且有利于 避免LDMOS器件發(fā)生閂鎖效應(yīng)。超結(jié)(Super-Junction)MOSFET利用電荷平衡原理，對漂移 區(qū)高摻雜實(shí)現(xiàn)低導(dǎo)通損耗，且其擊穿電壓并無退化，由此產(chǎn)生了超結(jié)UMOS器件。
圖1為現(xiàn)有技術(shù)LDMOS器件結(jié)構(gòu)示意圖，其中Y方向自下而上分為襯底1、埋氧層 2和摻雜層(可為n型或p型，此處為n型)10。摻雜層10 X方向一端形成源極p阱3，另 一端形成漏極n+接觸區(qū)11 (其引出電極為器件的漏極D)，兩端之間的漂移區(qū)沿Z方向形成 交錯(cuò)排列的n型雜質(zhì)條81 、82 8i和p型雜質(zhì)條91 、92 9i。 n型雜質(zhì)條和p型雜質(zhì)
條與源極P阱3相接，源極p阱3中的源極n+接觸區(qū)5和背柵p+接觸區(qū)4由同一 電極引 出作為器件的源極S，源極p阱3此處作為n型LDMOS的溝道區(qū)。圖1中，柵氧化層6上方 的多晶硅柵電極7即為器件的柵極G。源極p阱3中，源極n+接觸區(qū)5與源極p阱3交界 的邊沿上方完全被柵氧化層6和多晶硅柵電極7覆蓋，且柵氧化層6與多晶硅柵電極7延 伸到漂移區(qū)中n型雜質(zhì)條81、82……8i和p型雜質(zhì)條91、92……9i上方。
漂移區(qū)n型雜質(zhì)條和p型雜質(zhì)條上方與氧化硅介質(zhì)相接(圖中未示出)，氧化硅介 質(zhì)也可為場氧化層介質(zhì)或金屬前介質(zhì)。圖1所示器件開啟時(shí)，電子電流通過源極P阱3表 面反型層、n型摻雜層10上方n型雜質(zhì)條81、82……8i到達(dá)漏極n+接觸區(qū)11。上述導(dǎo)電 過程中僅漂移區(qū)中部分雜質(zhì)條參與導(dǎo)電(n型雜質(zhì)條)，器件未達(dá)到完全利用，導(dǎo)通損耗較 大，特別是在高壓L匿OS結(jié)構(gòu)中更明顯。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，就是針對現(xiàn)有技術(shù)SOI基LDMOS器件中，僅部分漂移 區(qū)參與導(dǎo)電的問題，提供一種SOI基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，利用漂移區(qū)n型雜 質(zhì)條和P型雜質(zhì)條共同導(dǎo)電，達(dá)到漂移區(qū)的充分利用，降低導(dǎo)通損耗，提高器件性能。
本發(fā)明解決所述技術(shù)問題，采用的技術(shù)方案是絕緣襯底上的硅基橫向雙擴(kuò)散金 屬氧化物半導(dǎo)體器件，包括沿Y方向自下而上的襯底、埋氧層、摻雜層；所述摻雜層X方向一 端形成源極P阱，另一端形成漏極n+接觸區(qū)，其引出電極為器件的漏極；兩端之間的漂移區(qū) 沿Z方向形成交錯(cuò)排列的n型雜質(zhì)條和p型雜質(zhì)條，所述n型雜質(zhì)條和p型雜質(zhì)條與源極p 阱相接；源極P阱中有源極n+接觸區(qū)和背柵p+接觸區(qū)，其共同的引出電極為器件的源極；其特征在于，所述摻雜層X方向另一端形成漏極n阱，所述漏極n阱中形成沿Z方向交錯(cuò)排 列的漏極n+接觸區(qū)和漏極p+接觸區(qū)，其共同的引出電極為器件的漏極；漏極n阱邊沿與n 型雜質(zhì)條和P型雜質(zhì)條相接，所述漏極n+接觸區(qū)和漏極p+接觸區(qū)與所述漏極n阱邊沿有 間距。 具體的，所述間距為2 6 ii m。 進(jìn)一步的，所述漏極p+接觸區(qū)與漏極n+接觸區(qū)之間的距離d > 0。 推薦的，所述漏極p+接觸區(qū)和漏極n+接觸區(qū)在Z方向?qū)挾戎筒恍∮趎型雜質(zhì)
條和P型雜質(zhì)條在Z方向的寬度之和。 具體的，所述n型雜質(zhì)條和p型雜質(zhì)條在Z方向的寬度為1 lOiim，在Y方向深 度為0. 5 2iim。 具體的，所述漏極p+接觸區(qū)在Z方向的寬度為5 100 ii m，所述漏極n+接觸區(qū)在 Z方向的寬度為1 100 iim。 進(jìn)一步的，所述漏極p+接觸區(qū)和漏極n+接觸區(qū)在X方向、Y方向和Z方向的尺寸 可以相同或不同。 進(jìn)一步的，所述源極p阱和/或漏極n阱可以穿過摻雜層與埋氧層相接。 具體的，所述漏極n阱是通過在摻雜層注入磷元素?cái)U(kuò)散形成；所述磷元素注入劑
量為1E12/cm2 lE13/cm2。 進(jìn)一步的，所述半導(dǎo)體器件用于集成電路的有源元件。 本發(fā)明所產(chǎn)生的有益效果是，利用n型雜質(zhì)條和p型雜質(zhì)條共同參與導(dǎo)電，降低了 器件的導(dǎo)通電阻和損耗。本發(fā)明的器件制造工藝與低壓CMOS工藝兼容，器件開關(guān)速度快， 能夠適用于電平位移電路及功率集成電路的輸出級。


圖1是現(xiàn)有技術(shù)L匿0S器件結(jié)構(gòu)的剖視圖；
圖2是本發(fā)明實(shí)施例的L匿0S器件剖視圖；
圖3是圖2器件的等效電路圖； 圖4是本發(fā)明實(shí)例LDMOS器件與現(xiàn)有技術(shù)LDM0S器件正向?qū)ㄌ匦詫Ρ惹€；
圖5是本發(fā)明實(shí)施例的L匿0S器件導(dǎo)通時(shí)電子電流、空穴電流與總電流、漏極電壓 關(guān)系曲線。
附圖標(biāo)記如下1為襯底；2為埋氧層；10為摻雜層；3為源極p阱；13為漏極n阱；
5為源極n+接觸區(qū)；4為背柵p+接觸區(qū)；11為漏極n+接觸區(qū)；12為漏極p+接觸區(qū)；81、 82……8i為n型雜質(zhì)條；91、92……9i為p型雜質(zhì)條；7為多晶硅柵電極；6柵氧化層。
具體實(shí)施例方式
為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié) 合附圖及實(shí)施例，對本發(fā)明作進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以 詳細(xì)說明本發(fā)明的技術(shù)方案，并不用于限定本發(fā)明。 本發(fā)明的SOI基L匿0S器件，p型雜質(zhì)條與n型雜質(zhì)條在導(dǎo)通狀態(tài)時(shí)達(dá)到電荷平 衡，在關(guān)斷狀態(tài)時(shí)對于漂移區(qū)內(nèi)電場進(jìn)行調(diào)制，可以實(shí)現(xiàn)器件的高耐壓。本發(fā)明在摻雜層中
4設(shè)置漏極n阱，在漏極n阱中設(shè)置漏極p+接觸區(qū)和漏極n+接觸區(qū)，在器件漏極形成寄生晶 體管，該寄生晶體管發(fā)射極為漏極p+接觸區(qū)，基極為漏極n阱，集電極為漂移區(qū)中的p型雜 質(zhì)條。器件開啟時(shí)，器件傳導(dǎo)電子電流，電子電流被漏極11+接觸區(qū)所接收，其在漏極歐姆。+ 接觸區(qū)上產(chǎn)生壓降，開啟寄生晶體管，漂移區(qū)中P型雜質(zhì)條作為集電極傳導(dǎo)空穴電流，實(shí)現(xiàn) 低導(dǎo)通損耗。本發(fā)明的LDMOS器件可以達(dá)到200 700V的耐壓要求，可用在高壓電平位移 單元中，比如PDP(等離子顯示屏)尋址集成電路中。 當(dāng)在器件漏極D加低壓時(shí)，源極p阱表面形成電子反型層。源極n+接觸區(qū)與漏極 n+接觸區(qū)通過電子反型層、漂移區(qū)n型雜質(zhì)條、漏極n阱連接，器件開通時(shí)，在低壓工作條 件下傳導(dǎo)電子電流。n型雜質(zhì)條可以通過重?fù)诫s達(dá)到低導(dǎo)通電阻的目的；器件關(guān)斷時(shí)由于 P型雜質(zhì)條對n型雜質(zhì)條耗盡，不會(huì)影響器件耐壓。在上述傳導(dǎo)電子電流過程中，電子電流 由漏極n阱中漏極n+接觸區(qū)接收，在漏極n阱中沿Z方向流動(dòng)，在漏極p+接觸區(qū)上產(chǎn)生壓 降，當(dāng)壓降超過漏極P+接觸區(qū)與漏極n阱形成的pn結(jié)的內(nèi)建電勢后，漏極p+接觸區(qū)(相 當(dāng)于寄生晶體管的發(fā)射極)、漏極n阱(相當(dāng)于寄生晶體管的基極)與p型雜質(zhì)條(相當(dāng) 于寄生晶體管的集電極)形成的寄生晶體管開啟，傳導(dǎo)空穴電流。上述n型雜質(zhì)條和p型 雜質(zhì)條在開啟時(shí)同時(shí)傳導(dǎo)電流，為器件提供低阻通路。關(guān)斷時(shí)其相互耗盡，為器件提供"低" 摻雜漂移區(qū)。寄生晶體管基極為漏極n阱，由于其長度較小，基極中過剩載流子在較短時(shí)間 內(nèi)能夠去除，器件工作頻率不會(huì)明顯退化。
實(shí)施例 圖2是本例器件剖視圖，相比于圖1所示器件，通過在頂層n型摻雜層10漏端設(shè) 置n阱13，漏極n阱中設(shè)置漏極n+接觸區(qū)和漏極p+接觸區(qū)，從而引入寄生PNP晶體管，器 件能夠傳導(dǎo)空穴電流，使漂移區(qū)中n型雜質(zhì)條與p型雜質(zhì)條能夠充分利用。圖2中1為p 型襯底，2為埋氧層，在埋氧層2上形成頂層SOI摻雜層IO，本例摻雜層10為n型雜質(zhì)材料 (本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白其亦可為P型雜質(zhì)材料)。摻雜層10中，在X方向兩端分別通 過摻雜擴(kuò)散形成源極P阱3、漏極n阱13。源極p阱3作為器件的溝道區(qū)，其中還形成源極 n+接觸區(qū)5和背柵p+接觸區(qū)4，并由同一 電極弓I出作為本例器件的源極S。漏極n阱13中 形成沿Z方向交錯(cuò)排列的漏極p+接觸區(qū)12和漏極n+接觸區(qū)ll，其共同的引出電極為本 例器件的漏極D (圖2中僅示出了一塊漏極p+接觸區(qū)和一塊漏極n+接觸區(qū))。摻雜層10 上方有沿Z方向交錯(cuò)排列的n型雜質(zhì)條(圖中編號為81、82……8i)和p型雜質(zhì)條(圖中 編號為91、92……9i) 。 n型雜質(zhì)條與p型雜質(zhì)條交錯(cuò)并列于摻雜層10上方，其兩端分別 與源極P阱3邊沿和漏極n阱13邊沿相接。漏極p+接觸區(qū)12和漏極n+接觸區(qū)11與漏 極n阱13的上述邊沿有2 6 ii m的間距，漏極p+接觸區(qū)12和漏極n+接觸區(qū)11之間的 距離d > 0 (可以相切或間隔一定距離)。上述n型雜質(zhì)條、p型雜質(zhì)條、源極p阱3、漏極 n阱13完全包含于摻雜層10中。寄生的PNP晶體管由漏極p+接觸區(qū)12 (發(fā)射極)、漏極 n阱13(基極)和p型雜質(zhì)條91、92……9i構(gòu)成。當(dāng)傳導(dǎo)的電子在漏極p+接觸區(qū)12上超 過基極、發(fā)射極內(nèi)建電勢后，寄生晶體管開啟。器件關(guān)斷時(shí)，寄生晶體管中基極由于其長度 較短，過剩載流子將很快被電場抽走，保證器件頻率特性不會(huì)退化。為了保證所有n型雜質(zhì) 條和P型雜質(zhì)條都更好地參與導(dǎo)電，漏極P+接觸區(qū)和漏極n+接觸區(qū)在Z方向?qū)挾戎蛻?yīng) 不小于n型雜質(zhì)條和p型雜質(zhì)條在Z方向的寬度之和。 圖2所示器件的結(jié)構(gòu)特征為埋氧層2厚度(Y方向尺寸)1 5 i！ m ;摻雜層10厚度(Y方向尺寸)為2 20iim，長度(X方向尺寸)為30 100iim，其雜質(zhì)滿足降低表面 場(RESURF)注入劑量要求；源極p阱3長度(X方向尺寸)1.5 4iim，注入劑量為8E12/ cm2-1.6E13/cm2，結(jié)深(Y方向尺寸)1. 5 4 y m，注入雜質(zhì)為III族元素，例如硼(B);漏極 n阱13注入劑量為lE12/cm2-lE13/cm2，注入雜質(zhì)為V族元素，例如磷(P) ;p型雜質(zhì)條與 n型雜質(zhì)條結(jié)深(Y方向尺寸)約0.5 2iim，條寬(Z方向尺寸)為1 5iim，注入劑量 為1. 2E12/cm2-4E12/cm2， n型雜質(zhì)條注入雜質(zhì)為V族元素，例如磷(P)、砷(As) ， p型雜質(zhì) 條注入雜質(zhì)為III族元素或其化合物，例如B、BF2 ;漏極p+接觸區(qū)12在Z方向?qū)挾葹? 100 ii m ;漏極n+接觸區(qū)11在Z方向?qū)挾葹? 100 ii m ;漏極p+接觸區(qū)12和漏極n+接觸 區(qū)11在，在X方向、Y方向和Z方向的尺寸可以相同或不同。根據(jù)不同厚度的摻雜層IO，源 極P阱3和/或漏極n阱13可以穿過摻雜層與埋氧層相接。 圖3是本實(shí)施例器件等效電路圖，其中NMOS管14由多晶硅柵電極7、柵氧化層6、 源極P阱3，源極11+接觸區(qū)5，漂移區(qū)中n型雜質(zhì)條81，82……8i構(gòu)成；PNP晶體管17由漏 極P+接觸區(qū)12，漏極n阱13，漂移區(qū)中p型雜質(zhì)條91， 92……9i構(gòu)成；電阻16代表電流經(jīng) 過漏極n阱13產(chǎn)生的電阻；電阻15代表電流經(jīng)過漂移區(qū)中n型雜質(zhì)條81，82……8i所產(chǎn) 生的電阻；電阻18代表電流經(jīng)過漂移區(qū)中p型雜質(zhì)條91，92……9i所產(chǎn)生的電阻。
圖4、圖5是通過三維器件仿真軟件Davinci給出了本實(shí)例的仿真結(jié)果。其中p 型雜質(zhì)條和n型雜質(zhì)條條寬(Z方向尺寸)為5iim，峰值濃度為5E15/cm 結(jié)深(Y方向尺 寸)1.5iim。漂移區(qū)長度(X方向尺寸)25iim。漏極p+觸區(qū)12長度(Z方向尺寸)為28 y m， 漏極n+接觸區(qū)11長度(Z方向尺寸)為4iim。 圖4給出了本例器件與現(xiàn)有技術(shù)器件正向?qū)ㄌ匦詫Ρ惹€，當(dāng)漏電壓小于2. 5V 時(shí)，兩者導(dǎo)通能力相當(dāng)，現(xiàn)有技術(shù)器件電流略為偏大，其原因是漏極n+接觸區(qū)電阻較小，當(dāng) 漏極電壓大于2. 5V以后，本例器件開始傳導(dǎo)空穴電流，使得其導(dǎo)電能力急劇增加。曲線有 回跳現(xiàn)象，因?yàn)殚_始傳導(dǎo)空穴電流后，漂移區(qū)發(fā)生電導(dǎo)調(diào)制作用，出現(xiàn)負(fù)阻。圖4中橫軸為 電壓，縱軸為電流。 圖5給出了本例器件導(dǎo)通時(shí)電子電流、空穴電流與總電流與漏極電壓關(guān)系曲線， 可以明顯看出，漏極電壓2. 5V左右空穴電流開始增加，使得器件總電流增加。圖5中橫軸 為電壓，縱軸為電流。 根據(jù)器件導(dǎo)通時(shí)在XZ平面上電流分布(圖略)，可以明顯看出，現(xiàn)有技術(shù)器件僅 傳導(dǎo)電子電流，本發(fā)明的器件可以同時(shí)傳導(dǎo)電子電流和空穴電流，能夠充分利用漂移區(qū)中n 型雜質(zhì)條和P型雜質(zhì)條參與導(dǎo)電。 綜上所述，本發(fā)明通過在漏極電極設(shè)置n阱，在漏極n阱中設(shè)置漏極p+接觸區(qū)、漏 極n+接觸區(qū)，引入寄生PNP晶體管實(shí)現(xiàn)漂移區(qū)n型雜質(zhì)條和p雜質(zhì)條共同參與導(dǎo)電，能夠 達(dá)到功率集成電路對于低電阻的要求，可以達(dá)到200 700V器件耐壓要求，可用在高壓電 平位移單元中，該電平位移單元可應(yīng)用為PDP尋址集成電路中作為有源元件。
權(quán)利要求
絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括沿Y方向自下而上的襯底、埋氧層、摻雜層；所述摻雜層X方向一端形成源極p阱，另一端形成漏極n+接觸區(qū)，其引出電極為器件的漏極；兩端之間的漂移區(qū)沿Z方向形成交錯(cuò)排列的n型雜質(zhì)條和p型雜質(zhì)條，所述n型雜質(zhì)條和p型雜質(zhì)條與源極p阱相接；源極p阱中有源極n+接觸區(qū)和背柵p+接觸區(qū)，其共同的引出電極為器件的源極；其特征在于，所述摻雜層X方向另一端形成漏極n阱，所述漏極n阱中形成沿Z方向交錯(cuò)排列的漏極n+接觸區(qū)和漏極p+接觸區(qū)，其共同的引出電極為器件的漏極；漏極n阱邊沿與n型雜質(zhì)條和p型雜質(zhì)條相接，所述漏極n+接觸區(qū)和漏極p+接觸區(qū)與所述漏極n阱邊沿有間距。
2. 根據(jù)權(quán)利要求1所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特 征在于，所述間距為2 6iim。
3. 根據(jù)權(quán)利要求1或2所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件， 其特征在于，所述漏極。+接觸區(qū)與漏極11+接觸區(qū)之間的距離d > 0。
4. 根據(jù)權(quán)利要求1、2或3所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器 件，其特征在于，所述漏極P+接觸區(qū)和漏極n+接觸區(qū)在Z方向?qū)挾戎筒恍∮趎型雜質(zhì)條 和P型雜質(zhì)條在Z方向的寬度之和。
5. 根據(jù)權(quán)利要求4所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特 征在于，所述n型雜質(zhì)條和p型雜質(zhì)條在Z方向的寬度為1 10 m，在Y方向深度為0. 5 2 li m。
6. 根據(jù)權(quán)利要求5所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特 征在于，所述漏極P+接觸區(qū)在Z方向的寬度為5 100 ii m，所述漏極n+接觸區(qū)在Z方向的 寬度為1 100 iim。
7. 根據(jù)權(quán)利要求1 6任意一項(xiàng)所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo) 體器件，其特征在于，所述漏極P+接觸區(qū)和漏極n+接觸區(qū)在X方向、Y方向和Z方向的尺 寸可以相同或不同。
8. 根據(jù)權(quán)利要求1 7所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件， 其特征在于，所述源極P阱和/或漏極n阱可以穿過摻雜層與埋氧層相接。
9. 根據(jù)權(quán)利要求1 8任意一項(xiàng)所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo) 體器件，其特征在于，所述漏極n阱是通過在摻雜層注入磷元素?cái)U(kuò)散形成；所述磷元素注入 劑量為1E12/cm2 lE13/cm2。
10. 根據(jù)權(quán)利要求1 9所述的絕緣襯底上的硅基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件， 其特征在于，所述半導(dǎo)體器件用于集成電路的有源元件。
全文摘要
本發(fā)明涉及SOI基上橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件。本發(fā)明針對現(xiàn)有技術(shù)SOI基LDMOS器件中，僅部分漂移區(qū)參與導(dǎo)電的問題，公開了一種SOI基橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，利用漂移區(qū)n型雜質(zhì)條和p型雜質(zhì)條共同導(dǎo)電，達(dá)到漂移區(qū)的充分利用，降低導(dǎo)通損耗，提高器件性能。本發(fā)明的技術(shù)方案，通過在漏極電極設(shè)置n阱，在漏極n阱中設(shè)置漏極p+接觸區(qū)、漏極n+接觸區(qū)，引入寄生PNP晶體管實(shí)現(xiàn)漂移區(qū)n型雜質(zhì)條和p雜質(zhì)條共同參與導(dǎo)電，能夠達(dá)到功率集成電路對于低電阻的要求，可以達(dá)到200～700V器件耐壓要求，可用在高壓電平位移單元中，該電平位移單元可應(yīng)用為PDP尋址集成電路中作為有源元件。
文檔編號H01L29/78GK101771082SQ200910312670
公開日2010年7月7日 申請日期2009年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者孫鎮(zhèn), 廖紅, 梁濤, 羅波, 黃光佐, 黃勇 申請人:四川長虹電器股份有限公司