專利名稱：多重場板ldmos器件及其加工方法
技術領域：
本發(fā)明涉及一種多重場板LDMOS器件及其加工方法。
背景技術：
在功率LDMOS器件中，要求在滿足源漏擊穿電壓BVdss的前提下，盡可能地降低器件的源漏導通電阻Rds， on以降低器件的功率消耗，提高器件的工作效率。但是源漏擊穿電壓和導通電阻的優(yōu)化要求卻是相互矛盾的，在射頻(RF)L匿OS功率器件中，常采用場板(field plate)技術來緩和這一矛盾。常用的單一場板技術有著較大的局限性，因為場板的水平部分與半導體表面間的距離恒定，如圖1所示，但是理想的場板要求離開器件表面的距離不應是單一的。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種多重場板L匿OS器件及其加工方法，更好的緩解了源漏擊穿電壓與導通電阻的優(yōu)化要求之間的矛盾，改善L匿OS器件的性能。 本發(fā)明的技術方案是一種多重場板LDMOS器件，包括半導體本體，所述半導體本體表面設有至少兩個場板，所述每個場板具有與半導體本體表面平行的水平部分，不同場板的水平部分與半導體本體表面之間的距離不等。 進一步的，所述所有的場板都位于半導體本體的漏漂移區(qū)的上方。 進一步的，所述至少兩個場板的水平部分與半導體本體表面的距離逐次遞增。即
第一個場板最靠近半導體本體表面設置，第二個場板略遠，依次類推。該逐次遞增可以是線
性遞增，也可以是非均勻的遞增，但是較佳的為均勻線性逐次遞增。各場板的水平部分間在
橫向位置上可以有交疊，也可以沒有。 —種多重場板LDMOS器件的加工方法，包括以下步驟
1)加工半導體本體，包括了柵的形成； 2)于半導體本體的表面沉積一個介質(zhì)層，再于該介質(zhì)層上沉積一導電薄膜，所述導電膜經(jīng)由光刻和腐蝕工藝形成第一個場板； 3)隨后再依次沉積一個介質(zhì)層和導電薄膜，并經(jīng)由光刻和腐蝕工藝形成第二個場板； 4)根據(jù)需要制作的場板的個數(shù)重復步驟3)。如當只需要加工兩個場板時，就不需要重復步驟3);當需要加工三個場板時，就將步驟3)重復一次，依次類推。
本發(fā)明優(yōu)點是器件仿真計算表明，在所有其它的器件結構參數(shù)相同的條件下，對于具有相同的導通電阻的最優(yōu)化設計的單重場板U)MOS器件和最優(yōu)化設計的多重場板LDMOS器件，多重場板LDMOS器件的源漏擊穿電壓要高于單重場板LDMOS器件(如在上述條件下，具有接地的雙重場板L匿OS器件的源漏擊穿電壓為73V，具有接地的單重場板L匿OS器件的源漏擊穿電壓為61V)。這表明在相同的源漏擊穿電壓要求下，運用多重場板的U)MOS器件可以顯著增加N型漂移區(qū)的摻雜濃度，器件的導通電阻因而可以得到顯著的
3改善。


圖1為現(xiàn)有技術單重場板LDM0S器件的結構示意圖；
圖2為本發(fā)明具體實施例的結構示意圖；
圖3為本發(fā)明另一具體實施例第一個場板的連接示意圖；
圖4為本發(fā)明另一具體實施例第二個場板的連接示意圖。 其中1半導體本體；11漏漂移區(qū)；12P型重摻雜襯底；13P型外延層；14P型摻雜 連接或用導電物填充的溝槽；15P型重摻雜源區(qū)；16P型摻雜溝道區(qū)；17N型重摻雜源區(qū)； 18N型重摻雜漏區(qū)；19柵；110漏歐姆接觸區(qū)；lll源歐姆接觸區(qū)；2場板；2a第一個場板；2b 第二個場板；21水平部分；3介質(zhì)層；4a第一通孔；4b第二通孔；5a第一金屬；5b第二金屬。
具體實施例方式
下面結合附圖及實施例對本發(fā)明作進一步描述 實施例如圖2所示，一種源漏擊穿電壓在60V 120V之間的多重場板LDM0S器 件，包括半導體本體l，所述半導體本體1包括最下層的P型重摻雜襯底12， P型重摻雜襯 底12上的P型外延層13，P型外延層13上形成的P型重摻雜源區(qū)15、P型摻雜溝道區(qū)16、 N型摻雜漏漂移區(qū)ll和N型重摻雜漏區(qū)18，其中P型重摻雜區(qū)15和P型摻雜溝道區(qū)16相 連的位置上形成有N型重摻雜源區(qū)17。 P型重摻雜源區(qū)15和P型重摻雜襯底12之間還可 設置P型摻雜連接或用導電物填充的溝槽14，該溝槽14內(nèi)的P型摻雜或?qū)щ娢锱cP型重 摻雜襯底12相接觸；該溝槽還可以為用導電物填充的通孔。源歐姆接觸111設于P型重摻 雜源區(qū)15和N型重摻雜源區(qū)17的上表面，漏歐姆接觸區(qū)110設于N型重摻雜漏區(qū)18上表 面。所述半導體本體1上還形成有柵19。 如圖2所示，所述半導體本體1表面設有三個場板2，所述每個場板2具有與半導 體本體1表面平行的水平部分21，各場板2的水平部分21與半導體本體1表面之間的距離 成均勻線性逐次遞增。 所述場板2位于半導體本體1的漏漂移區(qū)11的上方。 如圖3和圖4所示為另一具體實施例的結構示意圖，其半導體本體1的結構與上 一實施例相同，但是場板2設有兩個，第一個場板2a的水平部分21距半導體本體1表面的 距離在0. 06微米 0. 5微米之間，水平的橫向擴展距離在0. 4微米 2微米之間。第二個 場板2b的水平部分距半導體本體1表面的距離在0. 1微米 1微米之間(無論取值如何， 第二場板的水平部分距離半導體本體1表面的距離要遠于第一場板)，水平的橫向擴展距 離在0.4微米 2微米之間。各場板2的水平部分間在橫向位置上有零交疊。各場板2可 由金屬或其它形式的導電物(如摻雜的多晶硅，硅化物等)組成，厚度在O. 05微米-0.5微 米間。 所述漏漂移區(qū)11的長度在2微米 6微米之間，漂移區(qū)的面摻雜濃度在1 6E12/ cm2之間。 —種多重場板L匿0S器件的加工方法，包括以下步驟
1)加工半導體本體l，包括形成柵19 ;
2)于半導體本體1的表面沉積一個介質(zhì)層3，該介質(zhì)層的厚度與沉積該介質(zhì)層前
原有的介質(zhì)層的厚度之和即為第一個場板水平部分距半導體本體表面的距離，再于該介質(zhì)
層3上沉積一導電薄膜，所述導電膜經(jīng)由光刻和腐蝕工藝形成第一個場板2a ; 3)隨后再依次沉積一個介質(zhì)層3和導電薄膜，并經(jīng)由光刻和腐蝕工藝形成第二個
場板2b ; 4)根據(jù)需要制作的場板的個數(shù)重復步驟3)。 以具有一層或一層以上金屬互連的U)M0S工藝中二個場板的情形為例，一個可能的場板接地方法為 1)沿著柵寬方向每隔20微米 200微米距離安排一個如圖3或圖4所示的從場板一或場板二到第一金屬5a的連接； 2)這些連接再通過第一金屬5a和第一通孔4a連接到N型重摻雜源區(qū)17和/或P型重摻雜源區(qū)15和/或源歐姆接觸區(qū)lll，從而實現(xiàn)了場板2與地即重摻雜襯底12的連接； 3)同樣也可通過第二金屬5b和第二通孔4b進行接地連接。 所述各場板可以接不同的直流電壓，也可以均接地，其中以各場板均接地效果為佳。而在普通的具有單個場板的U)M0S器件中，場板一般只接地，本發(fā)明場板的連接方法更加靈活些。 本發(fā)明尤其適合源漏擊穿電壓大于40-50V的LDMOS器件使用，緩解了源漏擊穿電壓與導通電阻的優(yōu)化要求之間的矛盾，改善U)MOS器件的性能。
權利要求
一種多重場板LDMOS器件，包括半導體本體(1)，其特征在于所述半導體本體(1)表面設有至少兩個場板(2)，所述每個場板(2)具有與半導體本體(1)表面平行的水平部分(21)，不同場板(2)的水平部分(21)與半導體本體(1)表面之間的距離不等。
2. 根據(jù)權利要求1所述的多重場板LDM0S器件，其特征在于所述場板(2)位于半導 體本體(1)的漏漂移區(qū)(11)的上方。
3. 根據(jù)權利要求1或2所述的多重場板LDM0S器件，其特征在于所述至少兩個場板 (2)的水平部分(21)與半導體本體(1)表面的距離逐次遞增。
4. 根據(jù)權利要求3所述的多重場板U)M0S器件，其特征在于所述至少兩個場板(2)的 水平部分(21)與半導體本體(1)表面的距離成均勻線性逐次遞增。
5. —種多重場板LDM0S器件的加工方法，其特征在于包括以下步驟1) 加工半導體本體(l)，包括了柵(19)的形成；2) 于半導體本體(1)的表面沉積一個介質(zhì)層(3)，再于該介質(zhì)層(3)上沉積一導電薄 膜，所述導電膜經(jīng)由光刻和腐蝕工藝形成第一個場板(2a);3) 隨后再依次沉積一個介質(zhì)層(3)和導電薄膜，并經(jīng)由光刻和腐蝕工藝形成第二個場 板(2b);4) 根據(jù)需要制作的場板的個數(shù)重復步驟3)。
全文摘要
本發(fā)明公開了一種多重場板LDMOS器件，包括半導體本體，半導體本體表面設有至少兩個場板，每個場板具有與半導體本體表面平行的水平部分，不同場板的水平部分與半導體本體表面之間的距離不等。一種多重場板LDMOS器件的加工方法，包括以下步驟1)加工半導體本體；2)于半導體本體的表面沉積一個介質(zhì)層，再于該介質(zhì)層上沉積一導電薄膜，經(jīng)光刻和腐蝕工藝形成第一個場板；3)隨后再依次沉積一個介質(zhì)層和導電薄膜，經(jīng)光刻和腐蝕工藝形成第二個場板；4)根據(jù)需要制作的場板的個數(shù)重復步驟3)。在相同的源漏擊穿電壓要求下，運用多重場板的LDMOS器件可以顯著增加N型漂移區(qū)的摻雜濃度，器件的導通電阻因而可以得到顯著的改善。
文檔編號H01L21/336GK101707208SQ200910174438
公開日2010年5月12日 申請日期2009年11月3日 優(yōu)先權日2009年11月3日
發(fā)明者陳強, 馬強 申請人:蘇州遠創(chuàng)達科技有限公司;遠創(chuàng)達科技(香港)有限公司;遠創(chuàng)達科技(開曼)有限公司