專利名稱：電容性元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用形成在襯底上的布線作為電極的電容性元件
(capacitative element)
背景技術(shù)：
在半導體集成電路中，以多種方式來設(shè)計采用形成在半導體襯底上的布線作為電極的電容性元件。例如，在日本專利早期公開No. Sho 64-084616 (下文中稱為專利文獻1)中公開的電容性元件具有這樣一種結(jié)構(gòu)，其中第一電極和第二電極分別被形成為下凹梳狀的形狀，并且第一電極中具有各個下凹梳狀部分(這些部分通過電介質(zhì)彼此嚙合)的多個層被層疊。在該電容性元件中，電極結(jié)構(gòu)以這樣的方式反轉(zhuǎn)，該方式使得第一電極和第二電極在上層和下層中彼此面對。
另外，日本專利早期公開No. 2000-252428 (下文中稱為專利文獻2)公開了一種電容性元件，該元件的構(gòu)造方式使得第一電極和第二電極交替地部署在第一層中，且第一 電極和第二電極交替地部署在第二層中以便與第一層中的第一電極和第二電極交叉，并且該圖案被重復形成。在這種情況下，第一和第二層中的第一電極以及第一和第二層中的第二電極分別通過過孔彼此相連。
另外，美國專利No. 6，690，570 (下文中稱為專利文獻3)公開了一種電容性元件，該元件的構(gòu)造方式使得在第一層和第二層的每一個中，第一電極和第二電極被交替部署在相同方向上，并且在第三層和第四層的每一個中，第一電極和第二電極被交替部署在相同方向上，該方向與第一層和第二層的每一個中的第一電極和第二電極的部署方向垂直相交。在這種情況下，第一至第四層中的第一電極和第一至第四層中的第二電極分別通過過孔彼此相連。另外，日本專利申請No. 2005-108874 (下文中稱為專利文獻4)公開了一種電容性元件，該元件具有一個電極被另一個電極屏蔽(shield)的功能。在該電容性元件中，具有下凹梳狀形狀的第一電極和具有另一下凹梳狀形狀的第二電極通過第一層中的電介質(zhì)彼此嚙合，并且具有下凹梳狀形狀的第一電極在外部的三個側(cè)面上被具有另一下凹梳狀形狀的第二電極所包圍。
上述任何一種電容性元件都具有這樣一種結(jié)構(gòu)，該結(jié)構(gòu)使得在采用布線的同時充分獲得了每單位面積的電容。

發(fā)明內(nèi)容
然而，在專利文獻1、 2和3中公開的電容性元件中的每一種具有這樣的結(jié)構(gòu)，即外部電容性耦合很容易被加到電容性元件的兩個電極上。外部電容性耦合對模擬電路的特性產(chǎn)生了不好的影響。另外，在專利文獻4中描述的電容性元件的情況下，盡管屏蔽結(jié)構(gòu)是由外部第二電極形成的，但是第二電極的下凹梳狀部分在某一層中彼此相鄰，因而每單位面積的電容丟失。
為了解決上述問題做出了本發(fā)明，因此，希望提供一種能夠充分地獲得每單位面積的電容、同時抑制外部電容性耦合的電容性元件。
為了達到上述要求，根據(jù)本發(fā)明的一個實施例，提供了一種電容性元件，包括形成在襯底上的第一電極；以及第二電極，所述第二電極被設(shè)置為在第一電極和第二電極之間夾有電介質(zhì)，并且沿著襯底的表面在四個側(cè)面上包圍第一電極。
根據(jù)本發(fā)明的實施例，在組成電容性元件的第一電極和第二電極中，第二電極被形成為在四個側(cè)面上包圍第一電極。因此，基于由第二電極提供的屏蔽效應，可以抑制外部電容性耦合。
另外，在本發(fā)明的實施例中， 一個單位電容性元件包括第一電極和第二電極，并且多個單位電容性元件沿著襯底的表面彼此相連，從而構(gòu)造了一個單位電容性元件層。而且，多個單位電容性元件層在垂直于襯底的表面的方向上層疊。
4結(jié)果，可以充分地獲得每單位面積的電容，同時產(chǎn)生由第二電極提供的屏蔽效應。
另外，根據(jù)本發(fā)明，位于單位電容性元件層內(nèi)部的第二電極的一部分和第一電極沿著襯底的表面在四個側(cè)面上被第二電極的最外側(cè)部分所包圍。另外，與第二電極導通的屏蔽電極被形成在單位電容性元件層的最上層和最下層中的至少一個上。
結(jié)果，可以進一步增強由第二電極提供的屏蔽效應。
如前所述，根據(jù)本發(fā)明，可以提供這樣一種電容性元件，該元件在采用形成在襯底上的布線作為電容性元件的電極時，能夠充分地獲得每單位面積的電容，同時抑制外部電容性耦合。


圖1A至1C分別是示出本發(fā)明的電容性元件的單位電容性元件的結(jié)構(gòu)的示意性透視圖2A至2C分別是示出通過將圖1A至1C中所示的單位電容性元件
彼此組合而獲得的電容性元件層的結(jié)構(gòu)的頂視圖3是示出通過在圖2A中所示的作為第一層的單位電容性元件層之
上堆疊圖2B中所示的作為第二層的單位電容性元件層所構(gòu)造的電容性元
件的頂視圖4是示出采樣-保持電路的配置的電路圖5是說明圖4中所示的采樣-保持電路的操作的定時圖6是示出根據(jù)本發(fā)明第一實施例的電容性元件的結(jié)構(gòu)的透視圖7A至7C分別是示出第一實施例的電容性元件的第一層的電容性元
件層、第二層的電容性元件層和第三層的電容性元件層的結(jié)構(gòu)的頂視圖；圖8是示出根據(jù)本發(fā)明第二實施例的電容性元件的結(jié)構(gòu)的透視圖；圖9A至9C分別是示出第二實施例的電容性元件的第一層的電容性元
件層、第二層的電容性元件層和第三層的電容性元件層的結(jié)構(gòu)的頂視圖；圖IO是示出根據(jù)本發(fā)明第三實施例的電容性元件的結(jié)構(gòu)的透視圖；圖IIA至IIC分別是示出第三實施例的電容性元件的第一層的電容性元件層、第二層的電容性元件層和第三層的電容性元件層的結(jié)構(gòu)的頂視
圖12是示出根據(jù)本發(fā)明第四實施例的電容性元件的結(jié)構(gòu)的透視圖；圖13A至13C分別是示出第四實施例的電容性元件的第一層的電容性
元件層、第二層的電容性元件層和第三層的電容性元件層的結(jié)構(gòu)的頂視
圖14是示出根據(jù)本發(fā)明第五實施例的電容性元件的結(jié)構(gòu)的透視圖；圖15A至15C分別是示出第五實施例的電容性元件的第一層的電容性
元件層、第二層的電容性元件層和第三層的電容性元件層的結(jié)構(gòu)的頂視
圖16是示出根據(jù)本發(fā)明第六實施例的電容性元件的結(jié)構(gòu)的透視圖；圖17A至17E分別是示出第六實施例的第一層的屏蔽電極、第二層的
電容性元件層、第三層的電容性元件層、第四層的電容性元件層和第五層
的電容性元件的屏蔽電極的結(jié)構(gòu)的頂視圖。
具體實施例方式
下面將參考附圖詳細描述本發(fā)明的優(yōu)選實施例。單位電容性元件的結(jié)構(gòu)
圖1A至1C分別是示出本發(fā)明的電容性元件的第一至第三示例的單位電容性元件的結(jié)構(gòu)的示意性透視圖。本發(fā)明的電容性元件采用了在半導體襯底(作為襯底示例)上形成的布線來作為其電極，并且被分層構(gòu)造，每層中都形成有布線。
單位電容性元件具有這樣一種結(jié)構(gòu)，其中電介質(zhì)被插入在各自利用布線形成的第一電極10和第二電極20之間。如圖1A至1C中的每一幅所示，單位電容性元件包括第一電極10和第二電極20。在這種情況下，第二電極20被設(shè)置為通過電介質(zhì)面向第一電極10，并且沿著半導體襯底的表面在所有四個側(cè)面上包圍第一電極10。這里，盡管未示出電介質(zhì)，但是在第一電極10和第二電極20之間設(shè)置了電介質(zhì)。
本發(fā)明的電容性元件采用了這樣一種結(jié)構(gòu)，即在半導體襯底上形成的布線層中，第二電極20在所有四個側(cè)面上包圍第一電極10。只有利用該單位電容性元件的結(jié)構(gòu)，第一電極IO才被第二電極20屏蔽，并且因而外部的電容性耦合才很難被加到第一電極10上。另外，第一電極IO可以具有任意形狀，只要第一電極10在所有四個側(cè)面上被第二電極20包圍即可。
圖2A至2C分別是示出通過分別按不同方式將圖1A至1C中所示的單位電容性元件彼此組合而獲得的第一至第三示例的電容性元件層的結(jié)構(gòu)的頂視圖。
圖2A中所示第一示例的單位電容性元件層具有這樣一種結(jié)構(gòu)，即多個單位電容性元件(每個如圖1A中所示)沿著半導體襯底的表面彼此相連。在這種情況下，每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。在圖2A中所示第一示例的單位電容性元件層的情況下，五個單位電容性元件橫向彼此相連。另外，每個單位電容性元件的第一電極IO在所有四個側(cè)面上被與第一電極IO—同組成相應的一個單位電容性元件的第二電極20的相應部分所包圍。另外，就通過彼此相連五個單位電容性元件(每個如圖1A所示)而構(gòu)造的整個單位電容性元件層而言，五個第一電極IO和第二電極20中位于整個單位電容性元件層內(nèi)部的四個部分在所有四個側(cè)面上被第二電極20的最外側(cè)部分所包圍。
圖2B中所示第二示例的單位電容性元件層具有這樣一種結(jié)構(gòu)，即多個單位電容性元件(每個如圖1A中所示)沿著半導體襯底的表面彼此相連，另外圖1B中所示的單位電容性元件在與多個單位電容性元件(每個如圖1A所示)的部署方向垂直相交的方向上連接到該多個單位電容性元件(每個如圖1A所示)。具體而言，在圖2B中所示第二示例的單位電容性元件層中，六個單位電容性元件彼此相連。在這種情況下，在六個單位電容性元件中，五個單位電容性元件在與圖2A中所示的第一層相同的方向上彼此相連，但是另有一個單位電容性元件在與這五個單位電容性元件的部署方向垂直相交的方向上連接到這五個單位電容性元件的一端。在與這五個單位電容性元件的部署方向垂直相交的方向上相連的一個單位電容性元件的第一電極IO被用于構(gòu)造兩端子電容性元件。這將稍后描述。
同樣在圖2B中所示的單位電容性元件層的情況下，每個單位電容性元件的第一電極IO在所有四個側(cè)面上被與第一電極IO—同組成相應的一個單位電容性元件的第二電極20的相應部分所包圍。另外，就通過彼此相連六個單位電容性元件而構(gòu)造的整個單位電容性元件層而言，六個第一電極10和第二電極20中位于整個單位電容性元件層內(nèi)部的五個部分在所有四個側(cè)面上被第二電極20的最外側(cè)部分所包圍。
圖2C中所示的單位電容性元件層具有與圖2A中所示第一層中的單位電容性元件層相同的結(jié)構(gòu)。然而，在這種情況下，圖2C中所示五個單位電容性元件的第一電極IO的部署方向與圖2A中所示五個單位電容性元件的第一電極10的部署方向垂直相交。
在圖2A至2C所示的每個單位電容性元件中，由于作為第一電極10和第二電極20的相應部分之間的間隔的布線寬度"d"較窄，因此獲得了高電容。另外，由于每個第一電極10的圓周長度較長，因此獲得了高電容。這一結(jié)構(gòu)提供了與現(xiàn)有技術(shù)中相同的效果，利用該結(jié)構(gòu)，細長布線在采用布線的電容性元件中彼此平行地布置。因而，可以增大每單位面積的電容。當然，被第二電極20的相應部分包圍的第一電極10被第二電極20的相應部分屏蔽。
注意，這里例示了單位電容性元件層的三種結(jié)構(gòu)。然而，可以采用這樣一種結(jié)構(gòu)，其中多個單位電容性元件沿著半導體襯底的表面以矩陣形式彼此相連，或者也可以采用任何其他合適的組合來作為該結(jié)構(gòu)。另外，電容性元件層可以以僅僅單層(其中每一層是單位電容性元件層)的形式來構(gòu)造，或者電容性元件層可以通過在垂直于半導體襯底的表面的方向上層疊多個單位電容性元件層來構(gòu)造。
使用了多個圖2A至2C中所示的單位電容性元件層在垂直于半導體襯底的表面的方向上被層疊的多層結(jié)構(gòu)，從而構(gòu)造了一種電容性元件，其中第一電極中的每一個被第二電極的相應部分屏蔽。
當使用多層結(jié)構(gòu)時，其中第一和第二層的第一電極彼此重疊的部分與其中第一和第二層的第二電極彼此重疊的部分分別通過過孔彼此相連。結(jié)
8果，獲得了這樣一種電容性元件，其中第二層布線和第一層布線被短路，
并且第一電極10中的每一個被第二電極20的相應部分所覆蓋。
就此而言，當圖2B中所示的單位電容性元件層被用作第二層的單位電容性元件層時，分別從被部署為彼此垂直相交的單位電容性元件中抽取出共同的一個端子，從而使得可以容易地構(gòu)造兩端子電容性元件。
圖3是示出這樣一種狀態(tài)的頂視圖，其中圖2B中所示的單位電容性元件層(作為第二層)被堆疊在圖2A中所示的單位電容性元件層(作為第一層)之上。如圖3所示，單位電容性元件的集合以及多個單位電容性元件層通過過孔(每個在圖3中由標記X指示)被短路，從而使得可以形成這樣一種兩端子電容性元件，其中第一電極10中的每一個被第二電極20的相應部分屏蔽。
另外，本實施例的該電容性元件層采用了這樣一種結(jié)構(gòu)，即第一電極IO和第二電極20被必然地、交替地部署在同一層內(nèi)，并且因而相同電極并不彼此相鄰地部署。因此，與現(xiàn)有電容性元件的結(jié)構(gòu)的情況(其中在外圍部分中，相同電極彼此相鄰地部署)相比，可以增大每單位面積的電容。
這里，將描述屏蔽功能的效果。為了在以CMOS (互補金屬氧化物半導體)工藝獲得的模擬電路中實現(xiàn)模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、濾波器電路等，在某些情況下采用了采樣-保持電路。接著，現(xiàn)在將描述當本發(fā)明的電容性元件被應用于簡單的采樣-保持電路時的效果。
圖4是示出采樣-保持電路的配置的電路圖。采樣-保持電路由三個開關(guān)Sl、 S2和S3控制。開關(guān)Sl的一個端子(反相輸入端子)連接到運算放大器Al的一個端子和電容性元件Cl的一個端子中的每一個，并且開關(guān)Sl的另一個端子連接到運算放大器Al的輸出端子和開關(guān)S3的另一個端子中的每一個。
開關(guān)S2的一個端子連接到Vin，并且開關(guān)S2的另一個端子連接到電容性元件Cl的另一個端子和開關(guān)S3的一個端子中的每一個。運算放大器Al的正(+)端子(非反相輸入端子)連接到參考電壓Vref。
接下來，將描述圖4中所示的采樣-保持電路的兩種工作狀態(tài)。其中開關(guān)Sl和S2中的每一個處于ON (接通)狀態(tài)并且開關(guān)S3處于OFF (關(guān)斷)狀態(tài)的工作狀態(tài)是采樣模式。在采樣模式中，運算放大器Al工作在緩沖器狀態(tài)中，因此Vout-Vb Vref (其中Vb是節(jié)點B處的電壓)并且Vin-Va的關(guān)系成立。此時，電容性元件C1被充電以電荷量K電容性元件CI的電容)x(Vin-Vref))。
其中開關(guān)SI和S2中的每一個處于OFF狀態(tài)并且開關(guān)S3處于ON狀態(tài)的工作狀態(tài)為保持模式。在保持模式中，關(guān)系Vb Vref成立，因為節(jié)點B在通過電容性元件Cl對運算放大器Al進行負反饋的狀態(tài)中被虛擬接地。
當從開關(guān)S1、 S2和S3生成的電荷被忽視時，關(guān)系Va-Vout-Vin成立，因為累積在電容性元件Cl中的電荷被保留。當信號線DX被布線在圖3中所示的采樣-保持電路附近時，在節(jié)點A和信號線DX之間發(fā)生寄生電容Cpa。另外，在節(jié)點B和信號線DX之間發(fā)生寄生電容Cpb。
當信號Vin、 VDX等以如圖5的定時圖所示的方式被輸入時，圖4中所示的采樣-保持電路在從t0到tl的時間段內(nèi)變?yōu)椴蓸幽Ｊ?，并且在tl時和tl之后變?yōu)楸３譅顟B(tài)。另外，在從tl到t2的時間段內(nèi)，關(guān)系Vout =Vin成立。
下面將描述當圖4中所示的采樣-保持電路處于保持狀態(tài)時、在布線DX的電壓VDX在t2定時從0 V改變到Vd的情況下的電路操作。當布線DX的電壓VDX從0改變到Vd時，(Cpa x Vd)的電荷量通過寄生電容Cpa被傳送到節(jié)點A。 (Cpa x Vd)的電荷量是通過運算放大器Al的輸出端子提供的，因為在節(jié)點A和運算放大器Al的輸出端子之間產(chǎn)生短路。因此，即使當寄生電容Cpa寄生在節(jié)點A上時，采樣-保持電路的輸出值Vout也保持在Vin。
另外，當布線DX的電壓VDX從0 V改變到Vd時，(CpbxVd)的電荷量通過寄生電容Cpb被傳送到節(jié)點B。此時，(Cpb x Vd)的電荷量被原樣保持，因為電荷無論如何都不會提供到節(jié)點B。結(jié)果，電容性元件Cl中的電荷量變?yōu)?(Cl的電容)x (Vin - Vref) + Cpb x Vd}，并且因而輸出電壓Vout變?yōu)?Vin + Cpb x Vd/Cl)。這表示在當圖4中所示的采樣-保持電路處于保持狀態(tài)時信號DX的電壓VDX改變的情況下，發(fā)生(Cpb xVd/Cl)的誤差。
由于當本發(fā)明被應用于電容性元件Cl時寄生電容Cpb很難發(fā)生，因此關(guān)系Vout -Vin成立，并且因而輸出了來自原始電路特性的電壓。當使用現(xiàn)有的電容性元件時，需要采取某一種類的措施以減小該誤差。因此，采取措施以應對誤差電壓導致芯片面積的增大。本實施例的電容性元件被用在以上述方式利用采樣和保持的電路中，這使得可以獲得改善模擬電路的特性和減小芯片面積的效果。
第一實施例
圖6是示出根據(jù)本發(fā)明第一實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖7A至7C分別是第一實施例的電容性元件的第一至第三層的頂視圖。具體而言，圖7A示出了第一實施例的電容性元件的第一層的結(jié)構(gòu)，圖7B示出了第一實施例的電容性元件的第二層的結(jié)構(gòu)，圖7C示出了第一實施例的電容性元件的第三層的結(jié)構(gòu)。如圖7A至7C所示，第一層中第一電極10中的每一個具有細長的桿狀形狀，并且第二電極20被形成為包圍第一電極10。這一結(jié)構(gòu)提供了這樣的單位電容性元件層，其中多個單位電容性元件(每個如圖1A至1C中的任一個所示)沿著半導體襯底(未示出)的表面彼此相連。
在圖7A所示的第一層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個上。
具有以下結(jié)構(gòu)的單位電容性元件層被設(shè)在第二層中與各個單位電容性元件的五個第一電極10中的每一個垂直相交的單位電容性元件的第一電極10與第一層類似地被設(shè)在單位電容性元件層的末端部分(endportion)中。圖7B所示第二層中的結(jié)構(gòu)具有六個單位電容性元件，其中五個單位電容性元件具有設(shè)在與第一層相同的方向上的各個第一 電極10 ，并且另一個單位電容性元件具有設(shè)在與那五個單位電容性元件的五個第一
電極的部署方向垂直相交的方向上的第一電極10。另外，在一些部分(每個部分在圖7A和7B中由標記X指示)中分別設(shè)有過孔，在這些部分中，當從垂直于襯底表面的方向看時，第一和第二層的第一電極10彼此重疊，并且第一和第二層的第二電極20彼此重疊。結(jié)果，第一和第二層的第一電極以及第一和第二層的第二電極各自變?yōu)閷顟B(tài)。
圖7C中所示的第三層具有與圖7A中所示的第一層相同的結(jié)構(gòu)。也就是說，其中具有被第二電極20的相應部分所包圍的各個第一電極10的多個單位電容性元件橫向彼此相連的單位電容性元件層被設(shè)在第三層中。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。
在圖7C所示第三層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個上。
在一些部分中分別設(shè)有過孔，在這些部分中，當從垂直于襯底表面的方向看時，第二和第三層的第一電極10彼此重疊，并且第二和第三層的第二電極20彼此重疊。結(jié)果，第二和第三層的第一電極以及第二和第三層的第二電極各自變?yōu)閷顟B(tài)。
在第一實施例中，電容器由同一層內(nèi)的第一電極10和第二電極20組成。另外，設(shè)置了過孔，通過這些過孔每一相鄰的兩層的第一電極和每一相鄰的兩層的第二電極彼此相連，從而在第一電極10的每個過孔和第二電極20的每個過孔之間也構(gòu)造了電容器。結(jié)果，可以增大每單位面積的
電^* o
應當注意，盡管第一實施例采用了這樣的結(jié)構(gòu)，即第一電極中的每一個在所有四個側(cè)面上被第二電極的相應部分所包圍，但是只要采用該結(jié)構(gòu)，則獲得第一電極中的每一個與外部之間的導通是不可能的。為了應對
12該何題，在作為第二層的最外側(cè)圓周的第二電極20的一部分中設(shè)置縫隙21，以便將在所有四個側(cè)面上被第二電極20的相應部分所包圍的第一電極10中的每一個連接到外部。另外，通過縫隙21設(shè)置了到第一電極10中的相應一個的連接端子11。結(jié)果，構(gòu)造了這樣一種電容性元件，其具有連接端子11和包圍外圓周的第二電極20的最外側(cè)部分這兩個端子，并且被第二電極20屏蔽。第二實施例
圖8是示出根據(jù)本發(fā)明第二實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖9A至9C分別是第二實施例的電容性元件的第一至第三層的頂視圖。具體而言，圖9A示出了第二實施例的電容性元件的第一層的結(jié)構(gòu)，圖9B示出了第二實施例的電容性元件的第二層的結(jié)構(gòu)，圖9C示出了第二實施例的電容性元件的第三層的結(jié)構(gòu)。如圖9A至9C所示，第一層中第一電極10中的每一個具有細長的桿狀形狀，并且第二電極20被形成為包圍第一電極10。這一結(jié)構(gòu)提供了這樣的單位電容性元件層，其中多個單位電容性元件(每個如圖1A至1C中的任一個所示)沿著半導體襯底(未示出)的表面彼此相連。
在圖9A所示的第一層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個上。
圖9B中所示的第二層的單位電容性元件層具有與圖9A中所示的第一層的單位電容性元件層相同的結(jié)構(gòu)。然而，第二層的單位電容性元件層的第一電極10中的每一個被部署在與第一層的單位電容性元件層的第一電極10的部署方向垂直相交的方向上。在圖9B所示的第二層的結(jié)構(gòu)中，每兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難
13被加到第一電極10中的每一個上。
圖9C中所示的第三層的結(jié)構(gòu)具有與第一層的結(jié)構(gòu)相同的形狀。結(jié)果，第三層中各自在所有四個側(cè)面上被第二電極20的相應部分所包圍的第一電極IO被布置在與第二層中的第一電極IO垂直相交的方向上。在圖9C所示的第三層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個上。
對于第一至第三層，在一些部分(每個在圖9A和9B中由標記X指示)中分別設(shè)置了過孔，在這些部分中，當從垂直于襯底表面的方向看時，第一和第二層的第一電極10彼此重疊，并且第一和第二層的第二電極20彼此重疊。另外，在一些部分中分別設(shè)置了過孔，在這些部分中，當從垂直于襯底表面的方向看時，第二和第三層的第一電極10彼此重疊，并且第二和第三層的第二電極20彼此重疊。在第二實施例中，電容器由同一層內(nèi)的第一電極IO和第二電極20組成。另外，設(shè)置了過孔，通過這些過孔每一相鄰的兩層的第一電極和每一相鄰的兩層的第二電極分別彼此相連，從而在第一電極10的每個過孔和第二電極20的每個過孔之間也構(gòu)造了電容器。結(jié)果，可以增大每單位面積的電容。
應當注意，盡管第二實施例采用了這樣的結(jié)構(gòu)，即第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍，但是只要采用該結(jié)構(gòu)，則獲得第一電極中的每一個與外部之間的導通是不可能的。為了應對該問題，在作為第二層的最外側(cè)圓周的第二電極20的一部分中設(shè)置縫隙21，以便將在所有四個側(cè)面上被第二電極20的相應部分所包圍的第一電極10中的每一個連接到外部。另外，通過縫隙21設(shè)置了到第一電極10中的相應一個的連接端子11。
在第二實施例的電容性元件中，使得第二層中第一電極10的部署方向與第一和第三層中第一電極10的部署方向垂直相交。另外，第一和第二層的第一電極10以及第一和第二層的第二電極通過第一電極中的過孔和第二電極中的過孔各自變?yōu)閷顟B(tài)。由于第二電極20的一部分和第一電極10完全以矩陣形式部署，因此獲得了這樣一種結(jié)構(gòu)，利用該結(jié)構(gòu)，與第一實施例的電容性元件的情況相比可以減小寄生電容。
第三實施例
圖10是示出根據(jù)第三實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖IIA至IIC分別是第三實施例的電容性元件的第一至第三層的頂視圖。具體而言，圖IIA示出了第三實施例的電容性元件的第一層的結(jié)構(gòu)，圖11B示出了第三實施例的電容性元件的第二層的結(jié)構(gòu)，圖IIC示出了第三實施例的電容性元件的第三層的結(jié)構(gòu)。如圖11A至11C所示，第一層中第一電極10中的每一個具有細長的桿狀形狀，并且第二電極20被形成為包圍第一電極10。這一結(jié)構(gòu)提供了這樣的單位電容性元件層，其中多個單位電容性元件(每個如圖1A至1C中的任一個所示)沿著半導體襯底(未示出)的表面彼此相連。
在圖11A所示的第一層的結(jié)構(gòu)中，八個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個上。
具有以下結(jié)構(gòu)的單位電容性元件層被設(shè)在第二層中各自具有與第一層中的單位電容性元件的第一電極10中的每一個垂直相交的第一電極10的多個單位電容性元件與第一層類似地被設(shè)在單位電容性元件層的末端部分中。在圖IIB所示的第二層的結(jié)構(gòu)中，具有與在和第一層中相同方向部署的第一電極10垂直相交的各個第一電極10的單位電容性元件被以與第一層中相同的方向部署，且每兩個第一電極10中部署一個。
圖IIC中所示的第三層具有與圖IIA中所示的第一層相同的結(jié)構(gòu)。也就是說，其中具有各個第一電極10 (每個第一電極10在所有四個側(cè)面上被第二電極20所包圍)的多個單位電容性元件橫向彼此相連的單位電容性元件層被設(shè)在第三層中。在圖IIC所示的第三層的結(jié)構(gòu)中，八個單位電容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極
20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電 極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。
對于第一至第三層，在一些部分(每個在圖IIA和IIB中由標記X指 示)中分別設(shè)置了過孔，在這些部分中，當從垂直于襯底表面的方向看 時，每一相鄰的兩層的第一電極10彼此重疊，并且每一相鄰的兩層的第 二電極20的一部分彼此重疊。在第三實施例中，電容器由同一層內(nèi)的第 一電極IO和第二電極20組成。另外，設(shè)置了過孔，通過這些過孔每一相 鄰的兩層的第一電極和每一相鄰的兩層的第二電極的一部分分別彼此相 連，從而在第一電極10的每個過孔和第二電極20的每個過孔之間也構(gòu)造 了電容器。結(jié)果，可以增大每單位面積的電容。
另外，在圖IIB所示的第二層中，為了外部連接到第一電極IO，在設(shè) 在第二層內(nèi)的單位電容性元件層的末端部分中的各個單位電容性元件中， 設(shè)置了縫隙21以便分別對應于這些單位電容性元件。另外，通過縫隙21 分別設(shè)置了到第一電極10的連接端子11。由于在第三實施例中，在第二 層內(nèi)的電容性元件層的末端部分中設(shè)置了四個單位電容性元件，因此提供 了四個縫隙21和四個連接端子11，以便分別對應于設(shè)在其末端部分中的 四個單位電容性元件。結(jié)果，可以構(gòu)造具有四個連接端子11并且第二電 極20的最外側(cè)部分包圍外圓周的多端子電容性元件。在第三實施例中， 可以構(gòu)造這樣一種電容性元件，其中無論多端子類型如何，第一電極10 都被第二電極20屏蔽。
第四實施例
圖12是示出根據(jù)第四實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖 13A至13C分別是第四實施例的電容性元件的第一至第三層的頂視圖。具 體而言，圖13A示出了第四實施例的電容性元件的第一層的結(jié)構(gòu)，圖13B 示出了第四實施例的電容性元件的第二層的結(jié)構(gòu)，圖13C示出了第四實施 例的電容性元件的第三層的結(jié)構(gòu)。如圖13A至13C所示，第一層中第一電 極10中的每一個具有細長的桿狀形狀，并且第二電極20被形成為包圍第 一電極10。這一結(jié)構(gòu)提供了這樣的單位電容性元件層，其中多個單位電容性元件(每個如圖1A至1C中的任一個所示)沿著半導體襯底(未示出) 的表面彼此相連。
在圖13A所示的第一層的結(jié)構(gòu)中，八個單位電容性元件橫向彼此相 連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩 個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個 在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣 一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每 一個上。
圖13B中所示的第二層被構(gòu)造為這樣一種單位電容性元件層的形式， 其中第一電極10被部署在與第一層中第一電極10的部署方向垂直相交的 方向上，并且多個單位電容性元件(每個由第一電極10和在所有四個側(cè) 面上包圍第一電極10的第二電極20組成)以矩陣形式彼此相連。在圖 13B所示的第二層的結(jié)構(gòu)中，第二層的八個第一電極IO (每個第一電極IO 與第一層的兩個第一電極10導通)被沿著第一層的第一電極10的延伸方 向設(shè)置。也就是說，四個第一電極10被部署在圖中的橫向方向上，并且 八個第一電極IO被部署在圖中的縱向方向上。另外，第二電極20被設(shè)置 為總地包圍這三十二個第一電極10。
圖13C中所示的第三層具有與圖13A中所示的第一層相同的結(jié)構(gòu)。也 就是說，其中具有各個第一電極10 (每個第一電極10在所有四個側(cè)面上 被第二電極20所包圍)的多個單位電容性元件橫向彼此相連的單位電容 性元件層被設(shè)在第三層中。在圖13C所示的第三層的結(jié)構(gòu)中，八個單位電 容性元件橫向彼此相連，并且每一相鄰的兩個單位電容性元件的第二電極 20的每一相鄰的兩個部分彼此共享。結(jié)果，各個單位電容性元件的第一電 極10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。
對于第一至第三層，在一些部分(每個在圖13A和13B中由標記X指 示)中分別設(shè)置了過孔，在這些部分中，當從垂直于襯底表面的方向看 時，每一相鄰的兩層的第一電極10彼此重疊，并且每一相鄰的兩層的第 二電極20的一部分彼此重疊。在第四實施例中，電容器由同一層內(nèi)的第 一電極IO和第二電極20組成。另外，設(shè)置了過孔，通過這些過孔每一相鄰的兩層的第一電極和每一相鄰的兩層的第二電極的一部分分別彼此相
連，從而在第一電極10的每個過孔和第二電極20的每個過孔之間也構(gòu)造 了電容器。結(jié)果，可以增大每單位面積的電容。
另外，在圖13B所示的第二層中，為了外部連接到第一電極IO，在設(shè) 在第二層內(nèi)的單位電容性元件層的末端部分中的各個單位電容性元件中， 設(shè)置了縫隙21以便分別對應于這些單位電容性元件。另外，通過縫隙21 分別設(shè)置了到第一電極10的連接端子11。由于在第四實施例中，在第二 層內(nèi)的電容性元件層的末端部分中設(shè)置了四個單位電容性元件，因此提供 了四個縫隙21和四個連接端子11，以便分別對應于設(shè)在其末端部分中的 四個單位電容性元件。結(jié)果，可以構(gòu)造具有四個連接端子11并且第二電 極20的最外側(cè)部分包圍外圓周的多端子電容性元件。在第四實施例中， 可以構(gòu)造這樣一種電容性元件，其中無論多端子類型如何，第一電極10 都被第二電極20屏蔽。
在第四實施例的電容性元件中，使得第二層中第一電極10的部署方 向與第一和第三層中第一電極10的部署方向垂直相交，并且因而第二層 的第一電極10被部署成矩陣形式，從而與第三實施例的電容性元件的情 況下相比可以減小寄生電容。
第五實施例
圖14是示出根據(jù)第五實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖 15A至15C分別是第五實施例的電容性元件的第一至第三層的頂視圖。具 體而言，圖15A示出了第五實施例的電容性元件的第一層的結(jié)構(gòu)，圖15B 示出了第五實施例的電容性元件的第二層的結(jié)構(gòu)，圖15C示出了第五實施 例的電容性元件的第三層的結(jié)構(gòu)。如圖15A至15C所示，第一層中第一電 極10中的每一個具有細長的桿狀形狀，并且第二電極20被形成為包圍第 一電極10。這一結(jié)構(gòu)提供了這樣的單位電容性元件層，其中多個單位電容 性元件(每個如圖1A至1C中的任一個所示)沿著半導體襯底(未示出) 的表面彼此相連。
在圖15A所示的第一層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相 連，并且每一相鄰的兩個單位電容性元件的第二電極20的每一相鄰的兩
18個部分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個 在所有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣 一種結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每 一個上。
在圖15B所示的第二層的結(jié)構(gòu)中，設(shè)在與第一層的第一電極10和第 二電極20的部署方向相同方向上的第一電極10和第二電極20分別被整體 形成為下凹梳狀的形狀，并且第一電極IO和第二電極20被設(shè)置為通過電 介質(zhì)彼此嚙合。因而，構(gòu)造了這樣一種單位電容性元件層，其中第二電極 20被設(shè)置為在最外圓周中在所有四個側(cè)面上包圍第一電極10。
在圖15B所示的第二層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相 連，并且五個單位電容性元件的第一電極10的下凹梳狀部分的一端彼此 相連以獲得下凹梳狀的形狀。另一方面，第二電極20的下凹梳狀部分被 設(shè)置為與第一電極10的下凹梳狀部分相嚙合。而且，第二電極20的最外 側(cè)部分包圍最外側(cè)圓周。
圖15C中所示的第三層具有與圖15A中所示的第一層相同的結(jié)構(gòu)。也 就是說，在第三層中設(shè)置了這樣的單位電容性元件層，其中具有各個第一 電極10 (每個第一電極10在所有四個側(cè)面上被第二電極20所包圍)的多 個單位電容性元件橫向彼此相連。結(jié)果，各個單位電容性元件的第一電極
10中的每一個在所有四個側(cè)面上被第二電極20的相應部分所包圍。
在圖15C所示的第三層的結(jié)構(gòu)中，五個單位電容性元件橫向彼此相 連，并且每一相鄰的兩個電容性元件的第二電極20的每一相鄰的兩個部 分彼此共享。結(jié)果，各個單位電容性元件的第一電極10中的每一個在所 有四個側(cè)面上被第二電極20的相應部分所包圍。因而，獲得了這樣一種 結(jié)構(gòu)，其中與外部布線的電容性耦合很難被加到第一電極10中的每一個 上。
對于第一至第三層，在一些部分(每個在圖15A和15B中由標記X指 示)中分別設(shè)置了過孔，在這些部分中，當從垂直于襯底表面的方向看 時，每一相鄰的兩層的第一電極10彼此重疊，并且每一相鄰的兩層的第 二電極20的一部分彼此重疊。在第五實施例中，電容器由同一層內(nèi)的第一電極IO和第二電極20組成。另外，設(shè)置了過孔，通過這些過孔每一相 鄰的兩層的第一電極和每一相鄰的兩層的第二電極的一部分分別彼此相 連，從而在第一電極10的每個過孔和第二電極20的每個過孔之間也構(gòu)造 了電容器。結(jié)果，可以增大每單位面積的電容。
另外，在第二層中的第二電極20的一部分中設(shè)置了縫隙21，并且通 過縫隙21設(shè)置了到第一電極IO的連接端子11。結(jié)果，構(gòu)造了這樣一種電 容性元件，其具有連接端子11和包圍最外側(cè)圓周的第二電極20的一部分 這兩個端子，并且被第二電極20屏蔽。
第六實施例
圖16是示出根據(jù)第六實施例的電容性元件的結(jié)構(gòu)的透視圖，并且圖 17A至17E分別是第六實施例的電容性元件的第一至第五層的頂視圖。具 體而言，圖17A示出了第六實施例的電容性元件的第一層的結(jié)構(gòu)，圖17B 示出了第六實施例的電容性元件的第二層的結(jié)構(gòu)，圖nc示出了第六實施 例的電容性元件的第三層的結(jié)構(gòu)，圖17D示出了第六實施例的電容性元件 的第四層的結(jié)構(gòu)，圖17E示出了第六實施例的電容性元件的第五層的結(jié) 構(gòu)。第六實施例的電容性元件具有屏蔽結(jié)構(gòu)，該結(jié)構(gòu)相對于圖6和圖7A 至7C中所示的第一實施例的電容性元件得到了進一步的增強。
也就是說，盡管圖6和圖7A至7C中所示的第一實施例的電容性元件 被構(gòu)造為具有第一至第三層，但是在第六實施例的電容性元件的第二至第 四層中使用了與第一實施例的電容性元件的第一至第三層完全相同的結(jié) 構(gòu)。而且，各自與第二電極20導通的屏蔽電極30分別被形成在第一至第 三層中。屏蔽電極30被形成為均勻地覆蓋相鄰單位電容性元件層的整個 表面。應當注意，盡管屏蔽電極30被形成在第六實施例的電容性元件的 第一和第五層兩者中，但是可替換地，屏蔽電極30也可以形成在第一和 第五層中的至少一個上。
僅有第二層的第二電極20通過過孔連接到第一層的屏蔽電極30。另 外，同樣地，僅有第四層的第二電極20通過過孔連接到第五層的屏蔽電 極30。以這種方式，獲得了這樣一種結(jié)構(gòu)，其中試圖從外部端子垂直繞過 第一電極10行進的力的電力線被第二電極20完美地對第一電極IO屏蔽，并且在外部布線和第一電極IO之間很難加上寄生電容的電容性耦合。
應當注意，利用屏蔽電極30分別被設(shè)置在最上層和最下層中的結(jié) 構(gòu)，不僅第一實施例，而且第二至第五實施例中的任何一個也都可應用于 最上層和最下層之間的電容性元件結(jié)構(gòu)。
根據(jù)本發(fā)明的電容性元件可以被構(gòu)造為除了上述第一至第六實施例中 的任何一個以外的形式。也就是說，關(guān)于上述第一至第六實施例中單位電 容性元件的連接數(shù)目、其連接方向、單位電容性元件層的層疊數(shù)目、過孔 的位置等等，本發(fā)明決不局限于上述第一至第六實施例。另外，盡管在上 述第一至第六實施例的每一個中，迄今為止描述了利用在半導體襯底上形 成的布線來構(gòu)造電容性元件的情況，但是本發(fā)明決不局限于此。也就是 說，本發(fā)明也可應用于除了半導體襯底以外的任何其他合適襯底。例如， 本發(fā)明也可應用于導電構(gòu)件被形成在玻璃襯底或有機材料襯底上并且利用 導電構(gòu)件作為電極來形成電容性元件的情況。關(guān)于除了通過使用半導體襯 底的電路形成來形成電容性元件的情況以外的情況，例如，存在在微機電 系統(tǒng)(MEMS)中構(gòu)造電容性元件的情況。
實施例的效果
上述任何一個實施例的電容性元件被應用于模擬集成電路，這使得在 信號線和電容器的一側(cè)節(jié)點之間很難加上電容性耦合，從而使得可以改善 模擬電路的特性。另外，可以減少相鄰電容器之間的電容性耦合。
另外，在現(xiàn)有的電容性元件中，設(shè)計者需要部署電容器以便防止加上 布線和電容性元件之間的耦合電容，以及模擬集成電路中電容器之間的耦 合電容。為此，有必要采取措施來屏蔽一側(cè)節(jié)點。然而，在上述任何一個 實施例的電容性元件中，由于電容性元件自身加上了屏蔽功能，因此沒有 必要采取專門措施來應對現(xiàn)有情況。因此，可以減小芯片面積。
本申請包含與2008年9月8日向日本專利局提交的日本在先專利申請 JP 2008-229363有關(guān)的主題，該申請的全部內(nèi)容通過引用結(jié)合于此。
本領(lǐng)域技術(shù)人員應當理解，可以根據(jù)設(shè)計要求和其它因素進行各種修 改、組合、子組合和變更，只要它們在權(quán)利要求或其等同物的范圍之內(nèi)。
權(quán)利要求
1.一種電容性元件，包括形成在襯底上的第一電極；以及第二電極，所述第二電極被設(shè)置為在所述第一電極和所述第二電極之間夾有電介質(zhì)，并且沿著所述襯底的表面在四個側(cè)面上包圍所述第一電極。
2. 如權(quán)利要求1所述的電容性元件，其中一個單位電容性元件包括所 述第一電極和所述第二電極，并且多個單位電容性元件沿著所述襯底的表 面彼此相連，從而構(gòu)造了一個單位電容性元件層。
3. 如權(quán)利要求2所述的電容性元件，其中多個單位電容性元件層在垂 直于所述襯底的表面的方向上層疊。
4. 如權(quán)利要求3所述的電容性元件，其中在層疊的多個單位電容性元 件層中，每一相鄰的兩層的所述第二電極的一部分和所述第一電極分別通 過過孔彼此導通，所述過孔被設(shè)置在與所述襯底的表面垂直的方向上。
5. 如權(quán)利要求2所述的電容性元件，其中位于所述單位電容性元件層 內(nèi)部的所述第二電極的一部分和所述第一電極中的每一個沿著所述襯底的 表面在四個側(cè)面上被所述第二電極的最外側(cè)部分所包圍。
6. 如權(quán)利要求2所述的電容性元件，其中在垂直于所述襯底的表面的 方向上層疊多個單位電容性元件層時，所述第一電極的方向交替地在每一 相鄰的兩層中彼此垂直相交。
7. 如權(quán)利要求2所述的電容性元件，其中在所述單位電容性元件層 中，多個單位電容性元件沿著所述襯底的表面以矩陣形式彼此相連。
8. 如權(quán)利要求2所述的電容性元件，其中與所述第二電極導通的屏蔽 電極被形成在所述單位電容性元件層的最上層和最下層中的至少一個上。
9. 如權(quán)利要求1所述的電容性元件，其中在所述第二電極的一側(cè)的一 部分中設(shè)置了縫隙，并且設(shè)置了連接端子以便通過所述縫隙與所述第一電 極相導通。
全文摘要
本發(fā)明公開了電容性元件，包括形成在襯底上的第一電極；以及第二電極，所述第二電極被設(shè)置為在第一電極和第二電極之間夾有電介質(zhì)，并且沿著襯底的表面在四個側(cè)面上包圍第一電極。
文檔編號H01L27/08GK101673771SQ20091017178
公開日2010年3月17日 申請日期2009年9月8日 優(yōu)先權(quán)日2008年9月8日
發(fā)明者北村健, 矢野元康 申請人:索尼株式會社