專(zhuān)利名稱(chēng)：集成電路結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的工藝，尤其涉及一種接合半導(dǎo)體芯片至晶片上的方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體芯片變得越來(lái)越小，然而，有更多的功能需要被整 合在半導(dǎo)體芯片上，因此半導(dǎo)體芯片需要在更小的面積內(nèi)塞進(jìn)更大量的1/0墊(pad)，并且 I/O墊的密度快速增加，結(jié)果使得半導(dǎo)體芯片的封裝變得越來(lái)越困難，并對(duì)于產(chǎn)率有不良的 影響。 封裝技術(shù)可以分成兩種類(lèi)型， 一 種類(lèi)型通常稱(chēng)為晶片級(jí)封裝(wafer levelpackage，簡(jiǎn)稱(chēng)WLP)，其中晶片上的芯片在切割前被封裝。晶片級(jí)封裝技術(shù)具有一些 優(yōu)點(diǎn)，例如較大的生產(chǎn)率以及較低的成本，此外，其所需的底部填充劑(under-fill)以及/ 或模塑料(molding compound)較少。然而，晶片級(jí)封裝需承受一些缺點(diǎn)，如上所述，芯片的 尺寸變得越來(lái)越小，且傳統(tǒng)的晶片級(jí)封裝只能為扇入型(fan-in type)封裝，其中每個(gè)芯片 的I/O墊被限制在直接位于各別芯片表面上方的區(qū)域內(nèi)，隨著芯片有限的面積，I/O墊的數(shù) 量因?yàn)?/0墊間距的限定也會(huì)受到限制，例如，若將I/0墊的間距縮小，則可能會(huì)發(fā)生錫橋 (solder bridge)。另外，在錫球尺寸固定(fixechball-size)的需求下，錫球必須具有特 定尺寸，導(dǎo)致可以被設(shè)置于芯片表面上的錫球數(shù)量受到限制。 在另一種類(lèi)型的封裝中，芯片在被封裝至其他晶片上之前先從晶片上切割，且只 有已知好的芯片(known-good-dies)被封裝。此封裝技術(shù)的優(yōu)點(diǎn)為可形成呈扇形散開(kāi) (fan-out)的芯片封裝，這表示在一芯片上的1/0墊可以被重新分配至一較芯片本身大的 區(qū)域，因此可以增加設(shè)置于芯片表面上的1/0墊數(shù)量。 芯片至晶片的接合包含電介質(zhì)對(duì)電介質(zhì)(dielectric-to-dielectric)的接合 (也稱(chēng)為熔融接合(fusion bonding))、銅對(duì)銅(copper-to-copper)的接合以及焊錫接合 (solder bonding)。圖1說(shuō)明焊錫接合的結(jié)構(gòu)，其中上方芯片100經(jīng)由錫球106接合至下方 芯片200(其可能在下方晶片中)上，錫球106設(shè)置于接合墊104與204之間，然后進(jìn)行回 焊(reflow)熔融錫球106。在此例中錫球106夠大，因?yàn)槿廴阱a球106可幫助接合墊104 與各別的接合墊204的對(duì)準(zhǔn)，因此該接合工藝為自行對(duì)準(zhǔn)，如圖2所示。
在銅對(duì)銅直接接合的例子中，或是錫球106不夠大的例子中，將不會(huì)有自行對(duì)準(zhǔn) 的效果。請(qǐng)參閱圖3，上方芯片100以接合墊104和204直接互相接觸的方式接合至下方芯 片200上，或經(jīng)由非常薄的焊錫膜(未示出)接合。如果接合墊104與接合墊204沒(méi)有對(duì) 準(zhǔn)，此對(duì)準(zhǔn)失誤將無(wú)法借由后續(xù)的回焊矯正，如果有回焊的話(huà)。因此，每個(gè)上方芯片必須很 準(zhǔn)確地對(duì)準(zhǔn)至下方芯片，這需要在每個(gè)上方芯片的接合時(shí)都伴隨著對(duì)準(zhǔn)步驟，導(dǎo)致生產(chǎn)率 明顯地下降。 除了上述所討論的問(wèn)題之外，傳統(tǒng)的芯片對(duì)晶片的接合更承受信賴(lài)性問(wèn)題。請(qǐng)參 閱第4圖，在上方芯片100接合至下方晶片300上之后，模塑料(molding compound) 302填充至上方芯片100之間的間隔內(nèi)，模塑料302以液體的形式進(jìn)行填充，然后例如經(jīng)由回火 (annealing)被固化。在填充模塑料302的過(guò)程中可能會(huì)產(chǎn)生氣泡304，氣泡304可能造成 兩種后果。首先，在后續(xù)的芯片薄化時(shí)，氣泡304可能會(huì)導(dǎo)致上方芯片100破裂；第二，如果 在后續(xù)工藝中需要真空，例如當(dāng)需要化學(xué)氣相沉積(CVD)步驟或物理氣相沉積(PVD)步驟 時(shí)，氣泡304可能會(huì)膨脹，并因此對(duì)元件造成損害。因此，業(yè)界亟需新的接合方法，其可以改 善生產(chǎn)率，并且不會(huì)有上述所討論的問(wèn)題產(chǎn)生。

發(fā)明內(nèi)容
為克服上述缺陷，本發(fā)明提供一種集成電路的形成方法，包含將具有開(kāi)口的圖案 化薄膜形成薄板設(shè)置于晶片上，其中在晶片內(nèi)的下方芯片經(jīng)由開(kāi)口暴露出來(lái)。將上方芯片 放置于開(kāi)口內(nèi)，上方芯片符合該開(kāi)口，在圖案化薄膜與上方芯片之間無(wú)間隙產(chǎn)生。然后，將 上方芯片接合至下方芯片上，接著，硬化圖案化薄膜。 此外，本發(fā)明還提供一種集成電路的形成方法，包含提供一晶片，其包含多個(gè)下方 芯片，將一薄膜圖案化，形成多個(gè)開(kāi)口在薄膜內(nèi)。這些開(kāi)口的位置對(duì)準(zhǔn)那些下方芯片的位 置，每個(gè)開(kāi)口自該薄膜的一側(cè)延伸至一相反側(cè)。將圖案化薄膜形成薄板設(shè)置于晶片上，在薄 膜內(nèi)的每個(gè)開(kāi)口各自對(duì)準(zhǔn)一個(gè)下方芯片。 本發(fā)明又再提供一種集成電路的形成方法，包含沿著上方晶片的多個(gè)切割線(xiàn)，蝕 刻上方晶片的上表面，研磨上方晶片的背面，以分離上方晶片形成多個(gè)上方芯片，并且將一 薄膜圖案化，形成多個(gè)開(kāi)口在薄膜內(nèi)，其中該些開(kāi)口的位置對(duì)應(yīng)至下方晶片內(nèi)多個(gè)下方芯 片的位置。將薄膜形成薄板設(shè)置于下方晶片上，其中在薄膜內(nèi)的每個(gè)開(kāi)口各自對(duì)準(zhǔn)一個(gè)下 方芯片。將每個(gè)上方芯片各自放置于一個(gè)開(kāi)口中，當(dāng)全部的上方芯片都被放置于那些開(kāi)口 內(nèi)之后，將這些上方芯片接合至下方晶片上，然后將薄膜硬化。 另外，本發(fā)明還提供一種集成電路的結(jié)構(gòu)，包含下方芯片，上方芯片接合至下方芯
片上，其中上方芯片具有一傾斜邊緣。填充材料在下方芯片上，且包圍上方芯片。 本發(fā)明的優(yōu)點(diǎn)包含經(jīng)由精確的對(duì)準(zhǔn)圖案化的粘著薄膜與下方晶片所產(chǎn)生的自行
對(duì)準(zhǔn)，因此可進(jìn)行快速的取放(pick-and-place)。上方芯片可以自動(dòng)對(duì)準(zhǔn)各別的下方芯片，
因此接合工藝的生產(chǎn)率可以顯著地提升。 為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂，以下配合所附圖式，作詳 細(xì)說(shuō)明如下。


圖1和圖2顯示傳統(tǒng)的焊錫接合工藝，其中上方芯片接合至下方芯片上，借由錫球 的回焊產(chǎn)生自行對(duì)準(zhǔn)； 圖3顯示傳統(tǒng)直接銅對(duì)銅的接合工藝，其具有對(duì)準(zhǔn)失誤的問(wèn)題； 圖4顯示傳統(tǒng)的步驟，其中模塑料填充在上方芯片間的間隙內(nèi)；以及， 圖5-圖13顯示依據(jù)本發(fā)明一實(shí)施例的接合工藝中各步驟的剖面圖及平面圖。
并且，上述附圖中的附圖標(biāo)記說(shuō)明如下 100 上方芯片；104、204 接合墊；106 錫球；200 下方芯片；300 下方晶片；302 模塑料；304 氣泡；20 下方晶片；22 下方芯片；30 粘著薄膜；32 容納芯片的開(kāi)口 ； 33 傾斜側(cè)壁；40 上方晶片；42 上方芯片；
44、24 切割線(xiàn)；46、23 接合墊；50 玻璃晶片或膠布。
具體實(shí)施例方式
本發(fā)明提供一種新的方法將芯片接合至晶片上，以下說(shuō)明本發(fā)明一實(shí)施例的接合
工藝的各步驟，在全部圖示及說(shuō)明的實(shí)施例中，相似的元件以相似的標(biāo)號(hào)標(biāo)示。 圖5為下方晶片20的俯視圖，在其上將會(huì)接合芯片。下方晶片20包含多個(gè)下方
芯片22，其排列方式例如為由多個(gè)行與列所組成的陣列形式。下方芯片22的位置與尺寸，
特別是芯片22的相對(duì)位置會(huì)被記錄下來(lái)，以形成圖案化的粘著薄膜，這在后續(xù)段落中將會(huì)討論。 圖6、圖7A及圖7B顯示形成圖案化的粘著薄膜30，請(qǐng)參閱圖6，首先提供空白的粘 著薄膜30，如果以俯視來(lái)看，粘著薄膜30 (參閱圖7A)優(yōu)選為具有一大抵上與圖5所示的下 方晶片20相同的尺寸。此外，空白的粘著薄膜30也可以大于或小于下方晶片20的尺寸。 然而，粘著薄膜30的尺寸優(yōu)選為足夠大至可以覆蓋全部的下方芯片22。如圖6的剖面圖所 示，空白的粘著薄膜30呈現(xiàn)薄板狀，其具有大抵上均勻的厚度T。在一實(shí)施例中，空白的粘 著薄膜30的厚度T與圖12中所示的上方芯片的厚度T'接近，雖然厚度T可能大于或小于 厚度T'?？瞻椎恼持∧?0可由撓曲性(flexible)材料、干膜(dry film)或其他類(lèi)似的 材料所形成，其中撓曲性材料可以為高分子，例如聚酰亞胺(polyimide)，其包含例如熱固 型聚酰亞胺，可以借由加熱而硬化。在其他實(shí)施例中，空白的粘著薄膜30可為硬性、非撓曲 性薄膜。 圖7A及圖7B分別為粘著薄膜30圖案化后，形成容納芯片(die-holding)的開(kāi)口 32的俯視圖及剖面圖。容納芯片的開(kāi)口32為貫穿的開(kāi)口 (through-opening)，從粘著薄膜 30的一側(cè)延伸至相反側(cè)。參閱圖7A，容納芯片的開(kāi)口 32精確地對(duì)準(zhǔn)圖5中下方芯片22的 位置，當(dāng)粘著薄膜30放置于下方晶片20上方時(shí)，可使得下方芯片22經(jīng)由容納芯片的開(kāi)口 32暴露出來(lái)。 圖7B顯示圖案化的粘著薄膜30的剖面圖，其剖面圖沿著橫越圖7A中的線(xiàn)7B-7B 的面產(chǎn)生。在一實(shí)施例中，容納芯片的開(kāi)口 32具有傾斜的側(cè)壁33，其底部寬度W2小于頂部 寬度W1。換言之，容納芯片的開(kāi)口32的頂部?jī)A斜角度a小于90度，傾斜角度a優(yōu)選為大 于約45度且小于90度，詳細(xì)的頂部?jī)A斜角度a將如后續(xù)段落中所討論。在本發(fā)明的一實(shí) 施例中，頂部?jī)A斜角度a約為54.7度，其他更大或更小的角度也可以使用，其取決于即將 填入容納芯片的開(kāi)口 32中的上方芯片的形狀。 圖8至圖10顯示從上方晶片40分離上方芯片42，圖8顯示上方晶片40的剖面圖， 其包含多個(gè)上方芯片42。在圖9中，上方晶片40被蝕刻。在一實(shí)施例中，蝕刻于上方晶片40 的正面進(jìn)行，其中正面為具有接合墊46(參閱圖12)于其上的表面。沿著切割線(xiàn)44蝕刻上 方晶片40，此蝕刻優(yōu)選為非等向性(anisotropic)，或者為非等向性與等向性(isotropic) 兩者兼具。在一實(shí)施例中，先進(jìn)行非等向性蝕刻，然后調(diào)整蝕刻處方(recipe)，加入等向性 蝕刻，以形成具有傾斜角度為P的傾斜邊緣的芯片42?？山栌烧{(diào)整蝕刻的處方，以形成不 同的傾斜角度P，然而，傾斜角度P優(yōu)選為與圖7B中所示的傾斜角度a互相相等，其可 借由下述方式達(dá)到，例如經(jīng)由決定蝕刻處方進(jìn)行實(shí)驗(yàn)性蝕刻以找出傾斜角度P ，如果傾斜
6角度P為所期望的，則接著形成粘著薄膜30，使得其傾斜角度a等于期望的傾斜角度13 。 蝕刻之后，上方芯片42的頂部寬度W2'優(yōu)選為與容納芯片的開(kāi)口 32的底部寬度W2(參閱 圖7B)相等，其差距盡可能越小越好。 接著，如圖IO所示，將玻璃晶片(glass wafer) 50 (或膠布)貼附至上方芯片42的 正面，并且研磨晶片40的背面，直到上方芯片42彼此分開(kāi)，所形成的芯片42的深度T'雖 然不一定要但優(yōu)選為接近圖案化粘著薄膜30的厚度T(參閱圖6)。在一實(shí)施例中，上方芯 片42為經(jīng)過(guò)挑選的，且將已知好的芯片(known-good-dies)42放置于芯片拖盤(pán)(tray)中 (未示出)。在另一實(shí)施例中，上方芯片42則留在切割框架(dicing frame)中，其在后續(xù) 的接合工藝中進(jìn)行芯片切割或激光分離。 參閱圖11，將圖案化粘著薄膜30形成薄板于下方晶片20上，進(jìn)行對(duì)準(zhǔn)使得容納芯 片的開(kāi)口 32準(zhǔn)確地對(duì)準(zhǔn)下方芯片22，結(jié)果下方芯片22經(jīng)由容納芯片的開(kāi)口 32暴露出來(lái)。 可使用下方晶片20上的對(duì)位記號(hào)(alignment mark)來(lái)對(duì)準(zhǔn)圖案化粘著薄膜30上的對(duì)位記 號(hào)以進(jìn)行對(duì)準(zhǔn)動(dòng)作。在一實(shí)施例中，圖案化粘著薄膜30本身為粘著性，且可靠地附著在下 方晶片20上。在其他實(shí)施例中，圖案化粘著薄膜30可經(jīng)由粘著劑附著在下方晶片20上。
接著，如圖12所示，進(jìn)行快速的取放(pick-and-place)以轉(zhuǎn)移上方芯片42至容 納芯片的開(kāi)口 32內(nèi)，此步驟的進(jìn)行不需額外的對(duì)準(zhǔn)步驟，因?yàn)槿菁{芯片的開(kāi)口 32的底部寬 度W2 (參閱圖7B)與上方芯片42的頂部寬度W2'相等，上方芯片42可自行對(duì)準(zhǔn)各別的下 方芯片22。特別的是，當(dāng)上方芯片42與容納芯片的開(kāi)口 32的側(cè)壁為傾斜的，其自行對(duì)準(zhǔn)會(huì) 更加準(zhǔn)確，并且取放更容易。另外，上方芯片42的尺寸優(yōu)選為盡可能與容納芯片的開(kāi)口 32 的尺寸越相吻合越好，以使得上方芯片42與粘著薄膜30之間無(wú)間隙產(chǎn)生。當(dāng)進(jìn)行面對(duì)面 的接合時(shí)，上方芯片42內(nèi)的接合墊46可準(zhǔn)確地對(duì)準(zhǔn)下方芯片22內(nèi)的接合墊23，此接合可 以是直接金屬對(duì)金屬的接合，或經(jīng)由焊錫薄層接合。 在容納芯片的開(kāi)口 32被填充入上方芯片42之后進(jìn)行接合，在此過(guò)程中進(jìn)行退火 (a皿ealing)，且可以施加壓力將上方芯片42壓合至下方晶片20，使得上方芯片42接合至 下方晶片20上。在一實(shí)施例中，退火也可將圖案化粘著薄膜30硬化(curing)，并使得圖案 化粘著薄膜30固化(solidified)。在其他實(shí)施例中，于接合步驟后，可以進(jìn)行一額外的硬 化步驟，此額外的硬化可包含一個(gè)或一個(gè)以上的步驟，如紫外光硬化、加熱、其他類(lèi)似的步 驟以及前述的組合。其優(yōu)點(diǎn)為硬化的圖案化粘著薄膜30可作為模塑料，模塑料在其他例子 中通常以液體形式填充在上方芯片42之間的間隙內(nèi)。 在接合上方芯片42以及硬化圖案化粘著薄膜30之后，可選擇性地進(jìn)行研磨/拋 光(grind/polish)步驟，使得圖案化粘著薄膜30的背面與上方芯片42的背面齊平，其結(jié) 果如圖13所示。值得注意的是，上方芯片42的背面可以高于、大抵上齊平或低于圖案化粘 著薄膜30的上表面，在后續(xù)的工藝步驟中，研磨可以產(chǎn)生平的表面。在另一實(shí)施例中，則不 進(jìn)行研磨/拋光(grind/polish)步驟，如圖12所示的結(jié)構(gòu)可以直接進(jìn)行切割。圖12及圖 13中顯示切割線(xiàn)24，下方芯片22、上方芯片42以及圖案化粘著薄膜30經(jīng)由切割線(xiàn)24被切 割分開(kāi)。切割后，所形成的每個(gè)芯片包含下方芯片22、上方芯片42以及一部份的粘著薄膜 30在下方芯片22上，且包圍上方芯片42。 在上述實(shí)施例中，可使用直接金屬對(duì)金屬的接合，或焊錫接合(使用少量焊錫)。 然而，可以理解的是，本發(fā)明的實(shí)施例也可以應(yīng)用在任何其他的接合技術(shù)，例如電介質(zhì)對(duì)電介質(zhì)的接合。此外，在此本領(lǐng)域普通技術(shù)人員，經(jīng)由本發(fā)明的實(shí)施例當(dāng)可了解其他 接合架構(gòu)的詳細(xì)形成細(xì)節(jié)，例如面對(duì)背的接合(face-to-back bonding)、背對(duì)背的接合 (back-to-back bonding)，以及其他類(lèi)似的接合。 本發(fā)明的實(shí)施例具有一些優(yōu)點(diǎn)，借由形成圖案化粘著薄膜30，只需要進(jìn)行一次對(duì) 準(zhǔn)將圖案化粘著薄膜30對(duì)準(zhǔn)下方晶片20，其所具有的容納芯片的開(kāi)口 32可以準(zhǔn)確地對(duì)準(zhǔn) 下方晶片20內(nèi)的下方芯片。當(dāng)上方芯片42快速地被取放入容納芯片的開(kāi)口 32時(shí)，其具有 自行對(duì)準(zhǔn)上方芯片42至各別的下方芯片22的功能，因此可以顯著地改善生產(chǎn)率。
雖然本發(fā)明已揭示優(yōu)選實(shí)施例如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通 技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范 圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種集成電路結(jié)構(gòu)的形成方法，包括將一包括一開(kāi)口的圖案化薄膜形成薄板設(shè)置于一晶片上，其中在該晶片內(nèi)的一下方芯片經(jīng)由該開(kāi)口暴露出來(lái)；將一上方芯片放置于該開(kāi)口內(nèi)，其中該上方芯片符合該開(kāi)口，且在該圖案化薄膜與該上方芯片之間無(wú)間隙；將該上方芯片接合至該下方芯片上；以及硬化該圖案化薄膜。
2. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，其中將該圖案化薄膜形成薄板的步驟包括一對(duì)準(zhǔn)步驟將該開(kāi)口對(duì)準(zhǔn)該下方芯片，使得該上方芯片放置于該開(kāi)口內(nèi)的步驟之后，該上方芯片自行對(duì)準(zhǔn)該下方芯片。
3. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，其中在該上方芯片放置于該開(kāi)口內(nèi)的步驟與該上方芯片接合至該下方芯片上的步驟之間，無(wú)額外的對(duì)準(zhǔn)動(dòng)作去對(duì)準(zhǔn)該上方芯片至該下方芯片。
4. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，其中該開(kāi)口具有傾斜側(cè)壁，該上方芯片包括傾斜邊緣，且該開(kāi)口的該傾斜側(cè)壁的一第一傾斜角度與該上方芯片的該傾斜邊緣的一第二傾斜角度相等。
5. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，在硬化該圖案化薄膜的步驟之后，還包括進(jìn)行一研磨，使該圖案化薄膜的一上表面與該上方芯片的一背面齊平。
6. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，在硬化該圖案化薄膜的步驟之后，還包括將該下方芯片與該上方芯片自該晶片切開(kāi)，其中無(wú)研磨步驟將該圖案化薄膜的一上表面與該上方芯片的一背面齊平。
7. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)的形成方法，其中硬化該圖案化薄膜的步驟與接合該上方芯片至該下方芯片上的步驟同時(shí)進(jìn)行。
8. —種集成電路結(jié)構(gòu)的形成方法，包括沿著一上方晶片的多個(gè)切割線(xiàn)，蝕刻該上方晶片的一上表面；研磨該上方晶片的一背面，以分離該上方晶片形成多個(gè)上方芯片；圖案化一薄膜，形成多個(gè)開(kāi)口在該薄膜內(nèi)，其中所述多個(gè)開(kāi)口的位置對(duì)應(yīng)至一下方晶片內(nèi)多個(gè)下方芯片的位置；將該薄膜形成薄板于該下方晶片上，其中在該薄膜內(nèi)的每個(gè)該開(kāi)口各自對(duì)準(zhǔn)一個(gè)該下方芯片；將每個(gè)該上方芯片各自放置于一個(gè)該開(kāi)口中；在全部的所述多個(gè)上方芯片放置于所述多個(gè)開(kāi)口內(nèi)之后，接合所述多個(gè)上方芯片至該下方晶片上；以及硬化該薄膜。
9. 一種集成電路結(jié)構(gòu)，包括一下方芯片；一上方芯片，接合至該下方芯片上，其中該上方芯片具有一傾斜邊緣；以及一填充材料在該下方芯片上，且包圍該上方芯片。
10. 如權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中該填充材料包括一熱固型材料。
11. 如權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中該上方芯片的一上表面低于或與該填充材料的一上表面齊平。
12. 如權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中該上方芯片具有一較窄側(cè)及一較寬側(cè)，且其中該較窄側(cè)較該較寬側(cè)接近該下方芯片。
全文摘要
本發(fā)明公開(kāi)一種形成集成電路的方法，包含將含有開(kāi)口的圖案化薄膜形成薄板于晶片上，其中在晶片內(nèi)的下方芯片經(jīng)由開(kāi)口暴露出來(lái)。將上方芯片放置于開(kāi)口內(nèi)，上方芯片符合開(kāi)口，在圖案化薄膜與上方芯片間無(wú)間隙。然后將上方芯片接合至下方芯片上，接著硬化圖案化薄膜。本發(fā)明的優(yōu)點(diǎn)包含經(jīng)由精確的對(duì)準(zhǔn)圖案化的粘著薄膜與下方芯片所產(chǎn)生的自行對(duì)準(zhǔn)，因此可進(jìn)行快速的取放(pick-and-place)。上方芯片可以自動(dòng)對(duì)準(zhǔn)各別的下方芯片，因此接合工藝的生產(chǎn)率可以顯著地提升。
文檔編號(hào)H01L21/304GK101752269SQ20091013912
公開(kāi)日2010年6月23日 申請(qǐng)日期2009年5月7日 優(yōu)先權(quán)日2008年12月5日
發(fā)明者吳文進(jìn), 楊固峰, 涂宏榮, 胡榮治, 邱文智 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司