專利名稱：集成電路中通孔的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造工藝，尤其是一種集成電路中通孔的制作方法。
背景技術(shù)：
在半導(dǎo)體后道(Back-End-Of-Line，BE0L)金屬連線制作的雙大馬士革工藝 (dual-damascene)中，其中一種工藝流程是先刻蝕通孔(via)至下層金屬覆蓋層，之后再 往通孔中填充具有良好填孔性的材料，如Bare (bottom anti-reflection coating，底部抗 反射層)，以便在之后的刻蝕通孔上面的金屬布線槽時(shí)保護(hù)通孔底部的覆蓋層及下層金屬。 該過程如圖1至圖4所示，圖1中，由下到上依次是金屬層1、金屬覆蓋層2、介質(zhì)層3和抗 反射層4 ；在所述抗反射層4上涂布光刻膠5，如圖2所示；然后通過光刻及刻蝕工藝制作 底部貫穿至所述金屬覆蓋層2的通孔，并去除光刻膠，如圖3所示；再淀積填充物6到通孔 中，如圖4所示。在淀積填充物6之后，要對所填的填充物進(jìn)行回刻(etch-back)。從填充物淀積及 刻蝕工藝的均勻性考慮，一般要對該步回刻進(jìn)行過刻蝕(over-etch)，這樣就會使通孔中的 填充物被刻蝕掉一部分，從而導(dǎo)致填充物界面低于孔的介質(zhì)層上表面，以確保在介質(zhì)層的 表面沒有填充物殘留，如圖5所示。在后續(xù)的金屬布線槽光刻過程中，需要在剛才制作完成 的結(jié)構(gòu)上再涂布光刻膠7，如圖6所示。受圖形效應(yīng)(pattern-effect)影響，某些特定尺寸 和圖形的金屬布線槽下面的連孔中的光刻膠很難被充分曝光或顯影而殘留在在通孔內(nèi)，如 圖7所示，從而給后續(xù)金屬布線槽刻蝕的工藝控制造成很大困難。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種集成電路中通孔的制作方法，能夠消除通 孔中光刻膠的殘留，以改善后續(xù)布線槽刻蝕的工藝控制。為解決上述技術(shù)問題，本發(fā)明集成電路中通孔的制作方法的技術(shù)方案是，包括依 次制作右下到上的金屬層、金屬覆蓋層、第一介質(zhì)層和第一介質(zhì)抗反射層，之后在所述第一 介質(zhì)抗反射層上面制作第二介質(zhì)層，在所述第二介質(zhì)層上面制作第二抗反射層，然后在所 述第二抗反射層上涂布光刻膠，通過光刻與刻蝕工藝制作出貫穿至所述金屬覆蓋層的通 孔，然后去除光刻膠和所述第二抗反射層，淀積通孔的填充物，再對填充物和所述第二介質(zhì) 層進(jìn)行回刻，通過控制填充物和第二介質(zhì)層淀積的厚度以及刻蝕選擇比，使得所述第二介 質(zhì)層被去除后，所述填充物的高度仍然高于第一抗反射層的上表面，之后再涂布光刻膠，制 作更上一層的結(jié)構(gòu)。本發(fā)明通過增加了第二介質(zhì)層和第二抗反射層，使得通孔的填充物位置高于第一 抗反射層，從而避免了后續(xù)工藝中光刻膠在通孔中的殘留，改善了后續(xù)布線槽刻蝕的工藝 控制。
下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1 圖7為現(xiàn)有的集成電路中通孔制作方法各步驟的示意圖；圖8為本發(fā)明集成電路中通孔的制作方法的流程圖；圖9 圖15為本發(fā)明集成電路中通孔的制作方法各步驟的示意圖。圖中附圖標(biāo)記為，1.金屬層；2.金屬覆蓋層；3.第一介質(zhì)層；4.第一抗反射層； 5.光刻膠；6.填充物；7.光刻膠；8.第二介質(zhì)層；9.第二抗反射層。
具體實(shí)施例方式本發(fā)明公開了一種集成電路中通孔的制作方法，其流程如圖8所示，先依次制作 右下到上的金屬層1、金屬覆蓋層2、第一介質(zhì)層3和第一介質(zhì)抗反射層4，之后在所述第一 介質(zhì)抗反射層4上面制作第二介質(zhì)層8，在所述第二介質(zhì)層上面制作第二抗反射層9，如圖 9所示，然后如圖10所示在所述第二抗反射層上涂布光刻膠5，通過光刻與刻蝕工藝制作出 貫穿至所述金屬覆蓋層的通孔，如圖11所示，然后去除光刻膠5和所述第二抗反射層9，淀 積通孔的填充物6，如圖12所示，再對填充物6和所述第二介質(zhì)層8進(jìn)行回刻，通過控制填 充物6和第二介質(zhì)層8淀積的厚度以及刻蝕選擇比，使得所述第二介質(zhì)層8被去除后，所述 填充物6的高度仍然高于第一抗反射層4的上表面，如圖13所示，之后如圖14所示再涂布 光刻膠7，制作更上一層的結(jié)構(gòu)，之后將光刻膠7去除的時(shí)候，由于填充物6的高度高于第一 抗反射層4，因此通孔中不會殘留光刻膠7。在本發(fā)明去除多余的填充物第二介質(zhì)層8的時(shí)候，通過控制刻蝕選擇比，使得在 刻蝕去除填充物6的時(shí)候，盡可能少的對第二介質(zhì)層8產(chǎn)生影響，而在刻蝕去除第二介質(zhì)層 8的時(shí)候，盡可能少的對剩余的填充物6產(chǎn)生影響。在淀積第二介質(zhì)層8的時(shí)候，要使得第 二介質(zhì)層8的厚度合適，足以使得在隨后對填充物6進(jìn)行刻蝕的時(shí)候，第二介質(zhì)層8上方的填 充物6完全被刻蝕掉之后，通孔中填充物6的高度仍然保持在高于第一抗反射層4的水平。所述第一抗反射層材料為SiON，其淀積工藝采用PE-CVD (等離子體增強(qiáng)化學(xué)氣相 淀積)、AP-CVD (常壓化學(xué)氣相淀積)或者LP-CVD (低壓化學(xué)氣相淀積)，厚度范圍為10 1000 Ao所述第二介質(zhì)層為含Si的絕緣介質(zhì)，其淀積工藝采用PE-CVD、AP-CVD或者 LP-CVD,厚度范圍為10 2000 A0所述第二介質(zhì)層為SiO2或Si3N4。所述第二抗反射層為具有光刻抗反射功能的有機(jī)材料，其厚度范圍為10 1000 Ao所述第二抗反射層為Bare。所述填充物為具有良好填孔性能和一定抗刻蝕性，并與通用的光刻膠兼容的有機(jī) 材料，其厚度范圍為100 10000 A。所述填充物為Bare。綜上所述，本發(fā)明通過增加了第二介質(zhì)層和第二抗反射層，使得通孔的填充物位 置高于第一抗反射層，從而避免了后續(xù)工藝中光刻膠在通孔中的殘留，改善了后續(xù)布線槽 刻蝕的工藝控制。
權(quán)利要求
一種集成電路中通孔的制作方法，其特征在于，包括依次制作右下到上的金屬層、金屬覆蓋層、第一介質(zhì)層和第一介質(zhì)抗反射層，之后在所述第一介質(zhì)抗反射層上面制作第二介質(zhì)層，在所述第二介質(zhì)層上面制作第二抗反射層，然后在所述第二抗反射層上涂布光刻膠，通過光刻與刻蝕工藝制作出貫穿至所述金屬覆蓋層的通孔，然后去除光刻膠和所述第二抗反射層，淀積通孔的填充物，再對填充物和所述第二介質(zhì)層進(jìn)行回刻，通過控制填充物和第二介質(zhì)層淀積的厚度以及刻蝕選擇比，使得所述第二介質(zhì)層被去除后，所述填充物的高度仍然高于第一抗反射層的上表面，之后再涂布光刻膠，制作更上一層的結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述第一抗反射 層材料為SiON，其淀積工藝采用PE-CVD、AP-CVD或者LP-CVD，厚度范圍為10 1000 A。
3.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述第二介質(zhì)層 為含Si的絕緣介質(zhì)，其淀積工藝采用PE-CVD、AP-CVD或者LP-CVD，厚度范圍為10 2000 A。
4.根據(jù)權(quán)利要求3所述的集成電路中通孔的制作方法，其特征在于，所述第二介質(zhì)層 為 SiO2 或 Si3N4。
5.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述第二抗反射 層為具有光刻抗反射功能的有機(jī)材料，其厚度范圍為10 1000 A。
6.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述第二抗反射 層為Barc0
7.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述填充物為 具有良好填孔性能和一定抗刻蝕性，并與通用的光刻膠兼容的有機(jī)材料，其厚度范圍為loo ιοοοοΑ。
8.根據(jù)權(quán)利要求1所述的集成電路中通孔的制作方法，其特征在于，所述填充物為 Barc0
全文摘要
本發(fā)明公開了一種集成電路中通孔的制作方法，包括依次制作右下到上的金屬層、金屬覆蓋層、第一介質(zhì)層和第一介質(zhì)抗反射層，之后在所述第一介質(zhì)抗反射層上面制作第二介質(zhì)層，在所述第二介質(zhì)層上面制作第二抗反射層，然后在所述第二抗反射層上涂布光刻膠，通過光刻與刻蝕工藝制作出貫穿至所述金屬覆蓋層的通孔，然后去除光刻膠和所述第二抗反射層，淀積通孔的填充物，再對填充物和所述第二介質(zhì)層進(jìn)行回刻，使得所述第二介質(zhì)層被去除后，所述填充物的高度仍然高于第一抗反射層的上表面，之后再涂布光刻膠，制作更上一層的結(jié)構(gòu)。本發(fā)明使得通孔的填充物位置高于第一抗反射層，從而避免了后續(xù)工藝中光刻膠在通孔中的殘留，改善了后續(xù)布線槽刻蝕的工藝控制。
文檔編號H01L21/768GK101937868SQ200910057520
公開日2011年1月5日 申請日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者方精訓(xùn), 程曉華, 鄧鐳 申請人:上海華虹Nec電子有限公司