專利名稱：提高溝槽寬度均勻性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造工藝，特別涉及一種提高溝槽寬度均勻性的方法。
背景技術(shù)：
目前，在半導(dǎo)體器件的后段(back-end-of-line，BE0L)工藝中，可根據(jù)不同需要 在半導(dǎo)體襯底上生長多層金屬互連層，每層金屬互連層包括金屬互連線和絕緣層，這就需 要對上述絕緣層制造溝槽(trench)和連接孔，然后在上述溝槽和連接孔內(nèi)沉積金屬，沉積 的金屬即為金屬互連線，一般選用銅作為金屬互連線材料。絕緣層可根據(jù)制程的需要進行 具體設(shè)置。例如包括在半導(dǎo)體襯底上依次形成的刻蝕終止層，例如摻氮的碳化硅層；低介 電常數(shù)(Low-K)絕緣材料層，例如含有硅、氧、碳、氫元素的類似氧化物(Oxide)的黑鉆石 (black diamond,BD)材料；還包括形成于Low-K絕緣材料層上的硬掩膜層(hard mask)，例 如由正硅酸乙酯(TEOS)形成的氧化硅層，即TEOS層?，F(xiàn)有技術(shù)中形成溝槽的方法，包括以下步驟步驟11、在絕緣層，即具體實施例中的硬掩膜層上涂布底部抗反射層。底部抗反射 層包括深紫外線吸收氧化物(DUO)等，底部抗反射層不僅作為吸光層，而且能夠起到刻蝕 硬掩膜層時的阻擋作用。步驟12、在所述底部抗反射層上涂布光阻膠(PR，Photo Resist)層，并圖案化所 述光阻膠層。步驟13、以圖案化的光阻膠層為掩膜，干法刻蝕底部抗反射層。步驟14、以刻蝕后的底部抗反射層為掩膜，對絕緣層進行刻蝕，形成溝槽。具體實 施例為依次對硬掩膜層和Low-K絕緣材料層進行刻蝕，在刻蝕終止層停止刻蝕，形成溝槽。 在現(xiàn)有的刻蝕工藝中，一般采用等離子體刻蝕的方法形成溝槽。步驟15、去除底部抗反射層以及光阻膠層。現(xiàn)有技術(shù)中在進行步驟13時，由于刻蝕工藝腔的限制，在工藝腔中間區(qū)域的電場 和磁場要比工藝腔邊緣區(qū)域的弱，所以導(dǎo)致工藝腔內(nèi)晶圓(wafer)的中間區(qū)域要比邊緣區(qū) 域的刻蝕弱，也就是說wafer中間區(qū)域的溝槽寬度比邊緣區(qū)域的大。對于具體制程來說， 刻蝕形成溝槽后，在靠近wafer邊緣5 10毫米(mm)區(qū)域的溝槽寬度要比wafer中間區(qū) 域的溝槽寬度小25 30納米(nm)。這說明對于整片wafer來說，溝槽寬度的均勻性是較 差的，即出現(xiàn)了較差的刻蝕后檢測的特征尺寸均勻性(After Etch InspectionCritical Dimension Uniformity, AEI CDU)。為顯示wafer上刻蝕的溝槽寬度均勻性，利用掃描電子顯微鏡(SEM)捕獲wafer 上各溝槽的寬度值。溝槽寬度的范圍(range)為29. 9納米。這里range是指溝槽寬度 最大值-溝槽寬度最小值。伴隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，晶片朝向更高的元件密度、 高集成度方向發(fā)展，半導(dǎo)體器件的制造技術(shù)已進入更高的工藝節(jié)點，控制均勻性指標(biāo)range 在10納米的范圍內(nèi)，越來越成為一個技術(shù)上的挑戰(zhàn)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的問題是提高溝槽寬度均勻性。為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的本發(fā)明公開了一種提高溝槽寬度均勻性的方法，該方法包括在絕緣層上涂布底部抗反射層，所述底部抗反射層的厚度在晶圓邊緣5 10毫米 的區(qū)域比晶圓中間區(qū)域少500 700埃；在所述底部抗反射層的表面涂布光阻膠層；曝光顯影圖案化所述光阻膠層；以圖案化的光阻膠層為掩膜，刻蝕所述底部抗反射層，形成具有開口的底部抗反 射層；對絕緣層進行刻蝕形成溝槽，并去除所述底部抗反射層和光阻膠層。所述底部抗反射層在晶圓中間區(qū)域的厚度為3500 4600埃。涂布底部抗反射層包括滴注過程和甩勻過程；晶圓在滴注底部抗反射層溶劑時的轉(zhuǎn)速為300 700轉(zhuǎn)每分鐘rpm ；晶圓在甩勻時的轉(zhuǎn)速為500 700rpm。所述滴注時間為0. 5 0. 7秒s。所述甩勻時間為0. 8 1 s。由上述的技術(shù)方案可見，本發(fā)明通過減少wafer邊緣底部抗反射層的厚度，使得 在干法刻蝕底部抗反射層時，底部抗反射層開口的尺寸擴大，從而增大了刻蝕溝槽時wafer 邊緣的溝槽寬度，使wafer邊緣區(qū)域的溝槽寬度接近wafer中間區(qū)域的溝槽寬度，從而大大 提高了溝槽寬度均勻性。


圖1為本發(fā)明形成溝槽的方法流程示意圖。圖2為具有雙鑲嵌結(jié)構(gòu)的示意圖。圖3為現(xiàn)有技術(shù)和本發(fā)明的晶圓上溝槽方塊電阻均勻性的模擬示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進一步詳細(xì)說明。本發(fā)明通過減少wafer邊緣底部抗反射層的厚度，使得在干法刻蝕底部抗反射 層時，底部抗反射層開口的尺寸擴大，從而增大了刻蝕溝槽時wafer邊緣的溝槽寬度，使 wafer邊緣區(qū)域的溝槽寬度接近wafer中間區(qū)域的溝槽寬度，從而大大提高了溝槽寬度均 勻性。本發(fā)明中對絕緣層進行刻蝕，形成溝槽的方法流程示意圖如圖1所示，包括以下 步驟步驟21、在絕緣層，即具體實施例中的硬掩膜層上涂布底部抗反射層。該步驟中底 部抗反射層是必要的，因為底部抗反射層不僅作為吸光層，而且能夠起到刻蝕硬掩膜層時 的阻擋掩膜作用。由于底部抗反射層和光阻膠層的材質(zhì)是相同的，都是有機材料，所以進行下述的步驟23時，光阻膠層是同時被消耗的，當(dāng)完成步驟23時，光阻膠層基本被消耗完，無 法再作為掩膜被使用，因此在刻蝕絕緣層，形成溝槽時，是以所述底部抗反射層為掩膜的。本發(fā)明在該步驟中使得靠近wafer邊緣5 IOmm區(qū)域的底部抗反射層厚度相比 于wafer中間區(qū)域減少500 700埃。該步驟底部抗反射層的涂布是通過控制wafer的 旋轉(zhuǎn)速度來實現(xiàn)的。因為在wafer表面涂布底部抗反射層時，首先需要在wafer旋轉(zhuǎn)得比 較緩慢時，將底部抗反射層的溶劑滴到wafef表面的中心區(qū)域，即滴注過程；然后快速加 速wafer的旋轉(zhuǎn)到一高的轉(zhuǎn)速，使底部抗反射層溶劑伸展到整個wafer表面，并均勻覆蓋 wafer表面，即甩勻過程。如果上述兩個過程的wafer轉(zhuǎn)速不夠快，則最終涂布的底部抗反 射層就會不均勻，出現(xiàn)底部抗反射層在wafer中間區(qū)域厚，邊緣區(qū)域薄的現(xiàn)象。這種現(xiàn)象也 正是本發(fā)明所需要的，所以本發(fā)明利用較慢的wafer轉(zhuǎn)速，得到wafer中間區(qū)域和邊緣區(qū)域 不同的底部抗反射層厚度。具體地，為了實現(xiàn)靠近wafer邊緣5 IOmm區(qū)域的底部抗反射 層厚度相比于wafer中間區(qū)域少500 700埃，將滴注時wafer的轉(zhuǎn)速降至300 700轉(zhuǎn)每 分鐘(rpm)，優(yōu)選為400rpm、500rpm或600rpm,滴注時間為0. 5 0. 7秒(s)，優(yōu)選為0. 6s 或0. 7s ；將甩勻時wafer的轉(zhuǎn)速降至500 700rpm，優(yōu)選為600rpm、650rpm或700rpm，甩 勻時間為0. 8 ls，優(yōu)選為0. 9s或Is。涂布完成之后得到從wafer中間區(qū)域至邊緣區(qū)域， 厚度逐漸變化的底部抗反射層，越靠近wafer邊緣，底部抗反射層也就越薄。步驟22、在所述底部抗反射層上涂布光阻膠層，并圖案化所述光阻膠層。該步驟中 曝光顯影光阻膠層之后，在要形成溝槽位置的光阻膠被去除，而其它位置仍然有光阻膠覆 蓋，即形成了圖案化的光阻膠層。步驟23、以圖案化的光阻膠層為掩膜，干法刻蝕底部抗反射層，形成具有開口的底 部抗反射層。步驟24、以刻蝕后的底部抗反射層為掩膜，對絕緣層進行刻蝕，形成溝槽。具體實 施例為依次對硬掩膜層和Low-K絕緣材料層進行刻蝕，在刻蝕終止層停止刻蝕，形成溝槽。 在現(xiàn)有的刻蝕工藝中，一般采用等離子體刻蝕的方法形成溝槽。步驟25、去除底部抗反射層以及光阻膠層。對于具體的制程而言，底部抗反射層的厚度一般為3500 4600埃。本發(fā)明在涂 布底部抗反射層時使得靠近wafer邊緣5 IOmm區(qū)域的底部抗反射層厚度相比于wafer 中間區(qū)域減少500 700埃。這樣由于wafer邊緣的底部抗反射層較薄，而且底部抗反射 層和光阻膠層的材質(zhì)是相同的，都是有機材料，而底部抗反射層下面的硬掩膜層為較硬的 不同材料，所以對底部抗反射層進行刻蝕的氣體不會對其下面的硬掩膜層進行刻蝕，因此 在干法刻蝕底部抗反射層時，較薄的底部抗反射層首先被消耗完后，就開始擴大底部抗反 射層開口的尺寸。溝槽的刻蝕是以具有開口的底部抗反射層為掩膜的，所以底部抗反射層 開口的尺寸越大，則刻蝕形成的溝槽寬度也就越大。當(dāng)將靠近wafer邊緣5 IOmm區(qū)域的 底部抗反射層厚度減少500 700埃時，就能夠使刻蝕形成的溝槽寬度增大20 30nm，恰 好彌補了由于電場和磁場強度在wafer邊緣較弱，導(dǎo)致wafer邊緣的溝槽寬度較窄的缺陷， 使得wafer邊緣和中間區(qū)域的溝槽寬度具有一致性。而且，在較薄底部抗反射層的開口位 置，是在垂直方向的底部抗反射層被消耗完畢的情況下，沿水平方向向外擴展的，根據(jù)底部 抗反射層在不同區(qū)域的厚度控制，使得最終刻蝕形成的溝槽圖形接近目標(biāo)值，而沒有被扭 曲變形。
具體地，在雙鑲嵌制作技術(shù)中，一般采用先制作連接孔(via first)的方法，即先 制作連接孔，再制作溝槽。具有雙鑲嵌結(jié)構(gòu)的示意圖如圖2所示。在半導(dǎo)體襯底100上，依 次沉積刻蝕終止層101、Low-K絕緣材料層102、刻蝕終止層101，、Low-K絕緣材料層102， 及硬掩膜層103 ；接下來依次刻蝕硬掩膜層103、Low-K絕緣材料層102’、刻蝕終止層101’、 Low-K絕緣材料層102，在刻蝕終止層101停止刻蝕，形成連接孔；在硬掩膜層103上涂布底 部抗反射層104，依據(jù)本發(fā)明，在靠近wafer邊緣5 IOmm區(qū)域的底部抗反射層厚度相比 于wafer中間區(qū)域減少500 700埃。顯然，涂布底部抗反射層104時，底部抗反射層是填 充滿整個連接孔的，且覆蓋硬掩膜層103表面；在所述底部抗反射層104表面涂布光阻膠層 105，并使之圖案化，即定義溝槽位置，圖案化光阻膠的開口大小即為溝槽開口大小；以圖案 化光阻膠層105為掩膜，刻蝕底部抗反射層104 ；然后以刻蝕后的底部抗反射層104為掩 膜，刻蝕硬掩膜層103、Low-K絕緣材料層102’，在刻蝕終止層101’停止刻蝕，形成溝槽。這 就形成了具有雙鑲嵌結(jié)構(gòu)的連接孔和溝槽。通過采用本發(fā)明，使得溝槽寬度均勻性指標(biāo)range控制在10納米的范圍內(nèi)，已經(jīng) 達到了 5. 8納米。因此通過電學(xué)特性測試，溝槽所具有的電阻，即方塊電阻(Rs)的均勻性 也大大提高，模擬示意圖如圖3所示。圖3中縱坐標(biāo)為溝槽的方塊電阻值，橫坐標(biāo)為晶圓片 數(shù)，長方框中為現(xiàn)有技術(shù)中的晶圓，測量得到其上各溝槽的方塊電阻值，可以看出，各個值 分布比較疏散，模擬得到的方塊電阻值的分布為較寬區(qū)域的長方形；而采用本發(fā)明刻蝕溝 槽的方法，對于某片晶圓，模擬得到的方塊電阻值的分布為較窄區(qū)域的長方形，說明晶圓溝 槽具有很高的方塊電阻均勻性。以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在 本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護 范圍之內(nèi)。
權(quán)利要求
一種提高溝槽寬度均勻性的方法，該方法包括在絕緣層上涂布底部抗反射層，所述底部抗反射層的厚度在晶圓邊緣5～10毫米的區(qū)域比晶圓中間區(qū)域少500～700埃；在所述底部抗反射層的表面涂布光阻膠層；曝光顯影圖案化所述光阻膠層；以圖案化的光阻膠層為掩膜，刻蝕所述底部抗反射層，形成具有開口的底部抗反射層；對絕緣層進行刻蝕形成溝槽，并去除所述底部抗反射層和光阻膠層。
2.如權(quán)利要求1所述的方法，其特征在于，所述底部抗反射層在晶圓中間區(qū)域的厚度 為3500 4600埃。
3.如權(quán)利要求2所述的方法，其特征在于，涂布底部抗反射層包括滴注過程和甩勻過程；晶圓在滴注底部抗反射層溶劑時的轉(zhuǎn)速為300 700轉(zhuǎn)每分鐘rpm ； 晶圓在甩勻時的轉(zhuǎn)速為500 700rpm。
4.如權(quán)利要求3所述的方法，其特征在于，所述滴注時間為0.5 0. 7秒S。
5.如權(quán)利要求3所述的方法，其特征在于，所述甩勻時間為0.8 Is。
全文摘要
本發(fā)明公開了一種提高溝槽寬度均勻性的方法，該方法包括在絕緣層上涂布底部抗反射層，所述底部抗反射層的厚度在晶圓邊緣5～10毫米的區(qū)域比晶圓中間區(qū)域少500～700埃；在所述底部抗反射層的表面涂布光阻膠層；曝光顯影圖案化所述光阻膠層；以圖案化的光阻膠層為掩膜，刻蝕所述底部抗反射層，形成具有開口的底部抗反射層；對絕緣層進行刻蝕形成溝槽，并去除所述底部抗反射層和光阻膠層。采用該方法能夠有效提高刻蝕形成的溝槽寬度均勻性。
文檔編號H01L21/768GK101958279SQ20091005516
公開日2011年1月26日 申請日期2009年7月21日 優(yōu)先權(quán)日2009年7月21日
發(fā)明者孫武 申請人:中芯國際集成電路制造(上海)有限公司