專利名稱：與bcd集成制造工藝兼容的垂直雙極型器件制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，更具體地說，涉及BCD集成工藝中的垂直雙極型器 件制造工藝。
背景技術(shù)：
BCD是一種單片集成工藝技術(shù)，這種技術(shù)能夠在同一芯片上制作雙極型晶體管 (Bipolar Junction Transistor) ， CMOS和DM0S器件。BCD工藝不僅綜合了雙極型器件高跨 導(dǎo)、強(qiáng)負(fù)載驅(qū)動能力和CMOS集成度高、低功耗的優(yōu)點(diǎn)，而且集成進(jìn)了開關(guān)速度很快的匿0S 功率器件。由于匿0S同時具有高速和大電流能力的特性，耐壓通常也較高，因而用BCD工 藝制造的電源管理芯片能工作在是高頻、高壓和大電流下，是制造高性能電源芯片的理想 工藝。采用BCD工藝制造的單片集成芯片還可以提高系統(tǒng)性能，節(jié)省電路的封裝費(fèi)用，并具 有更好的可靠性。BCD工藝的主要應(yīng)用領(lǐng)域?yàn)殡娫垂芾?電源和電池控制)、顯示驅(qū)動、汽 車電子、工業(yè)控制等領(lǐng)域。由于BCD工藝的應(yīng)用領(lǐng)域的不斷擴(kuò)大，對BCD工藝的要求越來越 高。近來，BCD工藝主要朝著高壓、高功率、高密度方向發(fā)展。 雙極型器件是BCD工藝中重要的模擬信號處理器件，因而優(yōu)化雙極型晶體管結(jié)構(gòu) 和工藝以便獲得更大的電流能力和更高的截止頻率一直是BCD工藝的改進(jìn)方向之一。當(dāng)前 流行的BCD工藝中雙極型晶體管大都為pn結(jié)隔離和通過注入擴(kuò)散方法引出其各個電極，其 中的集電區(qū)不僅占居了相當(dāng)大面積，而且造成雙極型晶體管集電區(qū)串聯(lián)電阻的增加，因而 降低了截止頻率。

發(fā)明內(nèi)容
本發(fā)明旨在提出了一種集成在BCD工藝中的垂直雙極型器件的制造工藝，在成倍 降低高耐壓雙極型晶體管的集電區(qū)串聯(lián)電阻并縮小其面積的同時附加的工藝步驟也較少。
根據(jù)本發(fā)明的實(shí)施例，提供一種與BCD集成制造工藝兼容的垂直雙極型器件制造 工藝，制造垂直雙極型器件的集電區(qū)時，首先進(jìn)行溝槽光刻步驟，之后在形成的溝槽中填充 鴇形成垂直雙極型器件的集電區(qū)。 根據(jù)一實(shí)施例，上述的垂直雙極型器件制造工藝包括在襯底上形成N型埋層；生 長N型外延層；進(jìn)行局部氧化隔離；進(jìn)行CM0S工藝的n/p阱制作、源漏區(qū)注入；利用CMOS工 藝的n/p阱作為所述垂直雙極型器件的基區(qū)；利用進(jìn)行CMOS工藝的源漏區(qū)注入制作重?fù)诫s 區(qū)，重?fù)诫s區(qū)作為垂直雙極型器件的發(fā)射區(qū)和基區(qū)。 其中，在襯底上形成N型埋層是通過在襯底上注入砷As或者銻Sb來進(jìn)行。
CMOS工藝的n阱作為垂直PNP器件的基區(qū)；CMOS工藝的p阱作為垂直NPN器件的 基區(qū)。 本發(fā)明的集成在BCD工藝中的垂直雙極型器件的制造工藝能夠成倍降低高耐壓 雙極型晶體管的集電區(qū)串聯(lián)電阻并縮小其面積，同時附加的工藝步驟也較少。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實(shí)施例的描
述而變得更加明顯，在附圖中，相同的附圖標(biāo)記始終表示相同的特征，其中 圖l-圖3揭示了根據(jù)本發(fā)明的一實(shí)施例的垂直雙極型器件制造工藝的工藝過程。
具體實(shí)施例方式
BCD工藝可以集成多種雙極型晶體管器件，比如垂直NPN管、垂直PNP管、橫向PNP 管等。然而垂直NPN/PNP晶體管由于其優(yōu)越的電流處理能力，對BCD工藝更具有吸引力。
本發(fā)明著重針對集成在BCD工藝中的垂直雙極型器件，比如垂直NPN/PNP晶體管 的制造工藝，參考圖1到圖3所示的實(shí)施例，在標(biāo)準(zhǔn)的BCD工藝上只增加1道光刻步驟就可 以完成此垂直雙極型器件，且工藝和CM0S/DM0S器件工藝完全兼容。在圖1到圖3所示出 的實(shí)施例中以垂直NPN晶體管為例，闡述其制作過程，需要理解的是，對于本領(lǐng)域的技術(shù)人 員來說，垂直PNP晶體管完全可以參照類似的方式制作 首先，在襯底，此處是P型襯底P-sub上通過注入砷As或者銻Sb來形成N型埋層 BNL，該N型埋層BNL用于降低匿0S漏端電阻和垂直NPN集電區(qū)電阻。然后生長N型外延 層N-EPI，完成N型外延層N-EPI的制作后，其制作過程與傳統(tǒng)的CMOS工藝完全兼容，即進(jìn) 行CMOS工藝的局部氧化隔離L0C0S，形成的結(jié)構(gòu)如圖1所示。 制作完成局部氧化隔離后LOCOS，進(jìn)行CMOS工藝的n/p阱、源漏區(qū)注入。如果對雙 極型器件無特殊要求，CMOS器件的p阱Piell可作為垂直N PN器件的基區(qū)(類似的，CMOS 器件的n阱可作為垂直PNP器件的基區(qū))。通過CMOS工藝的源漏區(qū)注入形成重?fù)诫s區(qū)P+、 N+，這些重?fù)诫s區(qū)P+、 N+被用作雙極型器件的發(fā)射區(qū)和基區(qū)，形成的結(jié)構(gòu)如圖2所示。
在傳統(tǒng)的BiCMOS和BCD工藝中，垂直NPN/PNP晶體管的集電區(qū)時通過注入和擴(kuò) 散引出的。這種結(jié)構(gòu)不僅增加了集電區(qū)串聯(lián)電阻，還占用了較大的平面面積。在本發(fā)明 中，垂直NPN/PNP晶體管的集電區(qū)是通過下述工藝制作首先進(jìn)行溝槽光刻步驟形成溝槽 Trench，之后在形成的溝槽Trench中填充鴇Tungsten形成垂直雙極型器件，比如垂直NPN/ PNP晶體管的集電區(qū)，其結(jié)構(gòu)如圖3所示。比起傳統(tǒng)的通過注入擴(kuò)散來形成的集電區(qū)，這種 結(jié)構(gòu)的優(yōu)勢是橫向占有的面積小，并且串聯(lián)電阻低，因而能提高截止頻率，更好地發(fā)揮垂直 NPN/PNP晶體管的性能。 本發(fā)明的集成在BCD工藝中的垂直雙極型器件的制造工藝能夠成倍降低高耐壓
雙極型晶體管的集電區(qū)串聯(lián)電阻并縮小其面積，同時附加的工藝步驟也較少。 上述實(shí)施例是提供給熟悉本領(lǐng)域內(nèi)的人員來實(shí)現(xiàn)或使用本發(fā)明的，熟悉本領(lǐng)域的
人員可在不脫離本發(fā)明的發(fā)明思想的情況下，對上述實(shí)施例做出種種修改或變化，因而本
發(fā)明的保護(hù)范圍并不被上述實(shí)施例所限，而應(yīng)該是符合權(quán)利要求書提到的創(chuàng)新性特征的最
大范圍。
權(quán)利要求
一種與BCD集成制造工藝兼容的垂直雙極型器件制造工藝，其特征在于，制造垂直雙極型器件的集電區(qū)時，首先進(jìn)行溝槽光刻步驟，之后在形成的溝槽中填充鎢形成所述垂直雙極型器件的集電區(qū)。
2. 如權(quán)利要求1所述的與BCD集成制造工藝兼容的垂直雙極型器件制造工藝，其特征 在于，包括在襯底上形成N型埋層；生長N型外延層；進(jìn)行局部氧化隔離；進(jìn)行CMOS工藝的n/p阱制作、源漏區(qū)注入；利用CMOS工藝的n/p阱作為所述垂直雙極型器件的基區(qū)；利用進(jìn)行CMOS工藝的源漏區(qū)注入制作重?fù)诫s區(qū)，重?fù)诫s區(qū)作為垂直雙極型器件的發(fā) 射區(qū)和基區(qū)。
3. 如權(quán)利要求2所述的與BCD集成制造工藝兼容的垂直雙極型器件制造工藝，其特征 在于，所述在襯底上形成N型埋層是通過在襯底上注入砷As或者銻Sb來進(jìn)行。
4. 如權(quán)利要求2所述的與BCD集成制造工藝兼容的垂直雙極型器件制造工藝，其特征 在于，所述CMOS工藝的n阱作為垂直PNP器件的基區(qū)； 所述CMOS工藝的p阱作為垂直NPN器件的基區(qū)。
全文摘要
本發(fā)明揭示了一種與BCD集成制造工藝兼容的垂直雙極型器件制造工藝，制造垂直雙極型器件的集電區(qū)時，首先進(jìn)行溝槽光刻步驟，之后在形成的溝槽中填充鎢形成垂直雙極型器件的集電區(qū)。該制造工藝能夠成倍降低高耐壓雙極型晶體管的集電區(qū)串聯(lián)電阻并縮小其面積，同時附加的工藝步驟也較少。
文檔編號H01L21/28GK101764100SQ20081020783
公開日2010年6月30日 申請日期2008年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者呂宇強(qiáng), 永福, 陳雪萌, 龔大衛(wèi) 申請人:上海先進(jìn)半導(dǎo)體制造股份有限公司