專利名稱：一種多芯片3d堆疊封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路封裝結(jié)構(gòu)，特別涉及一種雙列直插式封裝的多 芯片3D堆疊集成電路封裝結(jié)構(gòu)，可以用來封裝多個(gè)半導(dǎo)體芯片。
背景技術(shù)：
以往系統(tǒng)中的視頻處理芯片和組成系統(tǒng)必須的flash和DRAM芯片都是 單獨(dú)封裝成獨(dú)立IC，封裝完成后由生產(chǎn)廠商上板組成系統(tǒng)。這種系統(tǒng)結(jié)構(gòu)在 線路板設(shè)計(jì)上浪費(fèi)空間，并在信號(hào)傳輸中存在信號(hào)延遲等問題，成本上也比 較高。而采用Flash和DRAM多芯片堆疊封裝的一般為高端的BGA或者 QFP，這兩種封裝在線路板設(shè)計(jì)時(shí)必須使用雙面板，整機(jī)系統(tǒng)成本較高。發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種多芯片3D堆疊封裝結(jié)構(gòu)，以解決 目前多芯片封裝結(jié)構(gòu)空間較大、信號(hào)傳輸性能不佳以及封裝制造成本高昂的技 術(shù)問題。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下-一種多芯片3D堆疊封裝結(jié)構(gòu)，包括一個(gè)主芯片和至少一個(gè)輔助芯片，所 述主芯片和輔助芯片分別具有各自的電路面和與該電路面相對(duì)的背面；所述輔 助芯片堆疊在所述主芯片上；在所述主芯片的電路面上設(shè)有主焊墊，所述輔助 芯片的電路面上設(shè)有輔助焊墊，所述輔助焊墊通過金屬線與所述主焊墊相連。所述輔助芯片為兩個(gè)以上，包括Flash芯片和DRAM芯片。所述Flash芯 片為兩個(gè)以上，依次堆疊后再堆疊在主芯片上。所述DRAM芯片為兩個(gè)以上， 依次堆疊后再堆疊在主芯片上。所述金屬線優(yōu)選金線、銀線或者銅線。所述主芯片采用RDL技術(shù)對(duì)主焊墊進(jìn)行重新排布。所述輔助芯片采用RDL 技術(shù)對(duì)輔助焊墊進(jìn)行重新排布。需要相互連接的主芯片上的主焊墊和輔助芯片上的輔助焊墊之間依次排布，即主芯片與輔助芯片焊墊之間的金屬連線不存在交叉現(xiàn)象。所述芯片之間的堆疊是通過絕緣膠將一芯片的背面固定到另一芯片的電 路面上。另一種多芯片3D堆疊封裝結(jié)構(gòu)，包括一個(gè)主芯片、 一個(gè)DRAM輔助芯片和 一個(gè)Flash輔助芯片，所述主芯片、DRAM輔助芯片和Flash輔助芯片分別具 有各自的電路面和與該電路面相對(duì)的背面；所述DRAM輔助芯片的背面通過絕 緣膠固定在所述主芯片的電路面上；所述Flash輔助芯片的背面通過絕緣膠固 定在所述主芯片的電路面上；在所述主芯片的電路面上設(shè)有主焊墊，所述DRAM 輔助芯片、Flash輔助芯片的電路面上設(shè)有輔助焊墊，所述輔助焊墊通過金屬 線與所述主焊墊按照就近原則相連。采用上述多芯片3D堆疊封裝結(jié)構(gòu)，將視頻處理主芯片進(jìn)行設(shè)計(jì)，使之可 以在一個(gè)封裝體內(nèi)將FLASH和DRAM芯片全部通過內(nèi)部導(dǎo)線連接，在雙列直 插式封裝內(nèi)完成三顆芯片的功能整合，芯片的高成度為客戶縮小了線路板面 積，縮減了生產(chǎn)廠商的生產(chǎn)成本，同時(shí)減少了信號(hào)的傳輸延遲，提高了系統(tǒng) 的性能，同時(shí)系統(tǒng)板以及模塊封裝尺寸小，具有質(zhì)量輕的優(yōu)勢(shì)。由于雙列直 插式封裝的采用可以使線路板設(shè)計(jì)時(shí)采用單面板，大幅減低成本，從根本上 解決雙面板產(chǎn)品維修困難的問題，從而增強(qiáng)產(chǎn)品的競(jìng)爭(zhēng)力。


圖1為本發(fā)明的三芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖。圖2為本發(fā)明的三芯片3D堆疊封裝剖面示意圖。圖3為本發(fā)明的兩芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖。圖4為本發(fā)明的兩芯片3D堆疊封裝剖面示意圖。圖5為本發(fā)明的四芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖。圖6為本發(fā)明的四芯片3D堆疊封裝剖面示意圖。
具體實(shí)施方式
下面根據(jù)圖1至圖6，給出本發(fā)明的較佳實(shí)施例，并予以詳細(xì)描述，使能 更好地理解本發(fā)明的功能、特點(diǎn)。圖l顯示的是本發(fā)明的三芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖，主芯片200 的電路面上的外圍形成一圈焊墊201，焊墊201既可以是如圖1所示的單排分 布，也可以采用雙排分布(圖未示出)。輔助芯片300的上、下兩側(cè)分別設(shè)有一排焊墊301。輔助芯片400的外圍設(shè)有多個(gè)焊墊401。主芯片200的焊墊201 的排布與輔助芯片300的焊墊301以及輔助芯片400的焊墊401的排布是相互 匹配的，以保證主芯片200與輔助芯片300、 400之間的金屬線500連接。在 用于連接的焊墊的選擇上，采用就近原則，以進(jìn)一步節(jié)省所需金屬線的量。在 輔助芯片的排布上，也采用有利于就近原則的方式。如本實(shí)施例中的輔助芯片 400就排布在主芯片200的右上角，輔助芯片400上的四個(gè)焊墊401則分別與 相離最近的主芯片200的焊墊201連接。主芯片200在布圖設(shè)計(jì)時(shí)需考慮金屬線500的排布問題，須將彼此需要連 線的焊墊201、 301、 401按順序依次排布，即主芯片與輔助芯片焊墊之間的金 屬連線不存在交叉現(xiàn)象。對(duì)于己經(jīng)存在的芯片，如果不可以直接連接也可以通 過RDL技術(shù)將已經(jīng)存在的焊墊重新排布，以保證需相互連接的兩者之間可以直 接用金屬線連接。將輔助芯片200、 400的背面通過絕緣膠和主芯片200的正 面固定。主芯片200和輔助芯片300， 400的連接通過金屬線500連接，實(shí)現(xiàn) 信號(hào)聯(lián)通。金屬線最好采用金、銀或銅等金屬。圖2顯示本發(fā)明的三芯片3D堆疊封裝的剖面示意圖。如圖2所示，本發(fā) 明的三芯片3D堆疊封裝結(jié)構(gòu)是構(gòu)建于一個(gè)普通的框架100上，用以封裝的三 個(gè)半導(dǎo)體芯片200、 300、 400，包括直接放置于框架100的中央焊片座101上 的主芯片200，以及放置于主芯片200上的輔助的DRAM芯片300，輔助FLASH 芯片400。每一個(gè)芯片的正面為芯片的電路面，即芯片上形成半導(dǎo)體電路結(jié)構(gòu) 以及焊線接觸的焊墊的所在面。芯片之間通過金屬線實(shí)現(xiàn)信號(hào)聯(lián)通，然后主芯 片200將信號(hào)通過框架100的引腳102與外部互聯(lián)。圖3顯示的是兩芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖，主芯片200的電路 面上的外圍形成一圈焊墊201，其中焊墊201既可以是單排分布也可以是雙排 分布。主芯片200的焊墊201的排布需要配合輔助芯片300的焊墊301的排布， 以保證主芯片200和輔助芯片300之間的金屬線500連接。主芯片在版圖設(shè)計(jì) 時(shí)需考慮焊線排布問題，須將彼此需要連線的焊墊按順序依次排布，對(duì)于已經(jīng) 存在的芯片如果不可以直接連接亦可以通過RDL技術(shù)將己經(jīng)存在的焊墊重新 排布，以保證兩者之間可以直接用金屬線連接。輔助芯片的背面通過絕緣膠和 主芯片的正面固定。主芯片200和輔助芯片300的連接通過金線500連接，實(shí) 現(xiàn)信號(hào)聯(lián)通。圖4顯示本發(fā)明的兩芯片3D堆疊封裝的剖面示意圖。如圖所示，本發(fā)明 的兩芯片3D堆疊封裝結(jié)構(gòu)是構(gòu)建于一個(gè)普通的框架100上，包括直接放置于框架100的中央焊片座101上的主芯片200，以及放置于主芯片上的輔助的 DRAM芯片300。每一個(gè)芯片的正面為芯片的電路面，即芯片上形成半導(dǎo)體電路 結(jié)構(gòu)以及焊線接觸的焊片墊的所在面。芯片之間通過金線實(shí)現(xiàn)信號(hào)聯(lián)通，然后 主芯片200將信號(hào)通過框架100的引腳102與外部互聯(lián)。圖5顯示的是四芯片3D堆疊封裝結(jié)構(gòu)的俯視示意圖，主芯片200的電路 面上的外圍形成一圈焊墊201，其中焊墊201既可以是單排分布也可以是雙排 分布。主芯片的焊墊排布需要配合輔助芯片300， 400以及900焊墊的排布， 以保證主芯片200和輔助芯片之間的金屬線500連接。主芯片在版圖設(shè)計(jì)時(shí)需 考慮主芯片和所有輔助芯片的焊線排布問題，須將彼此需要連線的焊墊按順序 依次排布，對(duì)于已經(jīng)存在的芯片如果不可以直接連接亦可以通過RDL技術(shù)將已 經(jīng)存在的焊墊重新排布，RDL技術(shù)可以應(yīng)用于主芯片，亦可以應(yīng)該用于輔助芯 片，以保證兩者之間可以直接用金屬線連接。芯片之間的連接通過絕緣膠固定。 主芯片200和輔助芯片300， 400， 900的連接通過金屬線500，最好是金線連 接，實(shí)現(xiàn)信號(hào)聯(lián)通。主芯片和輔助芯片之間的連接是按照就近原則來設(shè)計(jì)的。 當(dāng)堆疊的輔助芯片增多的時(shí)候可以將主芯片的焊墊進(jìn)行里外兩列交錯(cuò)擺放放 置在下層的輔助芯片和里面的焊墊相連，放置在上層的輔助芯片和外圈的焊墊 相連，保證連線就近原則同時(shí)聯(lián)系之間不交叉。圖6顯示本發(fā)明的四芯片3D堆疊封裝的剖面示意圖。如圖6所示，本發(fā) 明的四芯片3D堆疊封裝結(jié)構(gòu)是構(gòu)建于一個(gè)普通的框架100上，用以封裝的四 個(gè)半導(dǎo)體芯片，包括直接放置于框架100的中央焊片座101上的主芯片200， 以及放置于主芯片上的輔助的DRAM芯片300，輔助FLASH芯片400，以及放置 于輔助芯片300之上的芯片900。每一個(gè)芯片的正面為芯片的電路面，即芯片 上形成半導(dǎo)體電路結(jié)構(gòu)以及焊線接觸的焊片墊的所在面。芯片之間通過金線實(shí) 現(xiàn)信號(hào)聯(lián)通，然后主芯片200將信號(hào)通過框架100的引腳102與外部互聯(lián)。對(duì) 于本實(shí)施例，在保證主芯片與輔助芯片的直接相連的的情況下，芯片900亦可 以比芯片300面積大。此時(shí)只需要在芯片900和芯片300之間增加一個(gè)支撐用 的隔離芯片即可。圖中的結(jié)構(gòu)僅為示意圖，亦可以根據(jù)芯片的焊墊排布改變芯片間的相對(duì)位 置。對(duì)于己經(jīng)存在的芯片，亦可以采用RDL的技術(shù)，將已經(jīng)存在的焊墊按照需 求進(jìn)行重新排布。在新的位置，重新生成焊墊，以利于封裝的生產(chǎn)。可以根據(jù) 實(shí)際情況，對(duì)于己經(jīng)存在的主芯片可以采用RDL技術(shù)進(jìn)行焊墊的重新排布，也 可以對(duì)Flash或者Dram芯片根據(jù)需要采用RDL技術(shù)進(jìn)行焊墊的重新排布。對(duì)于芯片的堆疊數(shù)量，亦可以根據(jù)實(shí)際的需要，增加或者減少疊層芯片的數(shù)量。例如可以根據(jù)實(shí)際應(yīng)用情況不堆疊Flash芯片，只實(shí)現(xiàn)DRAM芯片和視 頻主芯片的連接。或者按照需要，增加需要堆疊的芯片的數(shù)量或者層數(shù)，以確 保芯片的集成效果。下面以三芯片3D堆疊封裝為例，介紹主要的加工工藝。首先芯片按實(shí)際 需要進(jìn)行切割，其次切割后的芯片逐次進(jìn)行Die Attach,由于有三顆芯片需 要進(jìn)行此工藝，故首先需要進(jìn)行主芯片200的上片，將主芯片200和框架100 用導(dǎo)電膠700 (亦可絕緣膠600)連接，完成后進(jìn)行烘烤進(jìn)行第二顆輔助芯片 300的上片，此時(shí)用絕緣膠600將第二顆輔助芯片300粘貼在第一顆主芯片200 的上表面，完成后仍需要進(jìn)行烘烤，烘烤結(jié)束后再進(jìn)行第三顆輔助芯片400 的上片，第三顆芯片仍用絕緣膠600粘貼在第一顆主芯片200的上表面，粘結(jié) 完成后進(jìn)行烘烤。芯片Die Attach結(jié)束后進(jìn)行金線鍵合，用金線將主芯片200 與輔助芯片300和400實(shí)現(xiàn)信號(hào)聯(lián)通，同時(shí)將主芯片200的焊墊和框架的引腳 102之間用金線實(shí)現(xiàn)信號(hào)聯(lián)通。由于精度要求很高，需要采用高精度的金線鍵 合設(shè)備進(jìn)行金線鍵合，這一步將完成芯片內(nèi)部全部的電性性能的連接。金線鍵 合結(jié)束后進(jìn)行塑封，用黑膠將已經(jīng)鍵合好的主芯片200，輔助芯片300和400 以及金線框架包起來以形成封裝塑封體800，用以保護(hù)芯片以及相關(guān)的金線。塑封完成后進(jìn)行切筋打彎，將每一顆系統(tǒng)高度集成的完整的芯片從框架上獨(dú)立 出來。此即完成了本發(fā)明的多芯片3D堆疊結(jié)構(gòu)。綜上所述，本發(fā)明提供了一種實(shí)用的多芯片3D堆疊封裝結(jié)構(gòu)，由于芯片 之間的連接采用金線直接的連接，因此可以減少信號(hào)的傳輸延遲，提高系統(tǒng)的 性能。由于封裝形式采用雙列直插式封裝結(jié)構(gòu)，故制造成本低廉，返修方便， 因此可以提升芯片的操作性以及降低生產(chǎn)成本。因此本發(fā)明有很強(qiáng)的實(shí)用性。以上所述的，僅為本發(fā)明的較佳實(shí)施例，并非用以限定本發(fā)明的范圍，本 發(fā)明的上述實(shí)施例還可以做出各種變化。例如，兩類不同的輔助芯片其實(shí)也是 可以相互堆疊的。即凡是依據(jù)本發(fā)明申請(qǐng)的權(quán)利要求書及說明書內(nèi)容所作的簡(jiǎn) 單、等效變化與修飾，皆落入本發(fā)明專利的權(quán)利要求保護(hù)范圍。
權(quán)利要求
1、一種多芯片3D堆疊封裝結(jié)構(gòu)，包括一個(gè)主芯片和至少一個(gè)輔助芯片，所述主芯片和輔助芯片分別具有各自的電路面和與該電路面相對(duì)的背面；其特征在于，所述輔助芯片堆疊在所述主芯片上；在所述主芯片的電路面上設(shè)有主焊墊，所述輔助芯片的電路面上設(shè)有輔助焊墊，所述輔助焊墊通過金屬線與所述主焊墊相連。
2、 如權(quán)利要求1所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述輔助 芯片為兩個(gè)以上，包括Flash芯片和DRAM芯片。
3、 如權(quán)利要求2所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述Flash芯片為兩個(gè)以上，依次堆疊后再堆疊在主芯片上。
4、 如權(quán)利要求2所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述DRAM芯片為兩個(gè)以上，依次堆疊后再堆疊在主芯片上。
5、 如權(quán)利要求1所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述金屬線為金線、銀線或者銅線。
6、 如權(quán)利要求1所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述主芯 片采用RDL技術(shù)對(duì)主焊墊進(jìn)行重新排布。
7、 如權(quán)利要求1所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，所述輔助 芯片采用RDL技術(shù)對(duì)輔助焊墊進(jìn)行重新排布。
8、 如權(quán)利要求1所述的多芯片3D堆疊封裝結(jié)構(gòu)，其特征在于，需要相互 連接的主芯片上的主焊墊和輔助芯片上的輔助焊墊之間依次排布。
9、 如權(quán)利要求1至4中任一權(quán)利要求所述的多芯片3D堆疊封裝結(jié)構(gòu)，其 特征在于，所述芯片之間的堆疊是通過絕緣膠將一芯片的背面固定到另一芯片 的電路面上。
10、 一種多芯片3D堆疊封裝結(jié)構(gòu)，包括一個(gè)主芯片、 一個(gè)DRAM輔助芯片 和一個(gè)Flash輔助芯片，所述主芯片、DRAM輔助芯片和Flash輔助芯片分別 具有各自的電路面和與該電路面相對(duì)的背面；其特征在于，所述DRAM輔助芯 片的背面通過絕緣膠固定在所述主芯片的電路面上；所述Flash輔助芯片的背 面通過絕緣膠固定在所述主芯片的電路面上；在所述主芯片的電路面上設(shè)有主 焊墊，所述DRAM輔助芯片、Flash輔助芯片的電路面上設(shè)有輔助焊墊，所述 輔助焊墊通過金屬線與所述主焊墊按照就近原則相連。
全文摘要
本發(fā)明涉及一種多芯片3D堆疊封裝結(jié)構(gòu)，包括一個(gè)主芯片和至少一個(gè)輔助芯片，所述主芯片和輔助芯片分別具有各自的電路面和與該電路面相對(duì)的背面；所述輔助芯片堆疊在所述主芯片上；在所述主芯片的電路面上設(shè)有主焊墊，所述輔助芯片的電路面上設(shè)有輔助焊墊，所述輔助焊墊通過金屬線與所述主焊墊相連。采用上述多芯片3D堆疊封裝結(jié)構(gòu)，將視頻處理主芯片進(jìn)行設(shè)計(jì)，使之可以在一個(gè)封裝體內(nèi)將多個(gè)輔助芯片全部通過內(nèi)部導(dǎo)線連接，在雙列直插式封裝內(nèi)完成三顆芯片的功能整合，芯片的高成度為客戶縮小了線路板面積，縮減了生產(chǎn)廠商的生產(chǎn)成本，同時(shí)減少了信號(hào)的傳輸延遲，提高了系統(tǒng)的性能，同時(shí)系統(tǒng)板以及模塊封裝尺寸小，具有質(zhì)量輕的優(yōu)勢(shì)。
文檔編號(hào)H01L25/00GK101404279SQ20081020251
公開日2009年4月8日 申請(qǐng)日期2008年11月11日 優(yōu)先權(quán)日2008年11月11日
發(fā)明者李云芳 申請(qǐng)人:華亞微電子(上海)有限公司