專利名稱：柵層的制造方法
技術(shù)領域：
本發(fā)明涉及半導體制造技術(shù)領域，特別涉及一種柵層的制造方法。
背景技術(shù)：
隨著半導體制造工藝的不斷進步，集成度越來越高，柵極的尺寸也
越來越??；在金屬氧化物半導體晶體管中， 一般采用多晶硅作為制造柵 極的材料，而且，為降低功耗、提高響應速度，常常對多晶硅進行摻雜， 形成摻雜的多晶硅，以降低柵極的電阻，例如，對于N型金屬氧化物半導 體晶體管(NMOS)的多晶硅柵極，摻入N型雜質(zhì)，對于P型金屬氧化物 半導體晶體管(PMOS)的多晶硅柵極，摻入P型雜質(zhì)。
在專利申請?zhí)枮閁S6949471B2的美國專利中，公開了 一種柵極的制 造方法，圖1至圖3為所述的美國專利公開的柵極的制造方法的各步驟相 應結(jié)構(gòu)的剖面示意圖。
如圖l所示，首先提供襯底210,在所述襯底210上形成柵極介質(zhì)層 212,在所述柵極介質(zhì)層212上形成柵層(Gate Layer) 214,所述柵層214 的材料可以是多晶硅；
對所述柵層214進行摻雜，以降低所述柵層214的電阻率；
如圖2所示，在所述柵層214上形成掩膜層216和218,其中，所述掩 膜層216可以是氧化硅，所述掩膜層218可以是氮氧化硅；
如圖3所示，通過光刻和刻蝕圖形化所述4冊層214，形成4冊4及220,并 去除所述掩膜層216和218 。
其中，所述的摻雜工藝一般采用離子注入工藝，且在離子注入后， 通過退火工藝激活摻入的雜質(zhì)離子。然而，在多晶硅的柵層中摻入雜質(zhì) 離子并經(jīng)過退火之后，會導致多晶硅的晶粒尺寸增大，而晶粒尺寸增大 會給形成的器件帶來一系列的問題，例如，會影響柵極物理以及電學特 性，會造成源漏區(qū)域與柵極交疊區(qū)域的交疊電容(overlap capacitance ) 等。

發(fā)明內(nèi)容
本發(fā)明提供一種柵層的形成方法，可以抑制摻入雜質(zhì)離子的多晶硅 晶粒尺寸的增大。
本發(fā)明提供的一種柵層的形成方法，包括 提供具有多晶硅層的襯底；
執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮摻雜；
執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小該多晶硅層電 阻率的雜質(zhì)；
對已執(zhí)行所述的等離子體摻雜和離子注入摻雜的多晶硅層執(zhí)行退 火工藝。
可選的，先執(zhí)行所述等離子體摻雜工藝的步驟，再執(zhí)行所述離子注
入摻雜工藝的步驟；或者先執(zhí)行所述離子注入摻雜工藝的步驟，再執(zhí)行 所述等離子體摻雜工藝的步驟。
可選的，若先執(zhí)行所述等離子體摻雜工藝的步驟，再執(zhí)行所述離子 注入摻雜工藝的步驟；則在所述等離子體摻雜工藝的步驟和所述離子注
入摻雜工藝的步驟之間，還包括對所述多晶硅層執(zhí)行氮摻雜后熱處理的 步驟。
可選的，所述等離子體摻雜工藝為去耦等離子體氮處理工藝、低溫 等離子體氮處理工藝或遠程等離子體氮處理工藝。
可選的，所述等離子體4參雜工藝中反應氣體為N2、 N20、NO或NH3 中的一種或組合。
可選的，所述反應氣體中還4參有惰性氣體。
可選的，所述等離子體摻雜工藝反應氣體為N2,其中所述N2的流 量為200sccm至500sccm。
可選的，所述退火工藝為快速熱退火或爐管退火，退火溫度為1000 。C至IIO(TC。
可選的，所述的減小該多晶硅層電阻率的雜質(zhì)為磷或砷或硼。
5本發(fā)明還提供一種柵層的形成方法，包括
提供襯底；
在所述襯底上形成多晶硅層，并原位對所述多晶硅層執(zhí)行離子注入 摻雜工藝，在所述多晶硅層中摻入減小該多晶硅層電阻率的雜質(zhì)；
執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮摻雜；
對已執(zhí)行所述的等離子體摻雜工藝的多晶硅層執(zhí)行退火工藝。
可選的，所述等離子體摻雜工藝為去耦等離子體氮處理工藝、低溫
等離子體氮處理工藝或遠程等離子體氮處理工藝。
可選的，所述等離子體4參雜工藝中反應氣體為N2、 N20、 NO或NH3
中的一種或組合。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案的其中 一個至少具有以下優(yōu)點
通過等離子體摻雜，使含氮離子被植入多晶硅的柵層中，該氮雜質(zhì) 在后續(xù)的退火工藝中，氮可以滲入或進入多晶硅晶粒中，使多晶硅晶粒 中形成空洞，并分解為較小的晶粒，從而抑制多晶硅晶粒形成更大的晶 粒；
此外，通過等離子體摻雜的方法在多晶硅層中摻入氮雜質(zhì)， 一方面 對多晶硅層造成的損傷較小或不會造成損傷，且在摻雜工藝中，氮離子 不會穿透多晶硅層，進入到柵極介質(zhì)層中，或穿透所述的柵極介質(zhì)層， 因而對多晶硅層以及柵極介質(zhì)層的損傷較小；
此外，釆用等離子體摻雜的方法，更有利于抑制多晶硅層中晶粒的 尺寸，采用等離子體摻雜方法后，可以使得具有降低電阻率的雜質(zhì)(例 如磷)的多晶硅層的晶粒尺寸與完全沒有摻入降低電阻率的雜質(zhì)的多晶 硅層的晶粒尺寸大小的差值小于埃，相當于摻入降低電阻率的雜質(zhì)后多 晶硅層的晶粒尺寸幾乎沒有變化；
此外，通過等離子體摻雜的方法，在多晶硅層中摻入氮雜質(zhì)，可以 抑制在后續(xù)的對多晶硅層執(zhí)行的降低電阻率的離子注入摻雜工藝中，穿 透所述多晶硅層或柵極介質(zhì)層。


圖1至圖3為現(xiàn)有的一種柵極的制造方法的各步驟相應結(jié)構(gòu)的剖面
示意圖4為本發(fā)明的柵層的制造方法的實施例一的流程圖5至圖7為本發(fā)明的柵層的制造方法的實施例一的各步驟相應的
結(jié)構(gòu)的剖面示意圖8為本發(fā)明的柵層的制造方法的實施例二的流程圖； 圖9為本發(fā)明的柵層的制造方法的實施例三的流程圖； 圖10為本發(fā)明的柵層的制造方法的實施例四的流程圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是 本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術(shù)人員 可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公 開的具體實施的限制。
其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時， 為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且 所述示意圖只是實例，其在此不應限制本發(fā)明保護的范圍。此外，在實 際制作中應包含長度、寬度及深度的三維空間尺寸。
在半導體器件的柵極的制造工藝中，常常需要在多晶硅柵極中摻入 雜質(zhì)，降低柵極的電阻率，以提高形成的半導體器件的電學性能。例如， 在NMOS器件中摻入N型雜質(zhì)，例如磷，在PMOS器件中摻入P型雜 質(zhì)，例如硼等，均是為了降低MOS器件的柵極的電阻率。在柵極中摻 入降低電阻率的雜質(zhì)的工藝 一般在柵層形成過程中或形成之后進行的。 然而，在多晶硅柵層中摻入降低電阻率的雜質(zhì)后，經(jīng)過退火后會使多晶 硅柵層的晶粒尺寸變大，特別是對于NNOS器件，在用于柵層的多晶硅 中摻入磷之后，經(jīng)過退火，會使晶粒尺寸增大10至50埃，甚至更大。 而晶粒尺寸增大會給MOS器件帶來一系列的問題，例如，會影響柵極 物理以及電學特性，會造成源漏區(qū)域與柵極交疊區(qū)域的交疊電容(overlap capacitance )等。因而，在通過摻雜降低柵極電阻率的同時， 也希望能不會造成晶粒尺寸的增加。
基于此，本發(fā)明提出一種柵層的形成方法。在本發(fā)明的柵層的形成 方法中，通過等離子體摻雜的方法在多晶硅柵層中摻入氮雜質(zhì)，通過氮 雜質(zhì)抑制多晶硅柵層中晶粒的增長，從而降低摻雜多晶硅柵極的晶粒尺 寸，以改善多晶硅4冊極的物理以及電學特性。
下面結(jié)合實施例以及附圖對本發(fā)明的柵層的形成方法進行詳細描 述，應當說明的是，下面的描述特別是對一些技術(shù)細節(jié)的描述僅僅是為 了更容易理解本發(fā)明的方法而引入的，其不應該不當?shù)南拗票景l(fā)明的權(quán) 利要求的保護范圍。本領域技術(shù)人員根據(jù)本發(fā)明的說明書以及實施例的 教導可以做出相應的修改、變更和替換。
實施例一
圖4為本發(fā)明的柵層的制造方法的第一實施例的流程圖。
請參考圖4，步驟S100為提供具有多晶硅層的襯底。
步驟S110為執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮雜質(zhì)。
步驟S120為執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小該 多晶硅層電阻率的雜質(zhì)。
步驟S130對已執(zhí)行所述的等離子體摻雜和離子注入摻雜的多晶硅 層執(zhí)行退火工藝。
下面結(jié)合剖面示意圖對上述的第 一 實施例的流程圖進行詳細描述。
請參考圖5,提供襯底10，在所述襯底IO上依次具有柵極介質(zhì)層 12和多晶石圭層14。
其中，襯底10可以是半導體材料，例如可以是單晶硅、多晶硅、 非晶硅中的一種，所述襯底10也可以是硅鍺化合物、硅鎵化合物中的 一種，所述襯底10還可以包括外延層或絕緣層上硅(Silicon On Insulator,SOI)結(jié)構(gòu)。
所述柵極介質(zhì)層12可以是氧化硅，其形成方法為爐管氧化、快速 熱退火氧化或原位水蒸氣產(chǎn)生氧化(ISSG)。當然，所述柵極介質(zhì)層12 也可以是其它材質(zhì)，例如氮氧化硅。這里不再贅述。
所述多晶硅層14可以通過化學氣相沉積工藝形成。其厚度可以根 據(jù)形成的柵極的電學特性的需要而定。這里不再詳細描述。
接著，請參考圖6,執(zhí)行等離子體摻雜工藝，在所述多晶硅層14 中摻入氮摻雜。
在等離子體摻雜工藝中，將所述襯底10置于含氮的等離子體環(huán)境 中，使所述等離子體環(huán)境中的氮離子能夠植入襯底10的多晶硅層14中， 在所述多晶硅層14中摻入氮雜質(zhì)。
其中，所述含氮的等離子體通過微波或射頻或紫外光源作用于含氮 的氣體而產(chǎn)生，所述含氮的氣體包括N20、 NO、 NH3、 N2中的一種或 者組合。在所述含氮氣體中可以摻入惰性氣體作為稀釋氣體，例如，摻 入He或Ar作為稀釋氣體。
其中，所述的等離子體摻雜工藝可以是去耦等離子體氮處理工藝 (Decoupled Plasma Nitridation, DPN )、低溫等離子體氮處理工藝(Low Temperature Plasma Nitridation)或遠程等離子體氮處理工藝(Remote Plasma Nitridation ， RPN)。
作為實例，本實施例中所述等離子體氮化采用DPN工藝，反應氣 體采用N2。在DPN工藝中，將襯底10置于工藝腔室中后，向工藝腔 室中通入含氮的氣體，所述含氮的氣體為N2、 N2與He、或N2與Ar 的混合氣體，然后將射頻作用于所述氮氣，使其電離，產(chǎn)生含氮離子。 所述含氮離子被植入所述多晶硅層14中，在所述多晶硅層14中摻入氮 雜質(zhì)。該氮雜質(zhì)在后續(xù)的退火工藝中，氮可以滲入或進入多晶硅晶粒中， 使多晶硅晶粒中形成空洞，并分解為較小的晶粒，從而抑制多晶硅晶粒 形成更大的晶粒。
本實施例中所述DPN工藝中射頻源的功率為500至2500W,工藝
9月空的壓力為10至lOOmTorr, Nz流量為200sccm至500sccm，溫度小于 70°C。通過調(diào)整DPN工藝中射頻功率、工藝腔壓力、N2流量以及溫度、 時間等可控制含氮離子植入所述多晶硅層14中深度或濃度，因而可較 為精確的控制氮雜質(zhì)在多晶硅層14中的分布。更有利于提高形成的柵 極的電學性能或物理性能。
在其它的實施例中，所述等離子體摻雜工藝也可以是RPN,所述 RPN工藝通過微波作用于含氮的氣體產(chǎn)生氮氣等離子體，并將所述氮氣 等離子體中的含氮基或氮基植入多晶硅層14中，這里不再贅述。
上述的實施例中，通過等離子體摻雜的方法將氮雜質(zhì)可摻入到多晶 硅層14中，在后續(xù)的退火工藝中，摻入到多晶硅層14中的氮雜質(zhì)可抑 制晶粒生長。
此外，上述的通過等離子體摻雜的方法在多晶硅層14中摻入氮雜 質(zhì)，相對于離子注入的方法， 一方面對多晶硅層14造成的損傷較小或 不會造成損傷，且在摻雜工藝中，氮離子不會穿透多晶硅層14,進入到 柵極介質(zhì)層14中，或穿透所述的柵極介質(zhì)層，因而對多晶硅層14以及 柵極介質(zhì)層12的損傷較小。
此外，采用等離子體摻雜的方法，更有利于抑制多晶硅層14中晶 粒的尺寸，采用等離子體摻雜方法后，可以使得具有降低電阻率的雜質(zhì) (例如磷)的多晶硅層14的晶粒尺寸與完全沒有摻入降低電阻率的雜 質(zhì)的多晶硅層14的晶粒尺寸大小的差值小于10埃，相當于摻入降低電 阻率的雜質(zhì)后多晶硅層14的晶粒尺寸幾乎沒有變化。
此外，通過等離子體摻雜的方法，在多晶硅層14中摻入氮雜質(zhì)， 可以抑制在后續(xù)的對多晶硅層14執(zhí)行的降低電阻率的離子注入摻雜工 藝中，注入的離子穿透所述多晶硅層14或柵極介質(zhì)層12。
完成所述的等離子體摻雜之后，如圖7所示，對所述多晶硅層14 執(zhí)行離子注入摻雜工藝，以減小所述多晶硅層14的電阻率，提高形成 的4冊極的性能。摻入的雜質(zhì)離子根據(jù)形成的MOS器件的不同而不同， 例如，在用于形成NMOS器件的柵層中摻入N型雜質(zhì)，例如磷或砷，
10在用于形成PMOS器件的柵層中摻入P型雜質(zhì)，例如硼。通過離子注
入工藝對多晶硅層14摻入用于改善電阻率的雜質(zhì)的工藝為本領域技術(shù)
人員所習知的工藝，這里不再詳細描述。
完成所述的離子注入摻雜之后，對已經(jīng)執(zhí)行所述的氮摻雜以及離子
注入摻雜的多晶硅層14執(zhí)行退火工藝，所述退火可激活通過離子注入 摻入到多晶硅層14中的雜質(zhì)離子，并使所述的雜質(zhì)離子進行再分布； 另一方面也可以修復在離子注入工藝中對多晶硅層14造成的損傷。在 退火工藝中，氮雜質(zhì)可以抑制多晶硅層14中晶粒尺寸增大。
所述的退火工藝可以是快速熱退火(RTA)。例如，可以是峰值溫 度持續(xù)一段時間的快速熱退火(soak anneal)。退火溫度可以為1000°C
至noo。c。當然，所述退火工藝也可以是爐管退火工藝，這里不再贅述。
此外，在所述等離子體中摻入氮雜質(zhì)的步驟和對所述多晶硅層執(zhí)行 離子注入摻雜工藝的步驟之間，還可以包括對所述多晶硅層執(zhí)行氮摻雜 后熱處理的步驟。請參考下面的實施例二。
實施例二
圖8為本發(fā)明的柵層的制造方法的第二實施例的流程圖。
請參考圖8,步驟S200為提供具有多晶硅層的襯底。
步驟S210為執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻雜氮雜質(zhì)。
步驟S220為對所述多晶硅層執(zhí)行氮摻雜后熱處理工藝，其中，所 述熱處理可以為快速熱退火或爐管退火工藝。
步驟S230為執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小 該多晶硅層電阻率的雜質(zhì)。
步驟S240為對已執(zhí)行所述的等離子體摻雜摻雜和離子注入摻雜的 多晶硅層執(zhí)行退火工藝。
上述的實施例二的步驟中，除在在所述等離子體雜質(zhì)的步驟和離子注入摻雜工藝的步驟之間，包括對所述多晶硅層執(zhí)行氮摻雜后熱處理的 步驟以及由于該氮摻雜后熱處理所做的適應性調(diào)整之外，該第二實施例 的其它步驟以及具體的工藝細節(jié)可以與實施例 一相同，這里不再詳細描述。
此外，也可以先執(zhí)行離子注入摻雜工藝，再執(zhí)行所述等離子體雜質(zhì)
工藝。具體地，請參考實施例三中的圖9所示的流程圖。 實施例三
圖9為本發(fā)明的柵層的制造方法的第三實施例的流程圖。
請參考圖9,步驟S300為提供具有多晶硅層的襯底。
步驟S310為執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小 該多晶硅層電阻率的雜質(zhì)。
步驟S320為執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮雜質(zhì)。
步驟S330為對已執(zhí)行所述的等離子體摻雜工藝的多晶硅層執(zhí)行退 火工藝。
上述的實施例三的步驟中，除了調(diào)整對所述多晶硅層執(zhí)行離子注入 摻雜工藝的步驟和執(zhí)行等離子體雜質(zhì)的步驟的順序以及由此順序調(diào)整 帶來的適應性調(diào)整之外，該第三實施例的其它步驟以及具體的工藝細節(jié) 可以與實施例一相同，這里不再詳細描述。
此外，對所述多晶硅層摻入減小電阻率的雜質(zhì)的工藝還可以與多晶 石圭層的沉積工藝原位才丸行，具體的，請實施例四中的圖10所示的流程 圖。
實施例四
圖10為本發(fā)明的第四實施例的柵層的制造方法的流程圖。 請參考圖10,步驟S400為提供襯底。
步驟S410為在所述襯底上形成多晶硅層，并原位對所述多晶硅層執(zhí)行摻雜工藝。
其中，形成所述多晶硅層的方法可以為本領域技術(shù)人員所習知的低
壓化學氣相沉積(LPCVD)工藝，向低壓化學氣相沉積(LPCVD)工 藝的混合氣體中加入AsH3 、 PH3或B2H6可以對多晶硅進行原位摻雜。 這里不再贅述。當然，也可以采用其它方法形成所述的多晶硅層。
步驟S420為執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮雜 質(zhì)。其中本步驟中的等離子體摻雜可以與實施例一 中所描述的等離子體 摻雜的具體工藝步驟相同，這里不再贅述。
本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明， 任何本領域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能 的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的 范圍為準。
1權(quán)利要求
1、一種柵層的形成方法，其特征在于，包括提供具有多晶硅層的襯底；執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮摻雜；執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小該多晶硅層電阻率的雜質(zhì)；對已執(zhí)行所述的等離子體摻雜和離子注入摻雜的多晶硅層執(zhí)行退火工藝。
2、 如權(quán)利要求1所述的柵層的形成方法，其特征在于先執(zhí)行所述等離子體摻雜工藝的步驟，再執(zhí)行所述離子注入摻雜工藝的步驟；或者先執(zhí)行所述離子注入摻雜工藝的步驟，再執(zhí)行所述等離子體摻雜工藝的步驟。
3、 如權(quán)利要求1所述的柵層的形成方法，其特征在于若先執(zhí)行所述等離子體摻雜工藝的步驟，再執(zhí)行所述離子注入#^雜工藝的步驟；則在所述等離子體摻雜工藝的步驟和所述離子注入摻雜工藝的步驟之間，還包括對所述多晶硅層執(zhí)行氮摻雜后熱處理的步驟。
4、 如權(quán)利要求1或2或3所述的柵層的形成方法，其特征在于所述等離子體摻雜工藝為去耦等離子體氮處理工藝、低溫等離子體氮處理工藝或遠程等離子體氮處理工藝。
5、 如權(quán)利要求4所述的柵層的形成方法，其特征在于所述等離子體摻雜工藝中反應氣體為N2、 N20、 NO或NH3中的一種或組合。
6、 如權(quán)利要求5所述的柵層的形成方法，其特征在于所述反應氣體中還摻有惰性氣體。
7、 如權(quán)利要求5所述的柵層的形成方法，其特征在于所述等離子體4參雜工藝反應氣體為N2,其中所述N2的流量為200sccm至500sccm。
8、 如權(quán)利要求1至7任一權(quán)利要求所述的柵層的形成方法，其特征在于所述退火工藝為快速熱退火或爐管退火，退火溫度為IOO(TC至IIO(TC。
9、 如權(quán)利要求1至7任一權(quán)利要求所述的柵層的形成方法，其特征在于所述的減小該多晶硅層電阻率的雜質(zhì)為磷或砷或硼。
10、 一種柵層的形成方法，其特征在于，包括提供襯底；在所述襯底上形成多晶硅層，并原位對所述多晶硅層執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小該多晶硅層電阻率的雜質(zhì)；執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮摻雜；對已執(zhí)行所述的等離子體摻雜工藝的多晶硅層執(zhí)行退火工藝。
11、 如權(quán)利要求10所述的柵層的形成方法，其特征在于所述等離子體摻雜工藝為去耦等離子體氮處理工藝、低溫等離子體氮處理工藝或遠程等離子體氮處理工藝。
12、 如權(quán)利要求11所述的柵層的形成方法，其特征在于所述等離子體摻雜工藝中反應氣體為N2、 N20、 NO或NH3中的一種或組合。
全文摘要
一種柵層的形成方法，包括提供具有多晶硅層的襯底；執(zhí)行等離子體摻雜工藝，在所述多晶硅層中摻入氮摻雜；執(zhí)行離子注入摻雜工藝，在所述多晶硅層中摻入減小該多晶硅層電阻率的雜質(zhì)；對已執(zhí)行所述的等離子體摻雜和離子注入摻雜的多晶硅層執(zhí)行退火工藝。本發(fā)明可以抑制摻入改善電阻率的雜質(zhì)離子的多晶硅晶粒尺寸的增大，改善形成的柵極的物理性能和電學性能。
文檔編號H01L21/28GK101651096SQ20081011840
公開日2010年2月17日 申請日期2008年8月14日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者何永根, 戴樹剛 申請人:中芯國際集成電路制造(北京)有限公司