專利名稱：基于soi圓片的三維集成電路的實現(xiàn)方法
技術領域：
本發(fā)明屬于半導體制造技術、三維集成技術，以及傳感器制造技術領域，特別涉及一種基于SOI圓片的三維集成電路的實現(xiàn)方法。
背景技術：
集成電路特征尺寸的不斷降低、集成度的不斷提高，不僅使集成 電路的特征尺寸逐漸逼近物理極限，而且使集成電路在設計、制造和 成本等方面都遇到了難以逾越的發(fā)展瓶頸。目前互補金屬氧化物半導體(CMOS)集成電路的特征尺寸已經(jīng)進入65nm，器件本身的速度不斷 提高，每平方厘米的芯片面積上能夠集成10億個CMOS器件。這使 高端集成電路芯片上的金屬互連線的總長度達到了幾十公里，布線變 得異常復雜，更重要的是，金屬互連的延遲、功耗、噪聲等都隨著特 征尺寸的降低而不斷增加，特別是全局互連的RC延遲和動態(tài)功耗迅 速增加，嚴重影響了集成電路的性能。目前解決互連延遲的方法是在 全局互連線上增加一系列緩沖器，但電路的功耗大幅度增加，即利用 功耗換取速度。銅互連及低K介質(zhì)的使用使串連電阻和寄生電容有所 降低，但隨著特征尺寸的減小該方法仍舊不能徹底解決延遲等問題。 因此，金屬互連已經(jīng)取代晶體管成為決定集成電路性能的主要因素和 集成電路發(fā)展的真正瓶頸。三維集成是在平面電路基礎上，利用第三維來實現(xiàn)單個芯片內(nèi)多 層器件的集成，即把一個大的平面電路分為若干邏輯上相關聯(lián)的功能 模塊分布在多層芯片上，然后通過穿透襯底的三維互連將多層芯片集 成。三維互連能夠實現(xiàn)多芯片的垂直集成，大幅度降低全局互連的長 度，從而大幅度降低互連延遲、提高集成電路速度、減小芯片功耗。 三維集成可以實現(xiàn)多層不同工藝甚至不同襯底材料的電路集成，為異 質(zhì)芯片的SOC以及傳感器與處理電路的集成提供了良好的解決方案。 三維互連是物理互連，在平面集成電路所面臨的多芯片異質(zhì)集成、高帶寬通信和互連造成的延遲和噪聲等問題上，是最可行的解決手段。目前三維集成技術主要包括用于體硅圓片的三維集成技術和用 于絕緣體上硅(SOI)圓片兩大類。用于體硅圓片的三維集成技術一般采 用電鍍方法在圓片上制備高深寬比的垂直銅互連，通過金屬凸點鍵合 實現(xiàn)多層圓片的疊加，可在垂直互連制造以前或者以后減薄體硅的襯 底至幾十微米。用于SOI圓片的三維集成技術一般采用標準大馬士革工藝制備高密度的垂直銅互連，采用二氧化硅(Si02-Si02)直接鍵合 實現(xiàn)多層圓片的疊加，禾IJ用SOI圓片的Si02埋層作為去除SOI襯底 層的停止層，最終SOI圓片的厚度為幾微米。二氧化硅直接鍵合的方法首先要對圓片表面進行平整化處理和 活化處理，隨后在室溫直接接觸兩表面實現(xiàn)弱的鍵合強度，最后通過 高溫后退火處理提高鍵合強度到所需程度。這種鍵合方法的優(yōu)點是在 鍵合過程中不會發(fā)生上下圓片之間的相對滑移，能夠保證最初的對準 精度。但是由于對鍵合的兩個圓片表面的平整度要求非常高， 一般要 達到原子級，即亞納米量級，因此在鍵合之前要進行嚴格的表面平整化處理，成為制造的難點并增加了成本；另外，二氧化硅直接鍵合對 退火溫度的要求很高，通常60(TC以下的退火難以滿足二氧化硅直接 鍵合的要求，影響鍵合質(zhì)量；而制造好集成電路的圓片通常只能承受 45(TC以下的后退火，否則金屬化將受到損害。為了解決SOI圓片三維集成電路制造過程中，二氧化硅直接鍵合 所需的高溫過程對集成電路的損害問題，本發(fā)明提出了利用有機聚合 物熱壓鍵合實現(xiàn)多層圓片集成的方法。首先在圓片表面涂覆有機高分 子聚合物，隨后施加一定的溫度和壓力使聚合物固化實現(xiàn)兩層圓片間 的鍵合。 一般有機聚合物的鍵合溫度在45(TC以下，與集成電路工藝 兼容性好，不會對金屬化產(chǎn)生影響；另外這種方法對圓片表面平整度 的要求不高，降低了制造難度和成本。發(fā)明內(nèi)容本發(fā)明的目的是克服高溫過程的二氧化硅直接鍵合，實現(xiàn)多層芯 片的三維集成，特別涉及一種基于SOI圓片的三維集成電路的實現(xiàn)方法，其特征在于將一個制造好集成電路(或微結構)的圓片作為第一層圓片，將另一個制造好集成電路(或微結構)的SOI圓片作為第二層圓片；利用有機聚合物作為鍵合層實現(xiàn)SOI圓片與輔助圓片的臨時鍵合，將SOI器件層向輔助圓片轉移；利用有機聚合物實現(xiàn)相鄰圓 片間的背面對正面的永久鍵合；通過穿透圓片的垂直互連實現(xiàn)導電連 接，實現(xiàn)基于SOI圓片的三維集成電路，本發(fā)明的技術方案包括以下 工藝過程步驟A:利用干法刻蝕技術刻蝕去除第二層圓片SOI層上對應垂直互連位置的硅，使SOI層的集成電路(或微結構)在埋層二氧化硅 層上形成類似硅島的結構；步驟B:利用臨時鍵合有機聚合物作為鍵合層，把所述第二層圓 片的正面與一個輔助圓片臨時鍵合；步驟C:采用減薄的方法從背面去除所述第二層圓片的襯底層， 實現(xiàn)第二層圓片的SOI層向輔助圓片的轉移，其中第二層圓片的埋層 二氧化硅層作為去除襯底的停止層；步驟D:利用另一種永久鍵合有機聚合物，把所述的第二層圓片 的埋層二氧化硅層與所述的第一層圓片的正面永久鍵合；去除所述第 二層圓片上用于臨時鍵合的有機聚合物，使輔助圓片分離；步驟E:利用干法刻蝕技術刻蝕永久鍵合后兩層圓片的介質(zhì)層和 永久鍵合有機聚合物層，實現(xiàn)連接兩層圓片的垂直互連通孔；步驟F:在垂直互連孔內(nèi)填充導電金屬，制造高密度三維垂直導 電互連，實現(xiàn)電路的三維集成。所述第一層圓片可使用硅、鍺硅、砷化鎵或者絕緣體上硅SOI圓片。所述臨時鍵合有機聚合物包括但不限于低溫固化耐高溫聚合物 聚酰亞胺(polymide)或者光敏變性聚合物光刻膠。所述的永久鍵合有機聚合物包括但不限于苯并環(huán)丁烯(BCB)， 聚酰亞胺(polymide)或二甲苯聚合物(parylene)。所述填充導電金屬的方法可以是大馬士革電鍍、自底向上電鍍、 濺射或化學氣相沉積。所述的導電金屬可以是銅、錫、鎢、金、鋁或鉑。所述方法還包括將所述鍵合后的三維集成電路作為新的第一層 電路圓片，重復執(zhí)行所述步驟A至所述步驟F，實現(xiàn)多層電路圓片構 成的三維集成電路。本發(fā)明在制造好集成電路(或微結構)的基礎上，通過有機聚合 物的低溫鍵合實現(xiàn)多層芯片的集成，利用刻蝕和金屬互連實現(xiàn)垂直互 連。本發(fā)明提供的技術方案的有益效果是采用有機聚合物臨時鍵合， 容易實現(xiàn)SOI圓片向輔助圓片的臨時轉移；采用有機聚合物永久鍵 合，實現(xiàn)多層圓片的集成，避免了二氧化硅直接鍵合對SOI圓片表面 極高的平整化要求和鍵合所需的高溫退火；將垂直互連區(qū)域的SOI層 單晶硅刻蝕去除，可以使垂直互連直接被二氧化硅絕緣層包圍，不需 要在通孔內(nèi)制造絕緣層；采用電鍍或濺射制造垂直金屬導電互連，占 用面積小、密度高。


圖1是本發(fā)明實施例提供的基于SOI圓片的三維集成電路的實現(xiàn)方法過程圖。圖2是本發(fā)明實施例提供的制造好集成電路(或微結構)的半導 體SOI圓片的示意圖。圖3是本發(fā)明實施例提供的對圖2中的半導體SOI圓片與輔助圓 片臨時鍵合后的示意圖。圖中201—金屬互連、202—表面鈍化層、203—絕緣體上硅層(SOI層)、204~埋層二氧化硅層(BOX層)、205—半導體襯底(Si)、 206—臨時健合有機聚合物、207—輔助圓片。圖4是本發(fā)明實施例提供的對圖3中的半導體SOI圓片從背面去 除襯底層后的示意圖。圖5是本發(fā)明實施例提供的圖4中的去除襯底的SOI圓片作為第 二層圓片與另一個制造好集成電路(或微結構)的圓片作為第一層圓 片永久鍵合形成疊加圓片后的示意圖。圖中IOI—第一層圓片金屬互連、102—第一層圓片表面鈍化層、 103—第一層圓片絕緣體上硅層(SOI層)、104—第一層圓片埋層二氧化硅層(BOX層)、105—第一層圓片半導體襯底(Si)、永久鍵合 有機聚合物106。圖6是本發(fā)明實施例提供的對圖5中疊加圓片去除臨時鍵合層使 輔助圓片分離后的示意圖。圖7是本發(fā)明實施例提供的對圖6中的疊加圓片利用干法刻蝕技 術刻蝕垂直互連孔的示意圖。圖中208—光刻膠、120—垂直互連孔。圖8是本發(fā)明實施例提供的對圖7中的垂直互連孔采用電鍍工藝 填滿導電金屬材料的示意圖。圖中IOO—第一層制造好集成電路(或微結構)的圓片、200— 第二層制造好集成電路(或微結構)的SOI圓片、121—金屬擴散阻 擋層、122—垂直金屬互連。圖9是本發(fā)明實施例提供的對圖8的表面進行鈍化處理的示意圖。圖IO是本發(fā)明實施例提供的三層圓片的三維集成電路示意圖。 圖中209—第二層SOI圓片與第三層SOI圓片的永久鍵合有機 聚合物、300—第三層制造好集成電路(或微結構)的SOI圓片、301— 第三層SOI圓片金屬互連、302—第三層SOI圓片表面鈍化層、303— 第三層SOI圓片絕緣體上硅層(SOI層)、304_第三層SOI圓片埋層 二氧化硅層(BOX層)、305—第三層SOI圓片半導體襯底(Si)。
具體實施方式
為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖 對本發(fā)明實施方式作進一步地詳細描述。本發(fā)明實施例提供一種基于 SOI圓片的三維集成電路實現(xiàn)方法，該方法可以有效地實現(xiàn)單層很薄且非常緊湊的三維集成電路。參見圖1，本實施例提供了一種基于SOI圓片的三維集成電路的 實現(xiàn)方法的制造過程。參見圖2，圖中所示作為第二層半導體圓片為 SOI圓片，包括半導體襯底(Si) 205、埋層二氧化硅層(BOX層) 204、絕緣體上硅層(SOI層)203、表面鈍化層202以及金屬互連201。 己經(jīng)在該圓片的SOI層203上制造好集成電路(或微結構)。以圖2提供的半導體SOI圓片為基礎實現(xiàn)兩層電路垂直集成為例，如圖1所 示，三維集成電路的實現(xiàn)方法包括以下步驟步驟401:刻蝕第二層圓片的SOI層203，去除對應垂直互連位 置的SOI層，使集成電路(或微結構)形成類似硅島的結構；步驟402:用臨時鍵合的有機聚合物206作為鍵合層，將第二層 圓片與輔助圓片207臨時鍵合，如圖3所示。臨時鍵合有機聚合物206可以是但不限于低溫固化耐高溫聚合物聚酰亞胺或者光敏變性聚合物光刻膠。輔助圓片207可以是玻璃或高分子聚合物(如聚四氟乙烯)制成 的透明圓片，也可以是硅、陶瓷、金屬或砷化鎵等材料制成的非透明 圓片。步驟403:第二層SOI圓片與輔助圓片207臨時鍵合后，從背面 減薄去除半導體襯底205，如圖4所示。減薄的方法是機械研磨、干法刻蝕、濕法刻蝕或者化學機械拋光 (CMP)，或者上述多種方式相結合，其中埋層二氧化硅層204作為 減薄襯底的停止層。最終半導體SOI圓片的剩余厚度可以在幾十納米 至幾十微米范圍。步驟404:第二層SOI圓片減薄以后，在所述的第二層SOI圓片 的埋層二氧化硅層204上涂覆永久鍵合有機聚合物106，然后將所述 的第二層SOI圓片背面與第一層圓片正面永久鍵合，形成疊加圓片， 如圖5所示。第一層圓片可以為硅、鍺硅、砷化鎵或者SOI，并且已經(jīng)在圓片 正面制造好集成電路(或微結構)。永久鍵合有機聚合物106可以是苯并環(huán)丁烯(BCB)、聚酰亞胺 (polyimide)或二甲苯聚合物(parylene);鍵合采用有機物熱壓的方 式，最終兩層圓片疊加在一起，成為疊加圓片。步驟405:永久鍵合后，去除用于臨時鍵合的臨時鍵合有機聚合 物206，使輔助圓片207與疊加圓片分離，如圖6所示。去除臨時鍵合有機聚合物206的臨時鍵合層可以采用高溫分解的 方法，也可以使用光照變性或者化學腐蝕的方法。步驟406:在疊加圓片上涂敷光刻膠208并光刻，采用干法刻蝕 技術各向異性刻蝕第二層SOI圓片的表面鈍化層202，直到露出金屬 互連201;以金屬互連201作為掩膜繼續(xù)刻蝕第二層圓片的表面鈍化 層202，再刻蝕有機聚合物鍵合層永久鍵合有機聚合物106以及第一 層圓片表面鈍化層102，形成垂直互連孔I20，如圖7所示。步驟407:刻蝕垂直互連孔I20后，在垂直互連孔120內(nèi)填充金 屬導電材料，實現(xiàn)第二層SOI圓片的金屬互連201與第一層圓片金屬 互連101的導電互連，如圖8所示。垂直互連孔I20內(nèi)填充的金屬材料可以是銅、錫、鎢、金、鋁或 鉑中的一種或幾種材料，或上述任意兩種或多種金屬構成的合金材 料。例如先使用銅完成一部分填充，然后再使用錫。本實施例以銅 材料為例進行說明。采用大馬士革工藝電鍍垂直金屬互連122，在電 鍍前先制造金屬擴散阻擋層121。本實施例用銅作垂直金屬互連材料， 銅的擴散阻擋層為Ta或Ti系列材料或氮化硅，采用濺射或化學氣相 沉積的方法制造銅擴散阻擋層。填充導電金屬還可以采用自底向上電 鍍、濺射或化學氣相沉積。制備完成垂直互連后，對疊加圓片的表面進行鈍化處理，如圖9 所示。實現(xiàn)了第二層制造好集成電路(或微結構)的SOI圓片200與 第一層制造好集成電路(或微結構)的圓片100的三維集成，并且二 者為背面對正面鍵合，即第二層SOI圓片的絕緣體上硅層(SOI層) 203在下方，金屬互連201在上方。步驟408:以上步驟完成后實現(xiàn)了兩層電路的三維垂直集成，重 復以上步驟就可以實現(xiàn)多層電路的三維集成和垂直互連。圖10為三 層圓片的集成示意圖。三層圓片分別為第一層制造好集成電路(或微 結構)的圓片IOO，第二層制造好集成電路(或微結構)的SOI圓片 200和第三層制造好集成電路(或微結構)的SOI圓片300。相鄰圓片間永久鍵合的有機聚合物層分別為永久鍵合第一層圓片和第二層SOI圓片的永久鍵合有機聚合物106和第二層SOI圓片與第三層SOI 圓片的永久鍵合有機聚合物209。三層圓片均為背面對正面鍵合，即 所有圓片的金屬互連層都在器件層上方，金屬互連層與器件層交替排 布。應用本發(fā)明實施例提供的方法，可以實現(xiàn)任意層數(shù)的垂直疊加， 并且對襯底材料的種類和晶格取向沒有要求，具有很好的通用性。
權利要求
1.一種基于SOI圓片的三維集成電路的實現(xiàn)方法，其特征在于，將一個制造好集成電路(或微結構)的圓片作為第一層圓片，將另一個制造好集成電路(或微結構)的SOI圓片作為第二層圓片；利用有機聚合物作為鍵合層實現(xiàn)SOI圓片與輔助圓片的臨時鍵合，將SOI器件層向輔助圓片轉移；利用有機聚合物實現(xiàn)相鄰圓片間的背面對正面的永久鍵合；通過穿透圓片的垂直互連實現(xiàn)導電連接，實現(xiàn)基于SOI圓片的三維集成電路，過程如下步驟A利用干法刻蝕技術刻蝕去除第二層圓片SOI層上對應垂直互連位置的硅，使SOI層集成電路(或微結構)在埋層二氧化硅層上形成類似硅島的結構；步驟B利用臨時鍵合有機聚合物作為鍵合層，把所述第二層圓片的正面與一個輔助圓片臨時鍵合；步驟C采用減薄的方法從背面去除所述第二層圓片的襯底層，實現(xiàn)第二層圓片的SOI層向輔助圓片的轉移，其中第二層圓片的埋層二氧化硅層作為去除襯底的停止層；步驟D利用另一種永久鍵合有機聚合物，把所述的第二層圓片的埋層二氧化硅層與所述的第一層圓片的正面永久鍵合，去除所述第二層圓片上用于臨時鍵合的有機聚合物，使輔助圓片分離；步驟E利用干法刻蝕技術刻蝕永久鍵合后兩層圓片的介質(zhì)層和永久鍵合有機聚合物層，實現(xiàn)連接兩層圓片的垂直互連通孔；步驟F在垂直互連孔內(nèi)填充導電金屬，制造高密度三維垂直導電互連，實現(xiàn)電路的三維集成。
2. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述的第一層圓片是硅、鍺硅、砷化鎵或SOI 圓片。
3. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述臨時鍵合有機聚合物為低溫固化耐高溫聚合物聚酰亞胺或者光敏變性聚合物光刻膠。
4. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述的輔助圓片是玻璃或高分子聚合物(如聚四 氟乙烯)制成的透明圓片，或者是硅、陶瓷、金屬或砷化鎵制成的非 透明圓片。
5. 如根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn)方法，其特征在于，所述減薄的方法為機械研磨、干法刻蝕、濕法 刻蝕或化學機械拋光，或者上述兩種或兩種以上方式相結合。
6. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述的用于永久鍵合有機聚合物為苯并環(huán)丁烯、 聚酰亞胺或二甲苯聚合物。
7. 根據(jù)權利要求1和6所述的基于SOI圓片的三維集成電路的 實現(xiàn)方法，其特征在于，所述的用永久鍵合有機聚合物鍵合兩層圓片 采用有機物熱壓的方式，最終兩層圓片疊加在一起成為疊加圓片。
8. 根據(jù)權利要求1或3所述的基于SOI圓片的三維集成電路的實 現(xiàn)方法，其特征在于，所述的去除第二層圓片的臨時鍵合有機聚合物 采用高溫分解的方法、光照變性或者化學腐蝕的方法。
9. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述兩層圓片的垂直互連孔內(nèi)采用濺射或化學氣 相沉積的方法制造金屬擴散阻擋層，銅的擴散阻擋層材料為Ta或Ti 系列材料，或者為氮化硅。
10. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述填充導電金屬的方法是大馬士革電鍍、自底 向上電鍍、濺射或化學氣相沉積。
11. 根據(jù)權利要求1或10所述的基于SOI圓片的三維集成電路 的實現(xiàn)方法，其特征在于，所述的導電金屬是銅、錫、鎢、金、鋁或 鉑中的至少一種材料，或者上述任意兩種或兩種以上金屬構成的合金 材料。
12. 根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述垂直互連孔內(nèi)填充導電金屬完成垂直互連后，對疊加圓片的表面進行鈍化處理。
13.根據(jù)權利要求1所述的基于SOI圓片的三維集成電路的實現(xiàn) 方法，其特征在于，所述方法還包括將所述鍵合后的三維集成電路作為新的第一層電路圓片，重復執(zhí)行所述步驟A至所述步驟F，實現(xiàn)多 層電路圓片構成的三維集成電路。
全文摘要
本發(fā)明公開一種基于SOI圓片的三維集成電路的實現(xiàn)方法。所述方法包括刻蝕去除制造好集成電路的絕緣體上硅(SOI)圓片對應垂直互連的SOI器件層；利用有機聚合物將SOI圓片與輔助圓片臨時鍵合，去除SOI圓片襯底將SOI層向輔助圓片轉移；利用有機聚合物實現(xiàn)臨時轉移的SOI圓片和另一個制造好集成電路的底層圓片的背面對正面永久鍵合，形成疊加圓片；從疊加圓片正面刻蝕二氧化硅層和永久鍵合層形成垂直通孔，填充金屬實現(xiàn)SOI層圓片與底層圓片的垂直互連。本發(fā)明在絕緣位置制造垂直互連解決深孔側壁絕緣，降低了三維集成的制造難度。本方法可用于集成電路和微型傳感器領域，實現(xiàn)多層芯片的背面對正面鍵合的三維集成。
文檔編號H01L21/84GK101241882SQ20081010249
公開日2008年8月13日 申請日期2008年3月21日 優(yōu)先權日2008年3月21日
發(fā)明者劉理天, 宋崇申, 王喆垚, 堅 蔡, 陳倩文 申請人:清華大學