專利名稱：半導(dǎo)體集成電路裝置的布線構(gòu)造及其設(shè)計方法和設(shè)計裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微細(xì)化工藝中的具有氣隙的半導(dǎo)體集成電路裝置的布線 構(gòu)造及其設(shè)計方法和設(shè)計裝置。
背景技術(shù)：
近年，伴隨著半導(dǎo)體工藝的微細(xì)化，半導(dǎo)體集成電路的高集成度化迅 速發(fā)展。但是，為了高集成度化而布線間隔變得極窄，存在布線間的寄生 電容增加的問題。布線間寄生電容的增加關(guān)聯(lián)著布線間電信號泄漏的串?dāng)_現(xiàn)象、布線的RC延遲增大、耗電增大。因此，在半導(dǎo)體制造技術(shù)領(lǐng)域，面向45nm以下的工藝，使布線間寄 生電容減少的低介電常數(shù)的層間絕緣膜(low-k膜)的研究正在積極進(jìn)行。 另外，提出了不僅是low-k膜，而且在布線間的絕緣膜中有意地設(shè)置由空 氣形成的空隙(以下稱為氣隙)的布線構(gòu)造(例如，參照專利文獻(xiàn)1)。 可以說利用了介電常數(shù)為1的空氣的氣隙可獲得比low-k膜更低的相對介 電常數(shù)。氣隙是能使金屬層上堆積的絕緣膜不脫落而形成的空隙。生成該氣隙 時，依賴于絕緣膜所使用的材料而存在氣隙生成區(qū)域的開口寬度的上限 值。因此，作為半導(dǎo)體集成電路的布線構(gòu)造的設(shè)計方法，提出了通過追加 虛設(shè)圖案來縮小布線間隔，增加氣隙的數(shù)量的技術(shù)(例如，參照專利文獻(xiàn) 2)。另外，作為生成氣隙的制造方法，存在如下技術(shù)向絕緣膜中插入了 金屬層之后，利用對氣隙禁止區(qū)域進(jìn)行遮掩的抗蝕圖案，對氣隙生成位置 進(jìn)行蝕刻。此時，為了防止在制造半導(dǎo)體集成電路時產(chǎn)生的定位偏差所導(dǎo) 致的氣隙與通孔的貫通，提出了將通孔的周圍作為氣隙禁止區(qū)域的方案 (例如，參照專利文獻(xiàn)3)。專利文獻(xiàn)1:日本專利特許第2087547號公報 專利文獻(xiàn)2:日本專利特許第3481222號公報 專利文獻(xiàn)3:日本專利特開2006—120988號公報 但是，關(guān)于現(xiàn)有的氣隙的生成存在以下課題。第一，存在當(dāng)生成氣隙禁止區(qū)域時未考慮布線寬度、布線密度、布線 的平坦度的課題。布線寬度粗的位置或布線密度高的位置周邊在絕緣膜的 研磨時是非常容易被研磨的位置，存在氣隙的上部被削掉的可能性。另外, 與布線密度同樣，也可能因布線的平坦度不同而使得研磨容易度不同。在 所述專利文獻(xiàn)2記載的技術(shù)中，為了使氣隙生成區(qū)域的開口寬度不超過用 于生成氣隙的上限值，通過追加虛設(shè)圖案來縮小布線間隔，增加氣隙的數(shù) 量，但與上述情況同樣，未考慮半導(dǎo)體集成電路內(nèi)布線的布線寬度等。另外，存在未考慮根據(jù)氣隙的大小而氣隙成為貫通上層的絕緣膜的空 隙的危險的課題。通過絕緣膜的堆積，氣隙的上部成為圓錐狀的形狀。若 形成氣隙的布線間隔大、圓錐部高，則在絕緣膜的研磨時氣隙的頂上部有 可能被削掉。該空隙中流入上層膜，會導(dǎo)致成品率下降。第二，存在半導(dǎo)體集成電路的設(shè)計中未考慮因形成氣隙而氣隙上層的 布線滑落的可能性的課題。氣隙是能使金屬層上堆積的絕緣膜不脫落而形 成的空隙。在所述專利文獻(xiàn)3所記載的技術(shù)中，為了防止在制造半導(dǎo)體集 成電路時產(chǎn)生的定位偏差所導(dǎo)致的氣隙與通孔的貫通，構(gòu)成為將通孔的周 圍作為氣隙禁止區(qū)域，但關(guān)于布線未進(jìn)行考慮。另外，還未考慮因生成氣 隙禁止區(qū)域而帶來的掩模成本的增加。第三，存在如下課題在所述專利文獻(xiàn)3所記載的技術(shù)中，為了防止 在制造半導(dǎo)體集成電路時產(chǎn)生的定位偏差所導(dǎo)致的氣隙與通孔的貫通，構(gòu) 成為將通孔的周圍作為氣隙禁止區(qū)域，但未考慮因?qū)⑼椎闹車鳛闅庀?禁止區(qū)域而布線性可能惡化的課題。因布線性惡化而芯片面積有可能增 大。另外，與上述情況同樣，還未考慮因生成氣隙禁止區(qū)域而帶來的掩模 成本的增加。發(fā)明內(nèi)容本發(fā)明著眼于上述課題而實現(xiàn)，目的在于提供一種考慮由氣隙引起的布線間寄生電容降低帶來的效果和弊害并考慮成品率而生成所需最低限 度的氣隙、且用于使氣隙禁止區(qū)域的生成容易化的半導(dǎo)體集成電路裝置的 布線構(gòu)造及其設(shè)計方法和設(shè)計裝置。為了實現(xiàn)上述目的，本發(fā)明中采用如下構(gòu)造針對附近生成氣隙而導(dǎo) 致成品率下降的布線圖案，能在短時間內(nèi)控制氣隙的生成或氣隙禁止區(qū)域 的生成。具體而言，本發(fā)明的第1實施方式的布線構(gòu)造的設(shè)計方法對半導(dǎo)體集 成電路裝置的某布線層的布線構(gòu)造進(jìn)行設(shè)計，包括布線寬度檢測工序， 對布局?jǐn)?shù)據(jù)的布線圖案的按每條布線的布線寬度進(jìn)行檢測；布線確定工 序，基于所述布線寬度檢測工序的檢測結(jié)果，對規(guī)定布線寬度以上的布線 進(jìn)行確定；布線間隔檢測工序，對通過所述布線確定工序確定的布線與其 他布線的布線間隔進(jìn)行檢測；和氣隙禁止區(qū)域生成刪除工序，基于所述布線間隔檢測工序的檢測結(jié)果，生成或刪除氣隙禁止區(qū)域。本發(fā)明的第2實施方式的布線構(gòu)造的設(shè)計方法，對半導(dǎo)體集成電路裝 置的某布線層的布線構(gòu)造進(jìn)行設(shè)計，包括布線密度檢測工序，對布局?jǐn)?shù)據(jù)的布線圖案的按每個布線區(qū)域的布線密度進(jìn)行檢測；區(qū)域確定工序，基于所述布線密度檢測工序的檢測結(jié)果，對規(guī)定布線密度以上的布線區(qū)域進(jìn)行確定；和氣隙禁止區(qū)域生成刪除工序，對通過所述區(qū)域確定工序確定的 布線區(qū)域及其周邊區(qū)域，生成或刪除氣隙禁止區(qū)域。本發(fā)明的第3實施方式的布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣 隙的布線層的布線構(gòu)造，僅在寬幅布線與其他布線的布線間隔為一定值以 下的布線區(qū)域存在氣隙。本發(fā)明的第4實施方式的布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣 隙的布線層的布線構(gòu)造，僅在布線密度為一定值以下的布線區(qū)域存在氣 隙。本發(fā)明的第5實施方式的布線構(gòu)造的設(shè)計裝置，是對半導(dǎo)體集成電路 裝置的某布線層的布線構(gòu)造進(jìn)行設(shè)計的設(shè)計裝置，包括平坦度檢測單元， 其對布局?jǐn)?shù)據(jù)的布線圖案的按每條布線的平坦度進(jìn)行檢測；布線確定單 元，其基于所述平坦度檢測單元的檢測結(jié)果，對產(chǎn)生規(guī)定值以上的階梯差 的布線進(jìn)行確定；和氣隙禁止區(qū)域生成刪除單元，其對通過所述布線確定單元確定的布線的周邊區(qū)域，生成或刪除氣隙禁止區(qū)域。本發(fā)明的第6實施方式的布線構(gòu)造的設(shè)計方法，對半導(dǎo)體集成電路裝 置的某布線層的布線構(gòu)造進(jìn)行設(shè)計，包括布線間隔檢測工序，基于布局 數(shù)據(jù)的布線圖案，對能形成氣隙的布線間隔進(jìn)行檢測；面積檢測工序，對通過所述布線間隔檢測工序檢測到的布線間隔的區(qū)域是否在規(guī)定面積以上進(jìn)行檢測；和氣隙生成工序，當(dāng)在所述面積檢測工序中檢測出所述區(qū)域 為規(guī)定面積以上時，在所述區(qū)域中生成氣隙和氣隙禁止區(qū)域。本發(fā)明的第7實施方式的布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣 隙的布線層的布線構(gòu)造，在所述布線層內(nèi)的布線間具備氣隙和絕緣膜。本發(fā)明的第8實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半 導(dǎo)體集成電路裝置的布線構(gòu)造，僅在多層布線層中的奇數(shù)層和偶數(shù)層的任 一方布線層中具有氣隙。本發(fā)明的第9實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半 導(dǎo)體集成電路裝置的布線構(gòu)造，在多層布線層中的一部分區(qū)域，僅在奇數(shù) 層具有氣隙，在所述多層布線層中的其他區(qū)域，僅在偶數(shù)層具有氣隙。本發(fā)明的第10實施方式的布線構(gòu)造的設(shè)計裝置，是對多層布線構(gòu)造 的半導(dǎo)體集成電路裝置的布線構(gòu)造進(jìn)行設(shè)計的設(shè)計裝置，包括氣隙生成 區(qū)域提取單元，其基于布局?jǐn)?shù)據(jù)的布線圖案，提取按每個布線層的氣隙生 成區(qū)域；氣隙重疊位置檢測單元，其基于所述氣隙生成區(qū)域的提取單元的 提取結(jié)果，以某布線層為基準(zhǔn)，對該基準(zhǔn)層的氣隙生成區(qū)域與上一層或下 一層布線層的氣隙生成區(qū)域的重疊位置進(jìn)行檢測；和氣隙禁止區(qū)域生成單 元，其對通過所述氣隙重疊位置檢測單元檢測到的重疊位置，在基準(zhǔn)層和 上一層布線層或下一層布線層的至少一方布線層的氣隙生成區(qū)域中生成 氣隙禁止區(qū)域。本發(fā)明的第11實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的 半導(dǎo)體集成電路裝置的布線構(gòu)造，在氣隙的上層生成的氣隙禁止區(qū)域，其 長度與所述氣隙的寬度相同，并且，其長度與在同一布線層上最靠近所述 氣隙禁止區(qū)域的氣隙的寬度相同。本發(fā)明的第12實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的 半導(dǎo)體集成電路裝置的布線構(gòu)造，在氣隙的下層生成的氣隙禁止區(qū)域，其長度與所述氣隙的長度相同，并且，其寬度與在同一布線層上最靠近所述 氣隙禁止區(qū)域的氣隙的寬度相同。本發(fā)明的第13實施方式的布線構(gòu)造的設(shè)計方法，對多層布線構(gòu)造的 半導(dǎo)體集成電路裝置的布線構(gòu)造進(jìn)行設(shè)計，包括布線間隔檢測工序，基 于布局?jǐn)?shù)據(jù)的布線圖案，對能形成氣隙的布線間隔進(jìn)行檢測；上層布線檢 測工序，對在通過所述布線間隔檢測工序檢測到的布線間隔的區(qū)域的上層 是否存在上層布線進(jìn)行檢測；和上層布線連接工序，當(dāng)所述上層布線檢測工序中檢測到在所述區(qū)域的上層存在上層布線時，將所述上層布線與位于 該同一布線層的絕緣膜上的布線連接。本發(fā)明的第14實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的 半導(dǎo)體集成電路裝置的布線構(gòu)造，位于氣隙上層的上層布線、和位于與該 上層布線同一布線層的絕緣膜上的布線至少在一點(diǎn)相連接。本發(fā)明的第15實施方式的布線構(gòu)造的設(shè)計方法，對多層布線構(gòu)造的 半導(dǎo)體集成電路的布線構(gòu)造進(jìn)行設(shè)計，包括布線間隔檢測工序，基于布 局?jǐn)?shù)據(jù)的布線圖案，對能形成氣隙的布線間隔進(jìn)行檢測；上層布線檢測工 序，對在通過所述布線間隔檢測工序檢測到的布線間隔的區(qū)域的上層是否 存在上層布線進(jìn)行檢測；和避免重疊工序，當(dāng)所述上層布線檢測工序中檢 測到在所述區(qū)域的上層存在上層布線、且所述上層布線的至少一邊的全部 與氣隙生成區(qū)域的端部重疊時，使所述上層布線的一邊與所述氣隙生成區(qū) 域的端部不重疊。本發(fā)明的第16實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的 半導(dǎo)體集成電路的布線構(gòu)造，位于氣隙上層的上層布線其至少一邊的全部 未與下層的氣隙的端部重疊。本發(fā)明的第17實施方式的布線構(gòu)造的設(shè)計方法，對多層布線構(gòu)造的 半導(dǎo)體集成電路的布線構(gòu)造進(jìn)行設(shè)計，包括布線間隔檢測工序，基于布 局?jǐn)?shù)據(jù)的布線圖案，對能形成氣隙的布線間隔進(jìn)行檢測；上層布線檢測工 序，對在通過所述布線間隔檢測工序檢測到的布線間隔的區(qū)域的上層是否 存在上層布線進(jìn)行檢測；重疊面積檢測工序，對所述區(qū)域與所述上層布線 的重疊面積進(jìn)行檢測；和氣隙禁止區(qū)域生成工序，當(dāng)所述重疊面積在規(guī)定 面積以上時，在所述區(qū)域的一部分生成氣隙禁止區(qū)域。本發(fā)明的第18實施方式的布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的 半導(dǎo)體集成電路的布線構(gòu)造，在某基準(zhǔn)層的氣隙生成區(qū)域，在與位于所述 基準(zhǔn)層上層的上層布線的重疊位置至少包含一個絕緣體。本發(fā)明的第19實施方式的布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有 氣隙的布線層的布線構(gòu)造，與氣隙相鄰的通孔所連接的布線，其存在所述 氣隙的方向的突出量大于其他方向的突出量。本發(fā)明的第20實施方式的布線構(gòu)造的設(shè)計方法，是對半導(dǎo)體集成電路裝置的某布線層的布線構(gòu)造進(jìn)行設(shè)計的設(shè)計方法，包括氣隙生成區(qū)域 提取工序，基于布局?jǐn)?shù)據(jù)的布線圖案，提取氣隙的生成區(qū)域；相鄰?fù)状_定工序，對通過所述氣隙生成區(qū)域提取工序提取出的氣隙生成區(qū)域所相鄰的通孔進(jìn)行確定；布線邊檢測工序，對通過所述相鄰?fù)状_定工序確定的通孔所連接的布線進(jìn)行檢測，對該布線中與所述氣隙生成區(qū)域相接的邊進(jìn)行檢測；和布線突出量擴(kuò)大工序，將通過所述布線邊檢測工序檢測到的布 線的邊進(jìn)行擴(kuò)大，對與所述通孔連接的布線的突出量進(jìn)行擴(kuò)大。本發(fā)明的第21實施方式的布線構(gòu)造的設(shè)計方法，在所述第20實施方 式的布線構(gòu)造的設(shè)計方法中，還包括周邊布線移動工序，在對通過所述布 線邊檢測工序檢測到的布線的邊進(jìn)行擴(kuò)大時，使所述布線的周邊的布線移 動。本發(fā)明的第22實施方式的布線構(gòu)造的設(shè)計方法，是對半導(dǎo)體集成電 路裝置的某布線層的布線構(gòu)造進(jìn)行設(shè)計的設(shè)計方法，包括氣隙生成區(qū)域 提取工序，基于布局?jǐn)?shù)據(jù)的布線圖案，提取氣隙的生成區(qū)域；相鄰?fù)状_ 定工序，對通過所述氣隙生成區(qū)域提取工序提取出的氣隙生成區(qū)域所相鄰 的通孔進(jìn)行確定；和位置變更工序，對通過所述相鄰?fù)状_定工序確定的 通孔的位置進(jìn)行變更。本發(fā)明的第23實施方式的布線構(gòu)造的設(shè)計方法，對半導(dǎo)體集成電路 裝置的某布線層的布線構(gòu)造進(jìn)行設(shè)計，包括布線名稱設(shè)定工序，基于布 局?jǐn)?shù)據(jù)，對未使用通孔地形成布線圖案的布線的布線名稱進(jìn)行設(shè)定；布線 形成區(qū)域指定工序，指定形成通過所述布線名稱設(shè)定工序設(shè)定的布線的區(qū) 域；氣隙形成間隔指定工序，基于所述布局?jǐn)?shù)據(jù)，對形成氣隙的布線間隔 的間隔信息進(jìn)行指定；和布線圖案形成工序，以通過所述氣隙形成間隔指定工序指定的布線間隔以下，在通過所述布線形成區(qū)域指定工序指定的區(qū) 域內(nèi)，形成通過所述布線名稱設(shè)定工序設(shè)定的布線的布線圖案。如上所述，在所述第1 7實施方式中，在半導(dǎo)體集成電路裝置內(nèi)的 布線寬度粗的位置或布線密度高的位置周邊、根據(jù)布線的平坦度而容易被 研磨的位置及其周邊區(qū)域生成氣隙禁止區(qū)域，抑制形成圓錐部高的氣隙， 因此可抑制由氣隙形成不良導(dǎo)致的成品率下降。另外，即使在布線間隔大 的位置，也不會將該位置全部作為氣隙禁止區(qū)域，而是形成氣隙和氣隙禁 止區(qū)域，因此，能有效地形成氣隙。另外，在所述第8 18實施方式中，考慮到因形成氣隙而氣隙上層的上層布線可能會滑落，從而將上層布線與同一層的其他布線連接、或避免 氣隙的端部與上層布線的端部重疊，因此，能抑制因上層布線滑落到氣隙 中引起的成品率下降，并且，由于在上層布線的滑落防止時不設(shè)置氣隙禁 止區(qū)域，因此，能抑制由氣隙禁止區(qū)域生成所導(dǎo)致的掩模成本增加。進(jìn)而，在所述第19 23實施方式中，將與氣隙相鄰的通孔所連接的 布線的突出量擴(kuò)大，或變更該通孔的位置，因此，能抑制因通孔掉落到氣 隙中導(dǎo)致的成品率下降。另外，按照在通孔周圍部分不設(shè)置氣隙禁止區(qū)域 的方式進(jìn)行設(shè)計，因此，能降低布線性惡化，抑制芯片面積增大，并且， 能抑制由氣隙禁止區(qū)域的生成帶來的掩模成本增加。 (發(fā)明效果)如上所述，根據(jù)實施方式1 23所述的發(fā)明的半導(dǎo)體集成電路裝置的 布線構(gòu)造及其設(shè)計方法和設(shè)計裝置，能生成在自動布線處理工序和布線處 理后由氣隙引起的布線或通孔的成品率降低的布線圖案，并且，能在短期 間內(nèi)生成該布線圖案。


圖1是表示第一實施方式的布線構(gòu)造的設(shè)計裝置中的概略構(gòu)成的構(gòu)成圖。圖2A是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。 圖2B是圖2A的A—A'線的剖視圖。圖2C是針對圖2A的布線圖案的CMP后的A—A'線的剖視圖。圖2D是對圖2C的布線圖案堆積絕緣膜而形成了氣隙時的剖視圖。圖3A是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。 圖3B是圖3A的A—A，線的剖視圖。圖3C是針對圖3A的布線圖案生成了氣隙禁止區(qū)域后的布線圖案的A 一A'線的剖視圖。圖3D是對圖3C的布線圖案堆積了絕緣膜時的剖視圖。圖4A是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。圖4B是圖4A的B—B'線的剖視圖。圖4C是針對圖4A的布線圖案的CMP后的B—B'線的剖視圖。 圖4D是對圖4C的布線圖案堆積絕緣膜而形成了氣隙時的剖視圖。 圖5是表示第一實施方式的另一布線構(gòu)造的設(shè)計裝置中的概略構(gòu)成的 構(gòu)成圖。圖6A是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。 圖6B是圖6A的B—B'線的剖視圖。圖6C是針對圖6A的布線圖案生成了氣隙禁止區(qū)域后的布線圖案的B一B'線的剖視圖。圖6D是對圖6C的布線圖案堆積了絕緣膜時的剖視圖。圖7是表示第一實施方式的布線構(gòu)造及其布線構(gòu)造的設(shè)計方法中的處理流程的流程圖。圖8是表示第二實施方式的布線構(gòu)造的設(shè)計裝置中的概略構(gòu)成的構(gòu)成圖。圖9A是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。 圖9B是圖9A的B—B'線的剖視圖。圖9C是針對圖9A的布線圖案生成了氣隙禁止區(qū)域后的布線圖案的B一B'線的剖視圖。圖9D是對圖9C的布線圖案堆積了絕緣膜時的剖視圖。圖10是表示第三實施方式的布線構(gòu)造的設(shè)計方法中的處理流程的流程圖。圖11A是第三實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖。 圖11B是第三實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖。圖12是第四實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。 圖13是以往的具有氣隙的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。 圖14是本發(fā)明的具有氣隙的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。圖15是本發(fā)明的具有氣隙的另一半導(dǎo)體集成電路裝置的布線構(gòu)造的 俯視圖。圖16是第五實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。 圖17A和圖17B是表示第五實施方式的布線構(gòu)造的設(shè)計方法的處理 的圖。圖18A和圖18B是表示第五實施方式的布線構(gòu)造的設(shè)計方法的圖17 的接下來工序的處理的圖。圖19是第五實施方式的具有氣隙的半導(dǎo)體集成電路裝置的布線構(gòu)造 的俯視圖。圖20是表示第六實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。圖21A是第六實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖。 圖21B是第六實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖。 圖22是表示第七實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。圖23A是第七實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖。 圖23B是第七實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖。 圖24是表示第八實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。圖25A是第八實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖。 圖25B是第八實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖。 圖26是表示第九實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。圖27是表示第九實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。圖28是利用第九實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。圖29是利用第九實施方式的設(shè)計方法設(shè)計的半導(dǎo)體集成電路裝置的 另一布線構(gòu)造的俯視圖。圖30是第十實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。圖31是第十實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。 圖32是表示第十實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。圖33是表示第十一實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流 程圖。圖34是利用第十一實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集 成電路裝置的布線構(gòu)造的俯視圖。圖中IOOI、 5001、 7001、 8001 —輸入布局?jǐn)?shù)據(jù)；1002、 5002、 80 02 —輸入單元；1003—布線寬度檢測單元；1004 —布線特定單元；100 5、 5005、 7005、 8005 —工藝條件；1006、 5006 —布線間隔檢領(lǐng)lj單元；1 007、 5007、 8006、 8007 —?dú)庀督箙^(qū)域生成刪除單元；1008、 5008、 8008 —輸出單元；1009、 5009、 7009、 8009 —輸出布局?jǐn)?shù)據(jù)；2001、 3001 —寬幅布線；2002、 2003、 2004、 3002、 3003、 3004、 0011—00 1、 0011—002、 0021—001、 0021—002、 0021—005、 0023—001、 0023—002、 0025—001、 0025—002 —布線；2005、 4003、 4005、 90 09、 0021—007、 0023—005、 0025—006 —?dú)庀叮?006、 3006、 400 4、 6004 —絕緣膜；3005、 6005、 6006、 9008、 0011—005 —?dú)庀督?區(qū)域；4001、 6001、 9001、 15—003 —區(qū)域a; 4002、 6002、 9002、 15 —004 —區(qū)域(3; 5003 —布線密度檢測單元；5004 —區(qū)域特定單元；S7002 —輸入工序；S7003 —布線寬度檢測工序、布線密度檢測工序；S70 04 —布線特定工序、區(qū)域特定工序；S7006 —布線間隔檢測工序、氣隙 禁止區(qū)域生成刪除工序；S70Q7、 0024—004、 Q024—005—?dú)庀督箙^(qū) 域生成刪除工序；S7008 —輸出工序；8003 —平坦度檢測單元；8004 — 布線特定單元；9003、 9004、 9005、 9006、 9007 —可生成氣隙區(qū)域(布 線間隔)；S0010—001、 S0020—001、 S0022一001、 0024—001 — 布線間隔豐僉觀U工序；S0010一002、 S0010—003 —面積木僉觀U工序；SOO10—004 —?dú)庀渡晒ば颍?011—003、 0021—003、 0023—003、 002 5—003—可生成氣隙區(qū)士或；0011—004、0025—005 —絕緣體(氣隙禁 止區(qū)域)；12—001、 14—001、 15—001 —M x層布線；12—002、 14 —002、 15—002— (Mx + 1 )層布線；13—001、 14—003、 15—005 —Mx層氣隙；13—002— (Mx+1 )層氣隙；13—003 —?dú)庀吨丿B位 置；16—001、 16—002、 16—003、 16—004 —M 2層布線；16—005、 16—006、 16—007、 16—008 — M 3層布線；16—011、 17—004 —?dú)?隙禁止區(qū)域；16—011 —區(qū)域；17—001、 17—002、 19—001 —M 2層 氣隙；17—003、 19—002 —M 3層氣隙；S0020—002、 S0022一002、 0024—002 —上層布線檢測工序；S0020—003 —上層布線連接工序；0 021—004、 0023一004、 0025—004 —上層布線；0021—006 —虛設(shè)金 屬(dummy metal) ; S0022—003、 S0022一004 —避免重疊工序；002 4—003 —重疊面積算出工序；002a—001、 002b一001、 002c—001、 0 02e—001、 002h一001—通孑L; 002a一002 —布線之間；002a一003、 002a—005、 002b—003、 002b—005、 002c—003、 002c_005、 002 e—003、 002e—005、 002h一003、 002h—005 —M 3層布線圖案；0 02a—004、 002b—004、 002c—004、 002e—004、 002h一004 —M 4 層布線圖案；002a—006、 002b—006、 002c—006、 002e—006、 002 h_006—?dú)庀叮?02b—002、 002c—002—布線的突出；002f—001、 0 02g—001 —?dú)庀渡蓞^(qū)域提取工序；002f—002 —相鄰?fù)滋囟üば?、?線邊檢測工序、布線突出量擴(kuò)大工序、周邊布線移動工序；002f一003、 002g—003 —設(shè)計規(guī)則的修正工序；002g—002 —相鄰?fù)滋囟üば颉?通孔位置變更工序；S0033—001—布線形成區(qū)域指定工序；S0033—0 02_—般配置處理工序；S0033—003 —布線名設(shè)定工序；S0033—00 4一氣隙形成間隔指定工序；S0033—005 —布線圖案形成工序；0034— 001、 0034—002、 0034—003、 0034—004、 0034—005、 0034—00 6、 0034—007、 0034—008、 0034—009、 0034—010、 0034—011 — 布線；0034—012 —區(qū)域y。
具體實施方式
以下，基于附圖，對本發(fā)明的實施方式的半導(dǎo)體集成電路裝置的布線 構(gòu)造及其設(shè)計方法和設(shè)計裝置進(jìn)行說明。 (第一實施方式)以下，對本發(fā)明的第一實施方式的布線構(gòu)造的設(shè)計方法和設(shè)計裝置以 及利用該設(shè)計裝置獲得的布線構(gòu)造進(jìn)行說明。本實施方式的特征在于，確定階梯差產(chǎn)生位置來生成氣隙禁止區(qū)域， 由此防止CMP引起的氣隙頂點(diǎn)部的除去。圖1是表示本發(fā)明的第一實施方式的布線構(gòu)造的設(shè)計裝置的概略構(gòu)成 的構(gòu)成圖。圖1中，半導(dǎo)體集成電路裝置的布線構(gòu)造的設(shè)計裝置包括輸入布線 后的輸入布局?jǐn)?shù)據(jù)1001的輸入單元1002;對所述輸入布局?jǐn)?shù)據(jù)1001的布線圖案的按每條布線的布線寬度進(jìn)行檢測的單元1003;基于所述單元1003 的檢測結(jié)果，利用由工藝決定的布線寬度條件1005，來確定一定寬度以上 的布線的單元1004;對由所述單元1004所確定的布線與其他布線的布線 間隔進(jìn)行檢測的單元1006;基于所述單元1006的檢測結(jié)果，生成或刪除 氣隙禁止區(qū)域的單元1007;和將輸出布局?jǐn)?shù)據(jù)1009輸出的輸出單元1008， 該輸出布局?jǐn)?shù)據(jù)1009包括由所述單元1007確定的氣隙禁止區(qū)域。以下，利用圖2，對本實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造進(jìn) 行說明。圖2 (A)是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。布 線2001是主要在電源等中使用的寬幅布線，布線2002、 2003、 2004是主 要在信號布線等中使用的最小布線寬度的布線。圖2 (B)是圖2 (A)的 A—A，線的剖視圖，圖2 (C)是針對圖2 (A)的布線圖案進(jìn)行CMP后的 A—A'線的剖視圖，圖2 (D)是對圖2 (C)的布線圖案堆積絕緣膜2006 而形成了氣隙2005時的剖視圖。一般，寬幅布線2001在CMP時容易被研磨，CMP后的布線圖案如 圖2 (C)所示，寬幅布線2001被大幅度削除而產(chǎn)生階梯差。此時，當(dāng)所 述寬幅布線2001附近的布線2002、 2003的布線間隔大時，如圖2 (D) 所示，在階梯差附近形成圓錐部高的氣隙2005。該狀態(tài)下，若為了消除階 梯差而對絕緣膜2006進(jìn)行CMP，則除，在空隙中流入上層膜，導(dǎo)致成品率下降。本實施方式中，首先，利用圖1的單元1004，確定容易被研磨的一定寬度以上的寬幅布線2001。然后，利用單元1006，確定在所述寬幅布線 2001附近形成圓錐部高的氣隙2005的布線間隔位置，并利用單元1007， 針對該位置生成氣隙禁止區(qū)域。圖3是表示利用本實施方式的布線構(gòu)造的設(shè)計裝置設(shè)計的半導(dǎo)體集成 電路裝置的某布線層的布線構(gòu)造的圖。圖3 (A)和圖3 (B)與上述圖2同樣，因此省略其說明。圖3 (C) 是針對圖3 (A)的布線圖案生成了氣隙禁止區(qū)域3005后的布線圖案的A 一A，線的剖視圖。圖3 (D)是對圖3 (C)的布線圖案堆積絕緣膜時的剖 視圖。通過利用本實施方式的布線構(gòu)造的設(shè)計裝置，如圖3 (C)所示，在 產(chǎn)生階梯差的位置周邊生成氣隙禁止區(qū)域3005，得到在該區(qū)域3005未生 成氣隙的布線圖案。因此，即使在進(jìn)行CMP時氣隙的頂點(diǎn)部也不會被削 除，能抑制成品率下降。另外，在本實施方式中，僅在生成圓錐部高的氣隙的布線間隔位置生 成氣隙禁止區(qū)域，即使殘留可生成氣隙區(qū)域也能確保成品率。以下，對利用本實施方式的另一布線構(gòu)造的設(shè)計裝置和利用該設(shè)計裝 置獲得的布線構(gòu)造進(jìn)行說明。作為在進(jìn)行CMP時容易被研磨的其他形狀，除寬幅布線之外，考慮 布線密度高的區(qū)域。圖4 (A)是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖。圖4 (B)是圖4 (A)的B—B'線的剖視圖。圖4 (C)是針對圖4A的布線圖 案進(jìn)行CMP后的B—B，線的剖視圖。圖4 (D)是對圖4 (C)的布線圖 案堆積絕緣膜4004而形成了氣隙4003、 4005時的剖視圖。當(dāng)設(shè)區(qū)域a4001為70%的布線密度區(qū)域、區(qū)域P4002為20%的布線密 度區(qū)域時，在嵌入式工藝(damascene process)中，存在當(dāng)進(jìn)行CMP時所 述區(qū)域a4001容易被削除、所述區(qū)域(34002不易被削除的性質(zhì)。該情況下， 在所述區(qū)域a4001與所述區(qū)域(34002之間，如圖4 (C)所示產(chǎn)生階梯差。 在該階梯差附近，如圖4 (D)那樣形成了圓錐部高的氣隙4003時，該狀16態(tài)下，若對絕緣膜4004進(jìn)行CMP，則圓錐部高的氣隙4003的頂點(diǎn)部被 削除，在空隙中流入上層膜，導(dǎo)致成品率下降。圖5是表示本實施方式的另一布線構(gòu)造的設(shè)計裝置的概略構(gòu)成的構(gòu)成圖。圖5中，半導(dǎo)體集成電路裝置的布線構(gòu)造的設(shè)計裝置包括輸入布線 后的輸入布局?jǐn)?shù)據(jù)5001的輸入單元5002;對所述輸入布局?jǐn)?shù)據(jù)5001的布 線圖案的按每個布線區(qū)域的布線密度進(jìn)行檢測的單元5003;基于所述單元 5003的檢測結(jié)果，利用由工藝決定的布線密度條件5005，來確定一定密 度以上的布線區(qū)域的單元5004;對在所述單元5004所確定的布線區(qū)域周 邊形成圓錐部高的氣隙的布線間隔位置進(jìn)行檢測的單元5006;基于所述單 元5006的檢測結(jié)果，生成或刪除氣隙禁止區(qū)域的單元5007;和將輸出布 局?jǐn)?shù)據(jù)5009輸出的輸出單元5008，該輸出布局?jǐn)?shù)據(jù)5009包括由所述單元 5007確定的氣隙禁止區(qū)域。圖6是表示利用本實施方式的另一布線構(gòu)造的設(shè)計裝置設(shè)計的半導(dǎo)體 集成電路裝置的某布線層的布線構(gòu)造的圖。圖6 (A)和圖6 (B)與上述圖4同樣，因此省略其說明。圖6 (C) 是針對圖6 (A)的布線圖案生成了氣隙禁止區(qū)域6005、 6006后的布線圖 案的B—B'線的剖視圖，圖6 (D)是對圖6 (C)的布線圖案堆積絕緣膜 6004時的剖視圖。通過利用本實施方式的布線構(gòu)造的設(shè)計裝置，如圖6 (C)所示，在 產(chǎn)生階梯差的位置周邊生成氣隙禁止區(qū)域6005，獲得在該區(qū)域6005未生 成氣隙的布線圖案。因此，即使在進(jìn)行CMP時氣隙的頂點(diǎn)部也不會被削 除，能抑制成品率下降。另外，在本實施方式中，僅在生成圓錐部高的氣隙的布線間隔位置生 成氣隙禁止區(qū)域，即使殘留可生成氣隙區(qū)域也能確保成品率。以下，對本實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的設(shè)計方法進(jìn) 行說明。圖7是表示本實施方式的布線構(gòu)造及其他布線構(gòu)造的設(shè)計方法中的處 理流程的流程圖。首先，在輸入工序S7002中，輸入布線后的輸入布局?jǐn)?shù)據(jù)7001。接著，在工序(布線寬度檢測工序、布線密度檢測工序)S7003中，對所述輸入 工序S7002中輸入的輸入布局?jǐn)?shù)據(jù)7001的布線圖案的按每條布線的布線 寬度進(jìn)行檢測，或?qū)Σ季€圖案的每個布線區(qū)域的布線密度進(jìn)行檢測。然后， 在工序(布線確定工序、區(qū)域確定工序)S7004中，基于所述工序S7003 的檢測結(jié)果，利用由工藝決定的布線寬度/布線密度條件7005，來確定進(jìn) 行CMP時容易產(chǎn)生階梯差的寬幅布線或布線密度高的區(qū)域。然后，在工序(布線間隔檢測工序、氣隙禁止區(qū)域生成刪除工序)S7006 中，對在所述工序S7004所確定的寬幅布線或布線區(qū)域周邊的形成圓錐部 高的氣隙的布線間隔位置進(jìn)行檢測。然后，在工序(氣隙禁止區(qū)域生成刪 除工序)S7007中，基于所述工序S7006的檢測結(jié)果，生成或刪除氣隙禁 止區(qū)域。然后，在輸出工序S7008中，將輸出布局?jǐn)?shù)據(jù)7009輸出，該輸出布 局?jǐn)?shù)據(jù)7009包括由所述工序S7007確定的氣隙禁止區(qū)域。如上所述，本實施方式的布線構(gòu)造的設(shè)計方法和設(shè)計裝置中，由于獲 得在寬幅布線和布線密度高的區(qū)域、以及這些區(qū)域附近的一定距離以內(nèi)的 布線間未生成氣隙的布線構(gòu)造，因此，在進(jìn)行CMP時氣隙的頂點(diǎn)部不會 被削除，即使殘留可生成氣隙區(qū)域也能確保成品率。此外，寬幅布線的一定值、布線密度的一定值或布線間隔是由工藝確 定的值。另外，本實施方式中，記載了生成氣隙禁止區(qū)域的情況，但當(dāng)然也可 根據(jù)由工藝決定的布線寬度和布線密度的條件來刪除已經(jīng)配置的氣隙禁 止區(qū)域。(第二實施方式)以下，對本發(fā)明的第二實施方式的布線構(gòu)造的設(shè)計裝置及利用該設(shè)計 裝置獲得的布線構(gòu)造進(jìn)行說明。在上述第一實施方式所示的布線構(gòu)造的設(shè)計方法和設(shè)計裝置中，將寬 幅布線、高密度布線區(qū)域、以及這些區(qū)域附近的氣隙全部禁止，因此，不 能生成所需要以上的氣隙，可能會妨礙low-k化。本實施方式的特征在于，并非將由工藝決定的一定條件的氣隙全部禁止，而是在計算布線的階梯差狀況的情況下確定是否生成氣隙。圖8是表示本發(fā)明的第二實施方式的布線構(gòu)造的設(shè)計裝置中的概略構(gòu) 成的構(gòu)成圖。圖8中，半導(dǎo)體集成電路裝置的布線構(gòu)造的設(shè)計裝置包括輸入布線后的輸入布局?jǐn)?shù)據(jù)8001的輸入單元8002;根據(jù)所述輸入布局?jǐn)?shù)據(jù)8001的布線圖案來檢測布線和絕緣膜的階梯差量的單元(平坦度檢測單元)8003;基于所述單元8003的檢測結(jié)果，利用由工藝決定的階梯差條件 8005，來確定階梯差產(chǎn)生位置(布線)的單元(布線確定單元)8004;對 所述單元8004所確定的位置與其他布線的布線間隔進(jìn)行檢測的單元(氣 隙禁止區(qū)域生成刪除單元)8006;基于所述單元8006的檢測結(jié)果，生成 或刪除氣隙禁止區(qū)域的單元(氣隙禁止區(qū)域生成刪除區(qū)域)8007;將輸出 布局?jǐn)?shù)據(jù)8009輸出的輸出單元8008，該輸出布局?jǐn)?shù)據(jù)8009包括由所述單 元8007確定的氣隙禁止區(qū)域。上述第一實施方式中，對一定寬度以上的布線或一定密度以上的布線 區(qū)域進(jìn)行了檢測，但本實施方式的特征在于，對具有一定值以上的階梯差 量的階梯差產(chǎn)生位置進(jìn)行檢測。圖9是表示利用本實施方式的布線構(gòu)造的設(shè)計裝置設(shè)計的半導(dǎo)體集成 電路裝置的某布線層的布線構(gòu)造的圖。圖9 (A)是多層布線構(gòu)造的某布線層的一般布線圖案的俯視圖，圖9 (B)是圖9 (A)的B—B'線的剖視圖，圖9 (C)是針對圖9 (A)的布 線圖案生成了氣隙禁止區(qū)域卯08后的布線圖案的B—B'線的剖視圖，圖9 (D)是對圖9 (C)的布線圖案堆積絕緣膜時的剖視圖。上述的圖9 (A)和圖9 (B)是與上述第一實施方式所示的圖4同樣 的圖。第一實施方式中，將區(qū)域a4001及其周邊區(qū)域的氣隙全部禁止。本實施方式中，首先，對絕緣膜的研磨狀況進(jìn)行計算，判斷在區(qū)域 a9001及其周邊區(qū)域生成的氣隙的頂點(diǎn)部是否被削除。僅對判斷為已被削 除的位置的氣隙，生成氣隙禁止區(qū)域。例如，在圖9 (B)中，可生成氣隙的區(qū)域9003、 9004、 9005、 9006、 9007中因絕緣膜的研磨而使氣隙的頂點(diǎn)部被削除的位置為9004 9007。 該情況下，在區(qū)域9004 9007生成氣隙禁止區(qū)域9008，僅殘留區(qū)域9003的氣隙9009。由此，能僅在成品率低的位置生成氣隙禁止區(qū)域，因此，能同時確保 low-k化和成品率。(第三實施方式)以下，對本發(fā)明的第三實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。本實施方式的特征在于，即使在布線間的面積為一定值以上的位置不 全部設(shè)為氣隙禁止區(qū)域，而是通過在布線間形成氣隙和氣隙禁止區(qū)域，從 而即使在布線間的面積為一定值以上的位置也能有效地形成氣隙。圖10是表示本發(fā)明的第三實施方式的布線構(gòu)造的設(shè)計方法中的處理 流程的流程圖。以下，對圖IO所示的處理流程進(jìn)行說明。首先，在工序(布線間隔檢測工序)S0010—001中，基于配置前的布 局?jǐn)?shù)據(jù)，在整個芯片上檢測可形成氣隙的布線間隔(可生成氣隙區(qū)域)。接著，在工序(面積檢測工序)S0010—002中，檢測在對所述工序 S0010一001中檢測到的可生成氣隙區(qū)域生成氣隙時的氣隙生成區(qū)域的面 積。然后，在工序(面積檢測工序)S0010_003中，檢測在所述工序 S0010—002中檢測出的區(qū)域面積是否在預(yù)先指定的一定面積以上。當(dāng)為一 定面積以下時結(jié)束流程，為所指定的面積以上時轉(zhuǎn)移到下一個步驟。在下一個步驟的工序(氣隙生成工序)S0010—004中，在成為對象的 氣隙生成區(qū)域中，按照成為所述工序S0010一003中使用的預(yù)先指定的一定 面積以下的方式，設(shè)定對所生成的氣隙進(jìn)行截斷的氣隙禁止區(qū)域。圖11是表示利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集 成電路裝置的某布線層的布線構(gòu)造的布局圖。圖ll (A)是本實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖，在 布線0011—001與布線0011—002之間存在可生成氣隙區(qū)域0011—003。圖 11 (B)是本實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖，圖U (A) 的可生成氣隙區(qū)域0011—003被截斷，形成了絕緣體(氣隙禁止區(qū)域、絕 緣膜)0011 004和氣隙0011 005。如上所述，在本實施方式的布線構(gòu)造及其設(shè)計方法中，以往，布線間 的可生成氣隙區(qū)域的面積在一定值以上的位置全部生成氣隙禁止區(qū)域，但 也可在該位置并不全面地生成氣隙禁止區(qū)域，而是有效地生成氣隙。(第四實施方式) 以下，對本發(fā)明的第四實施方式的布線構(gòu)造進(jìn)行說明。 由于生成氣隙的位置不存在絕緣膜，因此，與未生成氣隙的位置相比強(qiáng)度不足。本實施方式的特征在于，在多層布線構(gòu)造中，僅對奇數(shù)層和偶數(shù)層的任一方布線層生成氣隙。圖12是本發(fā)明的第四實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。圖12中，12—OOl是Mx層(奇數(shù)層)布線，12—002是(Mx+1)層 (偶數(shù)層)布線。圖13是以往的具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路裝置的布 線構(gòu)造的俯視圖，圖14是本發(fā)明的具有氣隙的多層布線構(gòu)造的半導(dǎo)體集 成電路裝置的布線構(gòu)造的俯視圖。在以往的具有氣隙的布線構(gòu)造中，如圖13所示，為了促進(jìn)low-k化， 對判斷為可生成氣隙的全部位置，生成了Mx層氣隙13—OOl和(Mx+1) 層氣隙13—002。該情況下，如13—003那樣形成Mx層氣隙13—001與(Mx + 1)層氣隙13—002重疊的位置，強(qiáng)度弱的位置存在多點(diǎn)，導(dǎo)致成品率下 降。因此，如圖14所示那樣在多層布線構(gòu)造中，對作為奇數(shù)層的Mx層 允許生成氣隙，對作為偶數(shù)層的(Mx+1)層禁止生成氣隙，由此，氣隙 不會連續(xù)重疊，可消除強(qiáng)度不足。此時，對希望low-k化的建立定時(setup timing)嚴(yán)格的定時路徑 (timingpath)由奇數(shù)層(Mx層)構(gòu)成，對希望布線延遲增加的保持定時 (hold timing)嚴(yán)格的定時路徑由偶數(shù)層(Mx+1)層構(gòu)成等，希望根據(jù) 定時路徑來確定優(yōu)先使用的布線層。在以氣隙禁止為標(biāo)準(zhǔn)對氣隙生成位置追加掩模的工藝中，僅對奇數(shù)層 和偶數(shù)層的任一個布線層追加氣隙生成用的掩模即可，由此還可降低掩模成本。此外，在本實施方式中，將奇數(shù)層(Mx層)設(shè)定為可生成氣隙的布 線層，將偶數(shù)層(Mx+1)層設(shè)定為禁止生成氣隙的布線層，但當(dāng)然也可 相反地進(jìn)行設(shè)定。圖15是本發(fā)明的具有氣隙的另一多層布線構(gòu)造的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯視圖。另外，本實施方式中，對芯片整體設(shè)定為奇數(shù)層可生成氣隙、偶數(shù)層禁止生成氣隙，但也可如圖15那樣，在區(qū)域al5—004，在Mx層生成Mx 層氣隙15—005，在(Mx+1)層禁止生成氣隙，并且，在區(qū)域f315J)03， 在Mx層禁止生成氣隙，在(Mx+1)層生成(Mx+1)層氣隙15—005， 根據(jù)定時路徑和電路的構(gòu)成狀況來區(qū)分使用即可。(第五實施方式)以下，對本發(fā)明的第五實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。在上述第四實施方式所示的布線構(gòu)造中，通過僅對奇數(shù)層或偶數(shù)層的 任一方的布線層生成氣隙來確保強(qiáng)度，但有可能帶來low-k化的限定和布 線效率的惡化。本實施方式的特征在于，并非限定奇數(shù)層或偶數(shù)層來進(jìn)行氣隙的生 成，而是僅對氣隙連續(xù)重疊的位置生成氣隙禁止區(qū)域。圖16是本發(fā)明的第五實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的 俯視圖。圖16中，設(shè)由Metal2層構(gòu)成的M2層布線16—001 —16—002之間、 M2層布線16—003 — 16—004之間、以及由Metal3構(gòu)成的M3層布線16_005 —16—006之間可生成氣隙，設(shè)Metal3層構(gòu)成的M3層布線16—007—16—008之間未生成氣隙。與上述第四實施方式同樣，限定僅對奇數(shù)層生成氣隙，M2層布線 16—001 — 16—002之間和M2層布線16_003 — 16_004之間都被禁止生成氣 隙。本實施方式中，針對氣隙以連續(xù)兩層形成的區(qū)域16—011存在氣隙禁止區(qū)域。以下，說明具體的步驟。圖17 (A)和圖17 (B)是表示本實施方式的布線構(gòu)造的設(shè)計方法的 處理的圖，圖18 (A)和圖18 (B)是表示本實施方式的布線構(gòu)造的設(shè)計 方法的圖17的接下來工序的處理的圖。圖19是本實施方式的具有氣隙的半導(dǎo)體集成電路裝置的布線構(gòu)造的、首先，如圖17 (A)和圖17 (B)所示，提取按每個層的氣隙生成區(qū) 域。關(guān)于Metal2層，提取M2層氣隙17—001和M2層氣隙17—002，關(guān)于 Metal3層，提取M3層氣隙17—003。接著，如圖18 (A)和圖18 (B)所示，通過邏輯運(yùn)算對所提取出的 氣隙生成區(qū)域的重疊位置進(jìn)行提取。具體而言，取得M2層氣隙17—001、 M2層氣隙17—002和M3層氣隙17—003邏輯與(AND)。然后，對所提 取出的氣隙生成區(qū)域的重疊位置，生成氣隙禁止區(qū)域17_004。該情況下，可對Metal2層和Metal3層的至少一方Metal層設(shè)定氣隙 禁止區(qū)域，本實施方式中，對Metal2層生成氣隙禁止區(qū)域。由此，如圖19所示，在M2層布線16_001 —16—002之間和M2層布 線16—003 — 16—004之間、與M3層布線16—005 — 16—006之間的重疊的位 置，氣隙未連續(xù)生成。另外，在其他區(qū)域不生成氣隙禁止區(qū)域，因此確保 low-k。如上所述，通過設(shè)置判斷氣隙是否連續(xù)生成的工序，可僅對處于強(qiáng)度 不足的位置生成氣隙禁止區(qū)域，從而能同時實現(xiàn)low-k化和防止成品率下降。另外，通過上述方法在氣隙的上層或下層得到的氣隙禁止區(qū)域、例如17—004，其長度與所述氣隙的長度相同，并且其寬度與在同一布線層上最 靠近所述氣隙禁止區(qū)域的氣隙的寬度相同。 (第六實施方式)以下，對本發(fā)明的第六實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。圖20是表示本發(fā)明的第六實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。以下，對圖20所示的處理流程進(jìn)行說明。首先，在工序(布線間隔檢測工序)S0020—001中，基于配置前的輸入布局?jǐn)?shù)據(jù)，在整個芯片上檢測可形成氣隙的布線間隔(可生成氣隙區(qū) 域)。接著，在工序(上層布線檢測工序)S0020—002中，檢測在所述工序 S0020—001中檢測到的可生成氣隙區(qū)域生成氣隙時的氣隙生成區(qū)域的上層 區(qū)域是否存在上層布線。在所述工序S0020一002中未檢測到上層布線時結(jié) 束流程，若檢測到則轉(zhuǎn)移到下一個步驟。然后，在下一個步驟的工序(上層布線連接工序)S0020一003中，將 在所述工序S0020J)02中檢測出的上層布線與位于同一層絕緣膜上的同電 位的布線或虛設(shè)金屬連接。圖21是表示利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集 成電路裝置的布線構(gòu)造的布局圖。圖21 (A)是本實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖，在 布線0021—001與布線0021—002之間存在可生成氣隙區(qū)域0021—003，在所 述可生成氣隙區(qū)域0021—003的上層存在上層布線0021—004。圖21 (B)是本實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖，所 述圖21 (A)的可生成氣隙區(qū)域0021—003上層的上層布線0021—004，通 過虛設(shè)金屬0021—006與位于同一布線層的同電位的布線0021—005連接。 另外，在所述可生成氣隙區(qū)域0021—003上生成了氣隙0021_007。如上所述，在本實施方式的布線構(gòu)造的設(shè)計方法中，將氣隙的上層存 在的上層布線與位于該同一布線層的布線等連接，由此可防止上層布線滑 落到其下層的氣隙中。此外，通過虛設(shè)金屬連接的布線可以是虛設(shè)金屬或同電位的布線的任 一方。(第七實施方式)以下，對本發(fā)明的第七實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。圖22是表示本發(fā)明的第七實施方式的布線構(gòu)造的設(shè)計方法的處理流 程的流程圖。以下，對圖22所示的處理流程進(jìn)行說明。首先，在工序(布線間隔檢測工序)S0022—001中，基于配置前的布 局?jǐn)?shù)據(jù)，在整個芯片上檢測可形成氣隙的布線間隔(可生成氣隙區(qū)域)。接著，在工序(上層布線檢測工序)S0022一002中，檢測在所述工序 S0022—001中檢測到的可生成氣隙區(qū)域生成氣隙時的氣隙生成區(qū)域的上層 區(qū)域是否存在上層布線。在所述工序S0022一002中未檢測到上層布線時結(jié) 束流程，若檢測到則轉(zhuǎn)移到下一個步驟。在下一個步驟的工序(避免重疊工序)S0022—003中，檢測在所述工 序S0022一002中檢測出的上層布線的至少一邊的全部是否與所述氣隙生成 區(qū)域的端部重疊。在所述工序S0022J)03中未檢測到重疊時結(jié)束流程，若 檢測到則轉(zhuǎn)移到下一個步驟。在下一個步驟的工序(避免重疊工序)S0022—004中，為了使所述工 序S0022一003中檢測出的上層布線的一邊的全部與所述氣隙的端部不重 疊，加粗所述上層布線寬度來避免與所述氣隙生成區(qū)域的端部重疊。圖23是表示利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集 成電路裝置的布線構(gòu)造的布局圖。圖23 (A)是本實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖，在 布線0023—001與布線0023—002之間存在可生成氣隙區(qū)域0023—003，在所 述可生成氣隙區(qū)域0023—003的上層存在上層布線0023—004。圖23 (B)是本實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖，通 過加粗上層布線0023_004的布線寬度，以使所述圖23 (A)的可生成氣 隙區(qū)域0023—003的端部與上層布線0023—004的一邊的全部不重疊，從而 可避免與所述可生成氣隙區(qū)域0023—003上生成的氣隙0023—005重疊。如上所述，在本實施方式的布線構(gòu)造的設(shè)計方法中，通過加粗在氣隙 0023—005的上層配置的上層布線0023—004的布線寬度，可防止所述上層 布線0023—004滑落到所述氣隙0023—005。此外，即使不加粗上層布線0023—004的布線寬度，只要能避免與氣 隙0023 005的端部重疊則當(dāng)然可采用其他方法。(第八實施方式)以下，對本發(fā)明的第八實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。圖24是表示本發(fā)明的第八實施方式的布線構(gòu)造的設(shè)計方法的處理流 程的流程圖。以下，對圖24所示的處理流程進(jìn)行說明。首先，在工序(布線間隔檢測工序)S0024—001中，在整個芯片上檢 測可形成氣隙的布線間隔(可生成氣隙區(qū)域)。接著，在工序(上層布線檢測工序)S0024—002中，檢測在所述工序 S0024—001中檢測到的可生成氣隙區(qū)域生成氣隙時的氣隙生成區(qū)域的上層 區(qū)域是否存在上層布線。在所述工序S0024—002中未檢測到上層布線時結(jié) 束流程，若檢測到則轉(zhuǎn)移到下一個步驟。在下一個步驟的工序(重疊面積檢測工序)S0024—003中，對所述工 序S0024一002中檢測到的上層布線和成為其重疊對象的氣隙生成區(qū)域的重 疊面積進(jìn)行檢測。然后，在工序(氣隙禁止區(qū)域生成工序)S0024—004中， 對所述工序S0024J)03中檢測到的重疊面積是否在預(yù)先指定的面積以上進(jìn) 行檢測。當(dāng)在指定的面積以下時結(jié)束流程，在指定的面積以上時轉(zhuǎn)移到下 一個步驟。在下一個步驟的工序(氣隙禁止區(qū)域生成工序)S0024一005中，在成 為對象的氣隙生成區(qū)域中，按照對氣隙進(jìn)行截斷的方式設(shè)定氣隙禁止區(qū) 域，以使達(dá)到所述工序S0024—003中使用的預(yù)先指定的面積以下。圖25是表示利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集 成電路裝置的布線構(gòu)造的布局圖。圖25 (A)是本實施方式的布線構(gòu)造的設(shè)計方法實施前的布局圖，在 布線0025—001與布線0025—002之間存在可生成氣隙區(qū)域0025—003，在所 述可生成氣隙區(qū)域0025_003的上層存在上層布線0025—004。圖25 (B)是本實施方式的布線構(gòu)造的設(shè)計方法實施后的布局圖，通 過在所述圖25 (A)的可生成氣隙區(qū)域0025—003內(nèi)配置絕緣體0025_005， 來截斷氣隙0025—006。26如上所述，在本實施方式的布線構(gòu)造的設(shè)計方法中，通過在可生成氣隙區(qū)域0025_003內(nèi)設(shè)置對氣隙0025—006進(jìn)行截斷的絕緣體0025—005，可 防止上層布線0025—004滑落到氣隙0025_006上。(第九實施方式)以下，對本發(fā)明的第九實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。圖26是表示本發(fā)明的第九實施方式的半導(dǎo)體集成電路裝置的布線構(gòu) 造的俯視圖。圖26中，金屬4層的M4層布線圖案002a一004與金屬3層的M3層 布線圖案002a—003通過通孔002a—001連接，M3層布線圖案002a—005在 所述M3層布線圖案002a_003和所述通孔002a_001的旁邊與其并排布線。在采用這種布線構(gòu)造時，在M3層布線圖案002a一003與M3層布線圖 案002a一005之間生成氣隙002a_006。此時，因半導(dǎo)體集成電路裝置制造 時產(chǎn)生的定位偏差而存在通孔002a—001滑落到氣隙002a—006的可能性。一般，認(rèn)為防止通孔欠缺的對策是，通過在與通孔連接的下層布線即 M3層布線圖案002a一003、和位于其附近的同一布線層的M3層布線圖案 002a一005之間的布線間002a—002設(shè)置一定的布線間隔，使得不生成氣隙 002a—006。但是，該設(shè)置布線間隔的方法由于需要不生成氣隙002a一006 的程度的布線間隔，因此存在非常耗費(fèi)布線資源的問題。另外，因布線間 隔而生成圓錐部變高的氣隙，從而在研磨時會形成孔，使成品率下降。另一方面，關(guān)于對氣隙禁止區(qū)域進(jìn)行指定的方法，重新需要?dú)庀督?膜，存在成本增加的問題。本發(fā)明的特征在于，無需設(shè)置氣隙禁止膜，且不使用過剩的布線資源 地防止通孔的欠缺。圖27是表示本實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖， 表示了利用通孔的下層布線的突出擴(kuò)大來防止通孔欠缺的對策的步驟。以下，對圖27所示的流程進(jìn)行說明。首先，在工序(氣隙生成區(qū)域提取工序)S002f一001中，基于布線后 布局?jǐn)?shù)據(jù)的布線圖案，提取氣隙的生成區(qū)域。接著，在工序(相鄰?fù)状_定工序、布線邊檢測工序、布線突出量擴(kuò)大工序、周邊布線移動工序)S002f_002中，對由所述工序S002f一001檢 測到的氣隙生成區(qū)域所相鄰的通孔進(jìn)行確定，并且，檢測與所述通孔連接 的布線，并檢測該布線中的與所述氣隙生成區(qū)域相接的邊。然后，擴(kuò)大所 述布線的邊，并擴(kuò)大與所述通孔連接的布線的突出量。另外，在擴(kuò)大突出 量時，根據(jù)需要來移動所述布線的周邊布線。然后，在工序S002f一003中，按照使包括所述工序S002f—002中將突 出量擴(kuò)大后的布線在內(nèi)的布局?jǐn)?shù)據(jù)滿足設(shè)計規(guī)則的方式，查找和修正違反 規(guī)則之處。圖28表示利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集成 電路裝置的布線構(gòu)造的俯視圖。圖29是半導(dǎo)體集成電路裝置的另一布線 構(gòu)造的俯視圖。這些布線構(gòu)造是對上述圖26的布線構(gòu)造中應(yīng)用了本實施 方式的布線構(gòu)造的設(shè)計方法所得到的。圖28是不需要附近布線的推移的 情況，圖29表示了需要附近布線的推移的布線構(gòu)造。以下，利用圖29，表示本實施方式的布線構(gòu)造的特征構(gòu)造。本發(fā)明通過將通孔002c—001的下層布線即M3層布線圖案002c—003 的突出002c—002向生成氣隙002c__006的方向的M3層布線圖案002c—005 擴(kuò)大，由此防止所述通孔002c一001掉落到所述氣隙002c一006中。由此， M3層布線圖案002c一003的在氣隙002c_006存在的方向上的突出 002c—002的量大于其他方向的突出量。通過將通孔的下層布線的突出002c—002擴(kuò)大，而與并排的M3層布線 圖案002c—005的設(shè)計規(guī)則產(chǎn)生誤差時，實施布線的推移。對上述圖26的 M3層布線圖案002a—005實施了布線的推移后的布線圖案是圖29的M3 層布線圖案002c一005。如上所述，本實施方式中，將與通孔002c一001連接的下層布線 002c—003的突出002c—002擴(kuò)大來確保突出長度，由此，在不生成氣隙禁 止區(qū)域的情況下防止通孔002c一001掉落到氣隙002c一006中。此外，通孔002c—001的下層布線002c_003的突出002c—002的擴(kuò)大當(dāng) 然也可在布線前預(yù)先實施。另外，與配置在半導(dǎo)體集成電路裝置內(nèi)的各通孔連接的下層布線的突出長度，是防止在制造該半導(dǎo)體集成電路裝置時產(chǎn)生的定位偏差所導(dǎo)致的 氣隙與通孔貫通的氣隙禁止區(qū)域的最小值，根據(jù)半導(dǎo)體的制造工藝來確 定。(第十實施方式)以下，對本發(fā)明的第十實施方式的布線構(gòu)造的設(shè)計方法及利用該設(shè)計 方法獲得的布線構(gòu)造進(jìn)行說明。一般的防止通孔欠缺的對策如上述第九實施方式所記載的那樣存在 非常耗費(fèi)布線資源的問題。本發(fā)明的特征在于,無需設(shè)置氣隙禁止膜，且不使用過剩的布線資源 地防止通孔的欠缺。圖30是表示本發(fā)明的第十實施方式的半導(dǎo)體集成電路裝置的布線構(gòu) 造的俯視圖，圖31是本實施方式的半導(dǎo)體集成電路裝置的布線構(gòu)造的俯 視圖。圖30中，金屬4層的M4層布線圖案002h一004與金屬3層的M3層 布線圖案002h—003通過通孔002h一001連接，金屬3層的M3層布線圖案 002h—005在所述M3層布線圖案002h—003和所述通孔002h—001的旁邊與 其并排布線。在采用這種布線構(gòu)造時，在M3層布線圖案002h—003與M3層布線圖 案002h_005之間生成氣隙002h—006。在如圖30那樣的布線形狀中， 一般 考慮到布線資源的有效運(yùn)用，在金屬4層的M4層布線圖案002h_004與 金屬3層的M3層布線圖案002h_003的交點(diǎn)處配置通孔002h—001。本發(fā)明通過使圖30的通孔002h—001移動到圖31的通孔002e—001的 位置，來防止通孔掉落到氣隙002hJ)06、 002e—006。圖32是表示本實施方式的布線構(gòu)造的設(shè)計方法的處理流程的流程圖。以下，對圖32所示的處理流程進(jìn)行說明。首先，在工序(氣隙生成區(qū)域提取工序)002g_001中，基于布線后布 局?jǐn)?shù)據(jù)的布線圖案，提取氣隙的生成區(qū)域。接著，在工序(相鄰?fù)状_定工序、通孔位置變更工序)002g_002 中，對由所述工序S002g—001檢測到的氣隙生成區(qū)域所相鄰的通孔進(jìn)行確定，并且，變更所述通孔的位置。在布線處理決定之后，識別出通孔周圍存在與通孔連接的下層布線002h_003和與其并排的布線002h一005之后， 實施該通孔的移動。然后，在工序002g一003中，按照使包括所述工序002g—002中對位置 變更后的通孔在內(nèi)的布局?jǐn)?shù)據(jù)滿足設(shè)計規(guī)則的方式，查找和修正違反規(guī)則 之處。如上所述，本實施方式中，通過變更氣隙和相鄰的通孔的位置，來確 保通孔與氣隙的距離，從而能在不生成氣隙禁止區(qū)域的情況下防止通孔掉 落到氣隙中。此外，半導(dǎo)體集成電路裝置內(nèi)配置的各通孔的移動的目的在于，確保 氣隙禁止區(qū)域的最小值來防止在制造該半導(dǎo)體集成電路裝置時產(chǎn)生的定 位偏差所導(dǎo)致的氣隙與通孔貫通，該移動量根據(jù)半導(dǎo)體的制造工藝來確 定。(第十一實施方式)以下，對本發(fā)明的第十一實施方式的布線構(gòu)造的設(shè)計方法進(jìn)行說明。 圖33是表示本發(fā)明的第十一實施方式的設(shè)計方法的處理流程的流程圖。首先，在工序(布線形成區(qū)域指定工序)S0033—001中，不通過通孔 來設(shè)定想要進(jìn)行布線的區(qū)域，在工序S0033一002中，進(jìn)行一般的配置處理。接著，在工序(布線名稱設(shè)定工序)S0033—003中，使用不通過通孔 連接的區(qū)域來設(shè)定想要布線的布線名稱，在工序(氣隙形成間隔指定工序) S0033J)04中，指定形成氣隙的布線間隔信息。然后，在工序(布線圖案形成工序)S0033—005中，考慮由所述工序 S0033一001指定的區(qū)域和由所述工序S0033—003指定的布線名稱，進(jìn)行布 線處理。具體而言，以由S0033J)04指定的布線間隔以下，在由S0033—001 指定的區(qū)域內(nèi)形成S0033—003所設(shè)定布線的布線圖案。圖34是利用本實施方式的布線構(gòu)造的設(shè)計方法設(shè)計的半導(dǎo)體集成電 路裝置的布線構(gòu)造的俯視圖。圖34中，配置有布線0034 001 0034 011。另外，圖中的圓圈表示連這里，區(qū)域y0034一012是在不設(shè)置由所述工序0033_001所設(shè)定的通 孔而進(jìn)行布線的區(qū)域，作為想要不通過由所述工序0033—003指定的通孔 來布線的布線名稱，指定了由布線0034一001 0034—003構(gòu)成的布線、由 0034—004、 0034—005構(gòu)成的布線、由0034—010、 Oll構(gòu)成的布線。該情況下，如圖34所示可知，對所指定的區(qū)域y0034一012中存在的 上述所指定的布線上不使用通孔。另外，由其他布線0034一006 0034一009構(gòu)成的布線使用了通孔，但 與上述指定的布線的距離較遠(yuǎn)，即使形成通孔也與有無氣隙無關(guān)。這里，在與所指定的布線圖案相鄰地布設(shè)對象外的布線圖案時，無通 孔地形成這些布線。如上所述，本實施方式中，通過對所指定的區(qū)域中所指定的布線不使 用通孔來進(jìn)行布線處理，能可靠地產(chǎn)生氣隙，從而可期待布線電容的削減、 串?dāng)_噪聲的削減。利用該效果，可實現(xiàn)以往難以實現(xiàn)的總線布線的并排布 線。此外，本實施方式中，進(jìn)行一般的配置處理的工序S0033一002之前， 在工序(布線形成區(qū)域指定工序)S0033J)01中，設(shè)定了想要無通孔地進(jìn) 行布線的區(qū)域，但也可在工序(布線名稱設(shè)定工序)S0033—003中，在使 用不通過通孔連接的區(qū)域來設(shè)定想要布線的布線名稱之后對區(qū)域進(jìn)行設(shè) 定。(工業(yè)上的可利用性) 如上所述，本發(fā)明能生成抑制了在自動布線處理工序和布線處理后由 氣隙引起的布線或通孔的成品率降低的布線圖案，并且，能在短期間內(nèi)生 成該布線圖案，因此，尤其作為半導(dǎo)體集成電路裝置的布線構(gòu)造及其設(shè)計 方法和設(shè)計裝置等有用。
權(quán)利要求
1、一種布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣隙的布線層的布線構(gòu)造，僅在寬幅布線與其他布線的布線間隔為一定值以下的布線區(qū)域存在氣隙。
2、 一種布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣隙的布線層的布線構(gòu)造，僅在布線密度為一定值以下的布線區(qū)域存在氣隙。
3、 一種布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣隙的布線層的布 線構(gòu)造，在所述布線層內(nèi)的布線間具備氣隙和絕緣膜。
4、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路裝 置的布線構(gòu)造，僅在多層布線層中的奇數(shù)層和偶數(shù)層的任一方布線層中具有氣隙。
5、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路裝 置的布線構(gòu)造，在多層布線層中的一部分區(qū)域，僅在奇數(shù)層具有氣隙， 在所述多層布線層中的其他區(qū)域，僅在偶數(shù)層具有氣隙。
6、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路裝 置的布線構(gòu)造，在氣隙的上層或下層生成的絕緣膜區(qū)域，其長度與所述氣隙的長度相 同，并且，其寬度與在同一布線層上最靠近所述絕緣膜區(qū)域的氣隙的寬度 相同。
7、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路裝 置的布線構(gòu)造，位于氣隙上層的上層布線、和位于與該上層布線同一布線層的絕緣膜 上的布線至少在一點(diǎn)相連接。
8、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路的布線構(gòu)造，位于氣隙上層的上層布線其至少一邊的全部未與下層的氣隙的端部 重疊。
9、 一種布線構(gòu)造，是具有氣隙的多層布線構(gòu)造的半導(dǎo)體集成電路的 布線構(gòu)造，在某基準(zhǔn)層的氣隙生成區(qū)域，在與位于所述基準(zhǔn)層上層的上層布線的 重疊位置至少包含一個絕緣體。
10、 一種布線構(gòu)造，是半導(dǎo)體集成電路裝置中具有氣隙的布線層的布 線構(gòu)造，與氣隙相鄰的通孔所連接的布線，其存在所述氣隙的方向的突出量大 于其他方向的突出量。
全文摘要
一種考慮由氣隙引起的布線間寄生電容降低帶來的效果和弊害、并考慮成品率而生成所需最低限度的氣隙用的半導(dǎo)體集成電路裝置的布線構(gòu)造及其設(shè)計方法和設(shè)計裝置。在工序(S7003)中，對布線后的輸入布局?jǐn)?shù)據(jù)(7001)的布線圖案的每條布線的布線寬度進(jìn)行檢測，或檢測每個區(qū)域的布線密度。然后，在工序(S7004)中，基于所述工序(S7003)的檢測結(jié)果，利用由工藝確定的布線寬度/布線密度條件(7005)，確定在進(jìn)行CMP時容易產(chǎn)生階梯差的寬幅布線或布線密度高的區(qū)域。而后，在工序(S7006)中，確定在通過所述工序(S7004)確定的寬幅布線或布線區(qū)域的周邊區(qū)域形成圓錐部高的氣隙的布線間隔位置，在工序(S7007)中，基于該檢測結(jié)果，生成或刪除氣隙生成區(qū)域。
文檔編號H01L23/522GK101252117SQ20081008053
公開日2008年8月27日 申請日期2008年2月21日 優(yōu)先權(quán)日2007年2月21日
發(fā)明者安井卓也, 尾川廣和, 島田純一, 荒木章之, 藤井力, 藤本和彥 申請人:松下電器產(chǎn)業(yè)株式會社