專利名稱：有著<100>晶面溝道方向的非易失性電荷俘獲存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體器件領(lǐng)域。
技術(shù)背景在過去的幾十年來，集成電路的特征尺寸已成為日益增長的半導體產(chǎn) 業(yè)的推動力。在有限的半導體芯片上把尺寸縮到越來越小能增加功能單元 的密度。例如，縮小晶體管的尺寸可以在一個芯片上集成更多的存儲器件， 從而增加所制造產(chǎn)品的容量。然而，容量越來越大的驅(qū)動力并非沒有任何 問題。優(yōu)化每一個器件的性能的必要性，例如，優(yōu)化每個器件的驅(qū)動電路， 因為電源管理的考慮而變得越來越重要。通常非易失性電荷俘獲存儲器件制造在有著〈100〉晶面取向的垂直于 硅片表面的硅片上。圖1A-B分別闡明了常規(guī)的非易失性電荷俘獲存儲器 件的俯視圖和放大的剖面圖。根據(jù)圖1A，硅片100有與硅片表面垂直的〈100〉晶面取向(如〈100〉方 向在Z軸上)。缺口 102被刻在硅片100上以在半導體制程中提供對準標 記。慣用的硅片，如硅片100，合并有一個指向〈110〉晶面的缺口。也就 是說，缺口 102被指向來提供在X向和Y向上〈110〉方向。典型的半導體 器件制造沿著X向或Y向，因此有著溝道長度為<110>晶面取向的溝道區(qū)域。例如，再看圖1A，有源區(qū)104形成在硅片100上，并其方向沿著X 方向。柵堆跺106方向沿著y方向，與有源區(qū)104交疊，形成一個半導體 器件。圖1B為圖1A沿著a-a'軸放大的半導體器件的剖面圖，例如，<100〉 Z方向顯示在紙平面上。根據(jù)圖1B，源漏區(qū)域108形成在柵堆跺106任一 邊的有源區(qū)104里。因此，在有源區(qū)104里定義了溝道區(qū)域112，在源漏 區(qū)域108之間以及柵堆跺106下面。溝道區(qū)域112，其有著溝道長度為在 源漏極區(qū)域108之間沿著X方向，沿著溝道長度有<110>晶面方向，作為 有源區(qū)104的柵堆跺106方向的結(jié)果。然而，有著<110〉晶面方向的溝道 區(qū)域112，對包含溝道區(qū)域112的半導體器件來說可能不是最優(yōu)的。


圖1A圖示了一個傳統(tǒng)的非易失性電荷俘獲存儲器件的俯視圖。 圖1B圖示了一個傳統(tǒng)的非易失性電荷俘獲存儲器件放大的剖面圖。 圖2A根據(jù)本發(fā)明的一個實例，圖示了一個非易失性電荷俘獲存儲器 件的俯視圖。圖2B根據(jù)本發(fā)明的一個實例，圖示了一個非易失性電荷俘獲存儲器 件的放大的剖面圖。圖3根據(jù)本發(fā)明的一個實例，圖示了非易失性電荷俘獲存儲器件的剖 面圖。圖4根據(jù)本發(fā)明的一個實例，圖示了非易失性電荷俘獲存儲器件的剖 面圖。明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成過程中一個步驟的剖面圖。圖5B根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中一個步驟的剖面圖。圖5C根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中一個步驟的剖面圖。圖5D根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖5E根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖5F根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖5G根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖5H根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖51根據(jù)本發(fā)明的一個實例，圖示了代表非易失性電荷俘獲存儲器 件形成中的一個步驟的剖面圖。圖6根據(jù)本發(fā)明的一個實例，對于有著〈100〉晶面溝道方向的非易失 性電荷俘獲存儲器件，晶體管寬度和驅(qū)動電流曲線圖600，與有著<110〉 晶面方向的非易失性電荷俘獲存儲器件相比。發(fā)明內(nèi)容這里描述非易失性電荷俘獲存儲器件和形成非易失性電荷俘獲存儲器件的方法。在接下來的描述中，將詳細的解釋大量的特定細節(jié)，以使充分全面的理解本發(fā)明。顯然本領(lǐng)域的熟練人員可在沒有詳細這些特定細節(jié)的情況下實施本發(fā)明。在其他情況下，熟知的制程步驟，如圖案化步驟或濕法化學清除步驟，將不作詳細描述以免對本發(fā)明產(chǎn)生不必要的晦解。此外，可以理解的是，圖示的不同實例為舉例代表但沒有劃定范圍。
在此公開了非易失性電荷俘獲存儲器件。該器件可包括有著溝道區(qū)
域，該溝道區(qū)域的溝道長度有著〈100〉晶面方向。在一個實例中，有著<100〉
晶面方向的溝道長度的溝道區(qū)域在一對源極和漏極區(qū)域之間。此外，柵堆跺設(shè)置在溝道區(qū)域上方。同時也公開了形成非易失性電荷俘獲存儲器件的方法。在一個實例中，先在襯底上形成隔離區(qū)域和有源區(qū)，其中有源區(qū)接近隔離區(qū)域。接下來在有源區(qū)上形成柵堆跺。在一個實例中， 一對源區(qū)域和漏區(qū)域形成在有源區(qū)里和且在柵堆跺的另一邊，來在有源區(qū)里提供溝道
區(qū)域，其中溝道區(qū)域的溝道長度為〈ioo〉晶面方向。
含溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲器件與溝道長度為〈110〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲器件
相比將提高了器件性能。根據(jù)本發(fā)明的一個實例，有著〈ioo〉晶面方向的
非易失性電荷俘獲存儲器件與有著〈110〉晶面方向的相對部分器件相比證實有更強的驅(qū)動電流。〈100〉晶面方向的非易失性電荷俘獲存儲器件的性
能增加可為溝道區(qū)域所減少的應(yīng)力的結(jié)果，該應(yīng)力由近旁的隔離結(jié)構(gòu)引入。在一個實例中，由隔離結(jié)構(gòu)引入的應(yīng)力通過在隔離結(jié)構(gòu)里均勻的襯墊
氧化層的形成而有所減輕。另外，有著〈ioo〉晶面方向的非易失性電荷俘獲存儲器件的性能增強可能是由鄰近隔離結(jié)構(gòu)引入的實際應(yīng)力的不利影
響減少的結(jié)果。在一個實例中，〈100〉晶面方向的非易失性電荷俘獲存儲器件與溝道長度為〈110〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲器
件相比，由鄰近隔離結(jié)構(gòu)所引入的應(yīng)力的不利影響更小些。溝道區(qū)域上生
成的均勻的隧穿氧化膜增強了有著〈100〉晶面方向的非易失性電荷俘獲存
儲器件的可靠性和可變性。根據(jù)本發(fā)明的一個實例，包含有著〈ioo〉晶面
方向的溝道長度的溝道區(qū)域的非易失性電荷俘獲存儲器件的隧穿氧化膜的生成率均勻的分布在溝道區(qū)域的上表面和側(cè)墻，以此提高了可靠性。
制造包含有著〈100〉晶面方向的溝道長度的溝道區(qū)域的非易失性電荷俘獲存儲器件。圖2A-B根據(jù)本發(fā)明的一個實例，分別圖示了一個非易失
性電荷俘獲存儲器件的俯視圖和放大的剖面圖。
根據(jù)圖2A,襯底200有〈100〉晶面方向垂直于襯底表面(如〈100〉晶向在Z方向上)。有源區(qū)204形成在襯底200上，方向沿著第一〈100〉晶面(〈100〉晶向在X方向上)。柵堆跺206方向沿著第二〈100〉晶面(<100>晶向在Y方向上)，與有源區(qū)204交疊，形成半導體器件。
在襯底200上通過柵堆跺206和有源區(qū)204形成的半導體器件可能是任何非易失性電荷俘獲存儲器件。根據(jù)本發(fā)明的一個實例，半導體器件是一個SONOS型器件，其中電荷俘獲層是絕緣層。在另一個實例中，半導體器件是閃存型器件，其中電荷俘獲層是導體層或半導體層。
襯底200可能是有適合半導體器件制造的任何材料組成。在一個實例中，襯底200是一個由單晶硅材料組成的體襯底，可能包括但不局限于，硅，鍺，鍺硅或III-V族化合物半導體材料。在另一個實例，襯底200由有著頂端外延層的體層組成。在一個特定實例，體層由可包括但不局限于下列的單晶材料組成硅，鍺，硅鍺，III-V族化合物半導體材料和石英;
而頂端外延層由可包括但不局限于下列的單晶層組成硅，鍺，硅鍺和m
-V族化合物半導體材料。在另一個實例，襯底200包括一個底部體層，一個中間絕緣層及其上的頂端外延層。頂端外延層由可包括但不局限于下列的單晶層組成硅(如用來形成絕緣硅(SOI)半導體襯底)，鍺，鍺硅和lll-v族化合物半導體材料。絕緣層由可包括但不局限于下列的材料組成二氧化硅，氮化硅和氮氧化硅。底部體層由可包括但不局限于下列的單晶層組成硅，鍺，鍺硅，III-V族化合物半導體材料和石英。
襯底200可以是硅片的形式，如圖2A所示。根據(jù)本發(fā)明的一個實例，缺口 202被切在襯底200上用于在半導體工藝過程中作為對準標記。在一個實例中，缺口 202被取向用于提供在X方向和Y方向上的〈100〉晶向。在一個特定實例，半導體器件制造沿著X向或Y向，因此有一個溝道區(qū)域，其溝道長度為〈100〉晶面方向。在一個可選擇的實例中，通常缺口對準〈110〉晶面，而硅片沿著〈100〉晶面處理(如硅片在缺口方向旋轉(zhuǎn)45°處理)。
圖2B是一個圖2A沿著a-a，軸放大的半導體器件剖面圖。根據(jù)圖2B ，包括源漏區(qū)域208的本道題器件形成在柵堆跺206任一邊的有源區(qū)204。因此，在有源區(qū)204中定義了溝道區(qū)域212，在源漏區(qū)域208之間且柵堆跺206下面。溝道區(qū)域212，其有著溝道長度沿著源漏區(qū)域208之間的X方向，作為有著有源區(qū)204的柵堆跺206取向的結(jié)果，有著〈100〉晶面方向沿著溝道長度。在有源區(qū)204上的源漏區(qū)域208可以是和溝道區(qū)域212有相反導向性的任何區(qū)域。例如，根據(jù)本發(fā)明的一個實例，源漏區(qū)域208有一個N型導電性而溝道區(qū)域有一個P型導電性。在一個實例中，襯底200,有源區(qū)204和溝道區(qū)212，為由硼濃度在lx1015 - lxl0"個原子/cm3的硼摻雜單晶硅組成。源漏區(qū)域208由N型摻雜劑的濃度范圍為5xl016 - 5xl019個原子/cm3的磷摻雜或砷摻雜區(qū)域組成。在另一個實例中，源漏區(qū)域208在有源區(qū)204內(nèi)的深度范圍為80-200 nm。根據(jù)本發(fā)明的一個相關(guān)實例，源漏區(qū)域208是P型摻雜而溝道區(qū)域212是N型摻雜區(qū)域。
柵堆跺206可以是任何適合用在非易失性電荷俘獲器件的柵堆跺。例如，根據(jù)本發(fā)明的一個實例，柵堆跺206包括一個隧穿介質(zhì)層206A，電荷俘獲層206B， 一個頂端介質(zhì)層206C和柵層206D，如圖2B所示。在一個實例中，半導體器件是SONOS型器件，電荷俘獲層206B是介質(zhì)層。在一個相對應(yīng)的實例，半導體器件是閃存器件，電荷俘獲層是半導體層或?qū)w層。
如上所述，半導體器件可以是SONOS型非易失性電荷俘獲存儲器件。按照慣例，SONOS代表為"半導體-氧化物-氮化物-氧化物-半導體"其中第一個"半導體"是指溝道區(qū)域材料，第一個"氧化物"是指隧穿介質(zhì)層，
"氮化物"是指電荷俘獲層，第二個"氧化物"是指頂端介質(zhì)層(也可作阻擋介質(zhì)層)，第二個"半導體"是指柵層。然而，SONOS型器件并不局限與在此所述的這些材料，如下所示。根據(jù)本發(fā)明的一個實例，SONOS型器件的溝道區(qū)域材料可以是以合適比率(例如在器件運行狀態(tài)下合適的遷移率)傳導電荷載流子的任何材料。因此，在一個實例中，溝道區(qū)域212由與圖2A中襯底200相關(guān)的任何材料組成。在一個特定實例中，溝道區(qū) 域212是P型摻雜，在一個對應(yīng)的實例中，溝道區(qū)域212是N型摻雜。
隧穿介質(zhì)層可以是任何材料，并有著適合的厚度以在柵偏壓下允許電 荷載流子隧穿進入電荷俘獲層，而在器件沒有偏置下維持泄漏勢壘。在一 個實例中，隧穿介質(zhì)層206A通過熱氧化工藝形成，并由二氧化硅或氮氧 化硅組成。在另一個實例中，隧穿介質(zhì)層206A通過化學氣相沉積或原子 層沉積工藝形成，且由高介質(zhì)常數(shù)(k)介質(zhì)層組成，可能包括但不局限 于氧化鉿，氧化鋯，鉿硅酸鹽，鉿氧氮化物，鉿氧化鋯和氧化鑭。在一 個進一步實例中，隧穿介質(zhì)層206A的厚度范圍在l-10nm。在一個特定實 例中，隧穿介質(zhì)層206A厚度接近2nm。
電荷俘獲介質(zhì)層可以是任何材料,并有著適合厚度來存儲電荷，因此， 提高柵堆跺206的閾值電壓。根據(jù)本發(fā)明的一個實例，電荷俘獲層206B 通過化學氣相沉積工藝形成，其由可能包括但不局限于的下列絕緣材料組 成化學計量比的氮化硅，富硅的氮化硅，和氮氧化硅。在一個實例中， 電荷俘獲層206B有一個被分級的組成。在一個特殊的實例中，電荷俘獲 層206B的厚度范圍為5-10nm。
頂端介質(zhì)層可以是任何材料，且有合適的厚度在沒有顯著減少柵堆跺 206的容量的情況下保持泄漏勢壘。在一個實例，頂端介質(zhì)層206C通過 化學氣相沉積工藝形成，由二氧化硅和氮氧化硅組成。在另一個實例中， 頂端介質(zhì)層206C通過原子層淀積工藝形成，由可能包括但不局限于的下 列高k介質(zhì)層組成氧化鉿，氧化鋯，鉿硅酸鹽，鉿氧氮化物，鉿氧化鋯 和氧化鑭。在一個特定實例，頂端介質(zhì)層206C厚度范圍為l-20nm。柵層可以由適應(yīng)S0N0S晶體管操作中施加偏壓的任何導體或半導體 材料組成。根據(jù)本發(fā)明的一個實例，柵層206D通過化學氣相沉積工藝形 成，由在原始摻雜或后摻雜多晶硅組成在。在另一個實例，柵層206D通 過化學氣相沉積工藝形成，由可能包括但不局限于的下列金屬材料組成 金屬氮化物，金屬碳化物，金屬硅化物，鉿，鋯，鈦，鉭，鋁，釕，鈀， 鉑，鈷和鎳。
包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲 存儲器件可鄰近有均勻襯墊氧化層的隔離結(jié)構(gòu)。圖3根據(jù)本發(fā)明的一個實 例，圖示了一個非易失性電荷俘獲存儲器件的剖面圖。
根據(jù)圖3，非易失性電荷俘獲存儲器件有一個形成在有源區(qū)304里溝 道區(qū)域312,其中柵堆跺306在溝道區(qū)域312上面。柵堆垛306 (并且， 再次，隧穿介質(zhì)層306A，電荷俘獲介質(zhì)層306B，頂端介質(zhì)層306C和柵層 306D)和有源區(qū)304 (并且，再次，溝道區(qū)域312)可以由任何材料組成， 并具有與描述在圖2A-B中柵堆跺206和有源區(qū)204相關(guān)的特征。
與圖2B相反，圖3為沿著溝道區(qū)域312的y軸的剖面圖，如，沿著圖 2A的b-b'軸。因此，源漏極區(qū)域沒有顯示(因為會超出X軸至圖外)。雖 然如此，溝道區(qū)域312的晶面的方向仍然是在Y向的<100〉。而且，從這 里看，隔離結(jié)構(gòu)314可以在溝道區(qū)域312的任意一邊看到，如圖3所示。 隔離結(jié)構(gòu)314包括一個襯墊氧化層314A和填充介質(zhì)層314B。
隔離結(jié)構(gòu)314的襯墊氧化層314A可以由任何介質(zhì)材料組成來提供在 有源區(qū)304和填充介質(zhì)層314B之間充分的粘附力。根據(jù)本發(fā)明的一個實 例，襯墊氧化層314A是通過熱氧化有源區(qū)304的材料形成的。例如，一個實例中，有源區(qū)304由硅組成，在約1000攝氏度溫度范圍熱氧化。 襯墊氧化層314A有著充分均勻的厚度。在一個實例中，在隔離結(jié)構(gòu)314 底部的襯墊氧化層314A的厚度(Tl)充分等于在隔離結(jié)構(gòu)314側(cè)壁上的襯 墊氧化層314A的厚度(T2)。在一個特定實例，隔離結(jié)構(gòu)314底部的襯墊 氧化層314A的厚度范圍為隔離結(jié)構(gòu)314側(cè)壁上的襯墊氧化層314A厚度的 0.95-1.05倍。在一個特定實例中，襯墊氧化層314A的厚度范圍為 10-20nm。
通過形成包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性 電荷俘獲存儲器件，與通過形成包含有著溝道長度為〈110〉晶面方向的溝 道區(qū)域的非易失性電荷俘獲存儲器件相比，襯墊氧化層314A在厚度上可 能更加均勻。例如，根據(jù)本發(fā)明的一個實例，有源區(qū)304的晶面的方向為 在隔離結(jié)構(gòu)314底部(如沿著Z軸)和隔離結(jié)構(gòu)314的側(cè)壁(如沿著Y 軸)的晶向一樣是〈100〉。因此，在一個實例中，形成襯墊氧化層314A 的有源區(qū)304的熱氧化使得隔離結(jié)構(gòu)314底部和側(cè)壁有著充分相同的生長 率。相比之下，對于包括有著溝道長度為〈110〉晶面方向的溝道區(qū)域的非 易失性電荷俘獲存儲器件，沿著〈110〉y方向與沿著〈100〉z方向有著不同 的生長率。在包含有著溝道長度為〈UO〉晶面方向的溝道區(qū)域的非易失性 電荷俘獲存儲器件里襯墊氧化層生長率上的差異能導致一個非均勻襯墊 氧化層。非均勻襯墊氧化層可能導致含有不均勻氧化層的隔離結(jié)構(gòu)的非易 失性電荷俘獲存儲器件的溝道區(qū)域的有害應(yīng)力。因此，根據(jù)本發(fā)明的一個 實例，由包含有著溝道長度為〈110〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲器件的隔離結(jié)構(gòu)所引入的應(yīng)力由于在隔離結(jié)構(gòu)內(nèi)均勻的襯墊氧 化層的形成而減小。
填充介質(zhì)層314B可以由在相鄰半導體器件間提供電隔離的任何介質(zhì) 材料組成。根據(jù)本發(fā)明的一個實例，填充介質(zhì)層314B通過化學氣相沉積 工藝形成。在一個實例中，填充介質(zhì)層314B由通過有機硅烷先驅(qū)所沉積 的二氧化硅組成。填充介質(zhì)層314B可引入對溝道區(qū)域312的壓應(yīng)力。在 包含有著溝道長度為〈110〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲 器件的實例中，這樣的壓應(yīng)力可能不利于器件性能。然而，此壓應(yīng)力可能 對包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存
儲器件的有害性小。因此，根據(jù)本發(fā)明的一個實例，由于包含有著溝道長 度為〈100〉晶面方向的溝道區(qū)域的器件相比與包含有著溝道長度為〈110〉
晶面方向的溝道區(qū)域的器件，由隔離結(jié)構(gòu)所引入的應(yīng)力的影響減少，包含 有著溝道長度為〈100〉晶面方向的溝道區(qū)域形成的器件性能增加。
包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲 存儲器件可能鄰近一個上表面在溝道區(qū)域上表面之下的隔離結(jié)構(gòu)。圖4 根據(jù)本發(fā)明的一個實例，圖示了一個非易失性電荷俘獲存儲器件的剖面 圖。
根據(jù)圖4，非易失性電荷俘獲存儲器件有一個形成在有源區(qū)404里的 溝道區(qū)域412，其中柵堆跺406位于溝道區(qū)域412之上。柵堆跺406 (在 此，隧穿介質(zhì)層406A,電荷俘獲介質(zhì)層406B，頂端介質(zhì)層406C和柵層 406D)和有源區(qū)404 (在此，溝道區(qū)域412)可由任何材料組成，并具有與 圖2A-B描述的柵堆跺206和有源區(qū)204的相關(guān)的特征。和圖3中一樣，圖4為沿著溝道區(qū)域412的y軸的剖面圖，如沿著圖 2A的b-b'軸。因此，源漏區(qū)域未顯示(會超出頁面所能表示的X軸)。 雖然如此，溝道區(qū)域412的晶面方向在y方向還是〈100>。而且，由此看 來，隔離結(jié)構(gòu)414可以在溝道區(qū)域412的任一邊看到，如圖4所示。隔離 結(jié)構(gòu)414包括襯墊氧化層414A和填充介質(zhì)層414B。參考圖4，根據(jù)本發(fā) 明的一個實例，隔離結(jié)構(gòu)414上表面在溝道區(qū)域412上表面之下。因此， 除柵堆跺406與溝道區(qū)域412的上表面相接觸之外，也與溝道區(qū)域412 的側(cè)壁相接觸。更確切的說，在一個實例中，隧穿介質(zhì)層406A形成在溝 道區(qū)域412上表面和側(cè)壁的暴露部分。
隧穿介質(zhì)層406A可能通過熱氧化形成，其中有源區(qū)404的材料在含 氧的氣氛下加熱而被氧化。通過形成包含有著溝道長度為〈100〉晶面方向 的溝道區(qū)域的非易失性電荷俘獲存儲器件，隧穿介質(zhì)層406A在厚度上可 能更加均勻，與形成在包含有著溝道長度為〈110〉晶面方向的溝道區(qū)域的 非易失性電荷俘獲存儲器件的隧穿介質(zhì)層相比。例如，根據(jù)本發(fā)明的一個 實例，有源區(qū)404的晶面的方向在溝道區(qū)域412的頂端(如沿著Z軸)和 所露出的側(cè)壁(如沿著Y軸)的晶向一樣是〈100〉。因此，在一個實例中， 有源區(qū)404的熱氧化以形成隧穿介質(zhì)層406A提供了在Y向和Z向的充分 相同的生長率，如沿著溝道區(qū)域的側(cè)壁(T3)和沿著溝道區(qū)域412的上 表面(T4)。相比之下，對包含有著溝道長度為〈110〉晶面方向的溝道區(qū)域 的非易失性電荷俘獲存儲器件的隧穿介質(zhì)層的形成過程中沿著〈110〉Y向 和〈100〉Z向有不同的生長率。在包含有著溝道長度為〈110〉晶面方向的 溝道區(qū)域的非易失性電荷俘獲存儲器件中隧穿介質(zhì)層的不同生長率可能形成非均勻隧穿介質(zhì)層。非均勻隧穿介質(zhì)層可能導致不希望的器件和器件 之間的變化，且損害含有這類非均勻隧穿介質(zhì)層的非易失性電荷俘獲存儲 器件的可靠性。因此，根據(jù)本發(fā)明的一個實例，在包含有著溝道長度為
〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲存儲器件里的隧穿氧化的
生長率在溝道區(qū)域的上表面和側(cè)壁都是均勻的，致使減少了變化并提高了 可靠性。
制造包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷 俘獲存儲器件。圖5A根據(jù)本發(fā)明的一個實例，圖示了形成非易失性電荷
俘獲存儲器件的代表步驟的剖面圖。
根據(jù)圖5A，襯底的有源區(qū)504在X， Y， Z向上被排列到〈100〉晶面方 向。有源區(qū)504可以任何材料組成，并具有與圖2A-B上有源區(qū)204相關(guān) 的特征。
根據(jù)圖5B，溝槽520形成在有源區(qū)504內(nèi)。溝槽520最終會提供一 個位置以形成非易失性電荷俘獲存儲器件的隔離結(jié)構(gòu)。根據(jù)本發(fā)明的一個 實例，溝槽520底部展示了 Z向晶向，如溝槽520底部有〈100〉晶向。溝 槽520側(cè)壁為Y向晶向，如溝槽520側(cè)壁有〈100〉晶向。因此，在一個實 例中，溝槽520露出表面的實體部分有〈100〉晶向。
溝槽520可以通過任何適合選擇性移除有源區(qū)504的一部分的工藝形 成。例如，根據(jù)本發(fā)明的一個實例，溝槽520通過使用各向異性的干法蝕 刻工藝刻蝕形成。在一個實例中，有源區(qū)504由硅組成，和干法蝕刻工藝 采用包括但不局限于下列的氣體四氟化碳(CF》，氧氣(02)，氫溴酸(HBr) 和氯氣(Cl2)。根據(jù)本發(fā)明的一個實例，溝槽520通過各向同性的干法蝕刻工藝刻蝕所形成。在一個實例中，有源區(qū)504由硅組成，并干法蝕刻采 用包括但不局限于下列的氣體六氟化硫(SFe)和三氟化氮(NF3)。溝槽520 形成的深度可能要達到阻止各相鄰器件之間的干擾。在一個實例中，溝槽 520形成的深度范圍為100-400nm。
參考圖5C，襯墊氧化物薄膜522形成在含溝槽520的有源區(qū)504的 露出表面上。襯墊氧化物薄膜522可能由任何材料通過任何工藝形成的任 何尺寸，只要是符合圖3中襯墊氧化物314A所述。根據(jù)本發(fā)明的一個實 例，溝槽520底部的襯墊氧化物薄膜522厚度(T1)和側(cè)壁上襯墊氧化物薄 膜522的厚度(T2)的厚度充分一致。
參考圖5D，填充介質(zhì)材料524沉積在溝槽520內(nèi)，并位于有源區(qū)504 上表面上方。填充介質(zhì)材料524可以由任何材料，通過任何工藝，具有任 何尺寸，只要是符合圖3中填充介質(zhì)層314B所述。接下來，在有源區(qū)504 的上表面上方的填充介質(zhì)材料524和襯墊氧化物薄膜522的部分被移除以 形成含有襯墊氧化層514A和填充介質(zhì)層514B的隔離結(jié)構(gòu)514，如圖5E 所示。有源區(qū)504的上表面上方填充介質(zhì)材料524和襯墊氧化物薄膜522 的部分移除可通過任何合適的工藝，對與有源區(qū)504的上表面有著高選擇 比的形成隔離結(jié)構(gòu)514來提供充分平坦的上表面。在一個實例中，通過化 學機械拋光步驟去除在有源區(qū)504的上表面上方的填充介質(zhì)材料524和襯 墊氧化物薄膜522的部分。根據(jù)本發(fā)明的一個實例，隔離結(jié)構(gòu)514的上表 面位于有源區(qū)504上表面之下，如圖5E所示。
參考圖5F，隧穿介質(zhì)層506A形成在隔離結(jié)構(gòu)514之間的有源區(qū)504 所暴露的部分上。隧穿介質(zhì)層可以由任何材料，通過任何工藝形成，具有任何尺寸，只要是符合圖2A-B中所述的隧穿介質(zhì)層206A。根據(jù)本發(fā)明的 一個實例，隧穿介質(zhì)層506A具有上表面部分和側(cè)壁部分，如圖5F所示。 參考圖5G，形成包含有隧穿介質(zhì)層506A的柵堆跺506。柵堆跺506 (并 且，在此，電荷俘獲層506B,頂端介質(zhì)層506C和柵層506D)可以由任 何材料通過任何工藝形成，具有任何尺寸，只要是符合圖2A-B中所述的 柵堆跺206。
最后，摻雜劑雜質(zhì)原子530注入到有源區(qū)504的暴露部分以形成源漏 區(qū)域508，如圖5H和5I所示。源漏區(qū)域508可以具有向圖2A-B中描述 的源漏極區(qū)域208相關(guān)的任何特征。圖5H的剖面圖為垂直于圖51中剖面 圖。因此，源漏區(qū)域508在圖5H中未被顯示，但是沿著X方向顯示在圖 51。參考圖5H和51，源漏區(qū)域508定義了個在有源區(qū)504里的溝道區(qū)域 512。根據(jù)本發(fā)明的一個實例，溝道區(qū)域512有著〈100〉晶向在X向(如在 源漏區(qū)域508之間)，如圖51所示。在一個特定實例，溝道區(qū)域512有<100> 晶向在Y向(如在隔離結(jié)構(gòu)514之間)，如圖5H所示。
包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲 存儲器件的性能可比包含有著溝道長度為〈110〉晶面方向的溝道區(qū)域的非 易失性電荷俘獲存儲器件性能更好。圖6根據(jù)本發(fā)明的一個實例，驅(qū)動電 流和包含有著溝道長度為〈100〉晶面方向的溝道區(qū)域的非易失性電荷俘獲 存儲器件晶體管寬度關(guān)系的曲線圖600，與包含有著溝道長度為〈110〉晶 面方向的溝道區(qū)域的非易失性電荷俘獲存儲器件相比。如曲線圖600所 示，晶體管寬度范圍約為0.2 — 10微米，包含〈100〉晶面方向的器件的驅(qū) 動電流比包含〈110〉晶面方向的器件的驅(qū)動電流大。因此，在此公開了非易失性電荷俘獲存儲器件。該器件包括溝道長度
為〈100〉晶面方向的溝道區(qū)域。在一個實例，溝道區(qū)域在一對源漏區(qū)域之
間，柵堆跺位于溝道區(qū)域上方。在此介紹了非易失性電荷俘獲存儲器件的 形成方法。在一個實例，首先在襯底里形成隔離區(qū)域和有源區(qū)，其中有源 區(qū)鄰近隔離區(qū)域。然后在有源區(qū)上方形成柵堆跺。最后，在有源區(qū)和柵堆 跺的另一邊形成一對源漏區(qū)域，以在有源區(qū)里提供溝道區(qū)域。溝道區(qū)域的
溝道長度為〈100〉晶面方向。
權(quán)利要求
1. 一種非易失性電荷俘獲存儲器件，其特征在于，包含形成在有源區(qū)里的源區(qū)和漏區(qū)；在源區(qū)和漏區(qū)之間的溝道區(qū)域，其溝道長度為<100>晶面方向；并且柵堆跺設(shè)置在溝道區(qū)域上方。
2. 如權(quán)利要求1所述的非易失性電荷俘獲存儲器件，其特征在于所述柵堆跺是SONOS型柵堆跺。
3. 如權(quán)利要求1所述的非易失性電荷俘獲存儲器件，其特征在于所 述有源區(qū)包含硅.
4. 如權(quán)利要求3所述的非易失性電荷俘獲存儲器件，其特征在于所述源區(qū)和漏區(qū)有N型導電性，所述溝道區(qū)域有P型導電性。
5. 如權(quán)利要求4所述的非易失性電荷俘獲存儲器件，其特征在于所述柵堆跺包含介質(zhì)電荷俘獲層。
6. —種非易失性電荷俘獲器件，其特征在于，包含 在襯底上形成隔離結(jié)構(gòu)；形成在所述襯底里的有源區(qū)，且所述有源區(qū)鄰近所述隔離結(jié)構(gòu)； 在所述有源區(qū)形成溝道區(qū)域，所述溝道區(qū)域的溝道長度為〈100〉晶面 方向；形成在所述有源區(qū)的源區(qū)和漏區(qū)，所述溝道區(qū)域在所述源區(qū)和所述漏 區(qū)之間；并且布置在所述溝道區(qū)域上方的柵堆跺。
7. 如權(quán)利要求6所述的非易失性電荷俘獲存儲器件，其特征在于所述隔離結(jié)構(gòu)包含襯墊氧化層，所述襯墊氧化層在所述隔離結(jié)構(gòu)的側(cè)壁和在 所述隔離結(jié)構(gòu)的底部的厚度相同。
8. 如權(quán)利要求6所述的非易失性電荷俘獲存儲器件，其特征在于所述柵堆跺是S0N0S型柵堆跺。
9. 如權(quán)利要求6所述的非易失性電荷俘獲存儲器件，其特征在于所 述有源區(qū)含硅。
10. 如權(quán)利要求9所述的非易失性電荷俘獲存儲器件，其特征在于 所述源區(qū)和漏區(qū)有N型導電性，所述溝道區(qū)域有P型導電性。
11. 如權(quán)利要求10所述的非易失性電荷俘獲存儲器件，其特征在于所述柵堆跺包含一個介質(zhì)電荷俘獲層。
12. —種非易失性電荷俘獲器件，其特征在于，包含形成在有源區(qū)的溝道區(qū)域，所述溝道區(qū)域有著上表面為〈ioo〉晶面方向和側(cè)壁表面為〈100〉晶面方向；鄰近所述溝道區(qū)域的側(cè)壁的隔離結(jié)構(gòu)，所述溝道區(qū)域的上表面在所述 隔離結(jié)構(gòu)上表面上方；并且設(shè)置在所述溝道區(qū)域的上表面和側(cè)壁上方的柵堆跺。
13. 如權(quán)利要求12所述的非易失性電荷俘獲存儲器件，其特征在于:所述柵堆跺包含在所述溝道區(qū)域上表面和側(cè)壁上的隧穿介質(zhì)層，所述隧穿 介質(zhì)層有一個均勻的厚度。
14. 如權(quán)利要求12所述的非易失性電荷俘獲存儲器件，其特征在于:所述柵堆跺是SONOS型柵堆跺。
15. 如權(quán)利要求12所述的非易失性電荷俘獲存儲器件，其特征在于:所述有源區(qū)含硅。
16. 如權(quán)利要求15所述的非易失性電荷俘獲存儲器件，其特征在于:所述柵堆跺包含介質(zhì)電荷俘獲層。
17. —種制造非易失性電荷俘獲器件的方法，其特征在于，包含-在襯層里形成隔離區(qū)域和有源區(qū)，所述有源區(qū)鄰近所述隔離區(qū)；在有源區(qū)上方形成柵堆跺；以及在有源區(qū)里和柵堆跺的另一邊形成源區(qū)和漏區(qū)，以在所述有源區(qū)里提供溝道區(qū)域，所述溝道區(qū)域有一個在源區(qū)和漏區(qū)之間的〈100〉晶面方向的溝道長度。
18. 如權(quán)利要求17所述的方法，其特征在于所述柵堆跺是SONOS型柵堆跺。
19. 如權(quán)利要求18所述的方法，其特征在于所述有源區(qū)含硅。
20. 如權(quán)利要求19所述的方法，其特征在于所述源區(qū)和漏區(qū)有N型導電性，所述溝道區(qū)域有P型導電性。
全文摘要
本發(fā)明描述了一個非易失性電荷俘獲器件和制造該器件的方法。該器件包括溝道長度為<100>晶面方向的溝道區(qū)域。溝道區(qū)域在一對源漏區(qū)之間，柵堆跺設(shè)置在溝道區(qū)域上方。
文檔編號H01L21/336GK101523582SQ200780037846
公開日2009年9月2日 申請日期2007年9月28日 優(yōu)先權(quán)日2007年5月25日
發(fā)明者依格·普利斯查克, 克里希納斯瓦米·庫馬爾, 賽格·利維 申請人:賽普拉斯半導體公司