專利名稱：面板結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種面板結(jié)構(gòu)及其制造方法，且特別涉及一種具有控制電路 及顯示電路于基板上的面板結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著科技發(fā)展，同時具有控制電路及顯示電路于基板上的顯示面板逐漸
受到青睞。顯示電路及控制電路各由多個薄膜晶體管(thin film transistor,以 下簡稱TFT)驅(qū)動。顯示電路及控制電路的薄膜晶體管通常采用同一種半導(dǎo) 體材料，例如是非晶硅(amorphous silicon, a-Si)材料或低溫多晶硅材料(low temperature poly-silicon, LTPS)。
多晶硅材料的TFT的漏電流(leakage current)大于非晶硅材料的TFT的 漏電流。當(dāng)顯示電路采用多晶硅材料的TFT時，顯示電路則必須增加存儲電 容的面積，以改善漏電流較大的情況。然而，增加存儲電容的面積會降低開 口率(aperture ratio),使得顯示面板的光利用率下降。
此外，多晶硅工藝的工藝穩(wěn)定性較差，且工藝設(shè)備的成本亦較高。再者， 多晶硅材料的TFT利用準(zhǔn)分子激光(excimer laser)技術(shù)，以使非晶硅材料轉(zhuǎn)變 為多晶硅材料。然而，此過程往往會使得多晶硅材料的TFT的均勻度較差， 而降低顯示面板的顯示品質(zhì)。
至于非晶硅材料的TFT的電子遷移率(mobility)約為0.5~lcm2/Vs。因此， 當(dāng)控制電路采用非晶硅材料的TFT時，控制電路的尺寸需對應(yīng)地增加，以得 到所需的電流量。然而，當(dāng)控制電路所占的面積增加時，控制電路在基板上 會占較多的空間，而影響其他電子元件的設(shè)置。

發(fā)明內(nèi)容
本發(fā)明涉及一種面板結(jié)構(gòu)及其制造方法，其利用氧化鋅(ZnO)作為控制 電路及顯示電路的至少一者的晶體管的材料，以使晶體管具有高電子遷移 率，且此晶體管的工藝與非晶硅材料的晶體管的工藝相容。根據(jù)本發(fā)明，提出一種面板結(jié)構(gòu)。面板結(jié)構(gòu)設(shè)置在一顯示裝置中。面板 結(jié)構(gòu)包括基板、多個第一晶體管及多個第二晶體管?；寰哂酗@示電路及控 制電路。這些第一晶體管設(shè)置于基板的顯示電路。第一晶體管各具有第一有 源層。這些第二晶體管設(shè)置于基板的控制電路。第二晶體管各具有第二有源
層。第 一有源層及第二有源層的至少 一者的材料包括氧化鋅(ZnO)。
根據(jù)本發(fā)明，再提出一種面板結(jié)構(gòu)的制造方法。此制造方法的步驟包括 首先，提供一基板。最后，形成多個第一晶體管于基板，以構(gòu)成顯示電路， 及形成多個第二晶體管于基板，以構(gòu)成控制電路。第一晶體管各具有第一有 源層。第二晶體管各具有第二有源層。第一有源層及第二有源層的至少一者 的材料包括氧化鋅。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所 附圖示，作詳細(xì)i兌明如下。


圖1繪示依照本發(fā)明第一實施例的面板結(jié)構(gòu)的示意圖。 圖2A繪示圖1中的面板結(jié)構(gòu)的剖視圖。 圖2B繪示第 一實施例的另 一種面板結(jié)構(gòu)的剖視圖。 圖3繪示根據(jù)本發(fā)明的面板結(jié)構(gòu)的制造方法的流程圖。 圖4繪示第一實施例的形成第一晶體管及第二晶體管的步驟的流程圖。 圖5A 圖5I繪示根據(jù)圖4中形成第一晶體管及第二晶體管的步驟的流 程示意圖。
圖6繪示第 一實施例的形成第 一晶體管及第二晶體管的步驟的另 一種流程圖。
圖7A繪示依照本發(fā)明第二實施例的面板結(jié)構(gòu)的剖視圖。
圖7B繪示第二實施例的另一種面板結(jié)構(gòu)的剖視圖。
圖8繪示第二實施例的形成第一晶體管及第二晶體管的步驟的流程圖。
圖9繪示第二實施例的形成第 一 晶體管及第二晶體管的步驟的另 一種流程圖。
圖10A繪示依照本發(fā)明第三實施例的面板結(jié)構(gòu)的剖視圖。
圖10B繪示第三實施例的另 一種面板結(jié)構(gòu)的剖視圖。
圖ll繪示第三實施例的形成第一晶體管及第二晶體管的步驟的流程圖。圖l2繪示第三實施例的形成第一晶體管及第二晶體管的步驟的另一種 流程圖
圖13A繪示依照本發(fā)明第四實施例的面板結(jié)構(gòu)的剖視圖。 圖13B繪示第四實施例的另 一種面板結(jié)構(gòu)的剖視圖。
圖14繪示第四實施例的形成第一晶體管及第二晶體管的步驟的流程圖。 圖15繪示第四實施例的形成第一晶體管及第二晶體管的步驟的另一種
流程圖。
附圖標(biāo)記說明
100、100，、 200、 200，、 300、 300，、400、曹:面板結(jié)構(gòu)
101、301、歡基板
102:顯示電3各
104:信號控制電路
106:掃描控制電路
108:控制電路
110、210、 210，、 310、 310，、 410、410，第一晶體管
111、311、 411:第一柵極
120:第一島狀結(jié)構(gòu)
122、222、 322:第一電極層
124、224、 324:第一開口
126、226、 326:第一歐姆接觸層
126a:第 一歐姆接觸層的材料層
128、228、 328、 428:第一有源層
150、150，、 250、 250，、 350、 350，、450、450，:第二晶體管
151、351:第二柵極
156，、256，、 356，、 456，第二歐姆接觸層
160、160，、 260、 260，、 360、 360'、460、460，:第二島狀結(jié)構(gòu)
162、262、 362、 462、第二電極層
164、164，、 264、 264，、 364、 364，、464、464，:第二開口
168、268、 368、 468:第二有源層
190、290、 390:絕緣層192、 292、 392:保護(hù)層
193、 293、 393:第三開口
194、 194，、 294、 294，、 394:像素電極 370，、 470，金屬氧化層
具體實施例
本發(fā)明提出了一種面板結(jié)構(gòu)及其制造方法，其利用氧化鋅(ZnO)作為控 制電路及顯示電路的至少一者的晶體管的材料，以使晶體管具有高電子遷移 率(mobility)，且此晶體管的工藝與非晶硅材料的晶體管的工藝相容。下文將 以不同的實施例說明本發(fā)明的可能的實施例。然這些實施例并非用以限制本 發(fā)明。
第一實施例
請同時參照圖1及圖2A，圖1繪示依照本發(fā)明第一實施例的面板結(jié)構(gòu) 的示意圖，圖2A繪示圖1中的面板結(jié)構(gòu)的剖視圖。面板結(jié)構(gòu)100包括基板 101、多個第一晶體管110及多個第二晶體管150。為簡化圖示，在圖2A中 僅繪示出一個第一晶體管110及一個第二晶體管150。
基板101具有顯示電路102及控制電路108,其中控制電路108驅(qū)動顯 示電路102顯示畫面。第一晶體管IIO設(shè)置于基板101的顯示電路102,且 第一晶體管IIO具有第一有源層128。第二晶體管150設(shè)置于基板101的控 制電路108，且第二晶體管150具有第二有源層168。其中，第一有源層128 及第二有源層168的至少一者的材料為氧化鋅(ZnO)。因此，面板結(jié)構(gòu)100 的第一晶體管IIO及第二晶體管150的至少一者具有高電子遷移率，且該至 少 一者的工藝與非晶硅材料的晶體管的工藝相容。
現(xiàn)將就上述的面板結(jié)構(gòu)IOO作詳細(xì)說明。面板結(jié)構(gòu)IOO還包括多個第三 晶體管(未繪示)。這些第三晶體管設(shè)置于基板101的控制電路108，且第三 晶體管各具有第三有源層。在本實施例中，第三晶體管與第二晶體管150的 結(jié)構(gòu)相同，因此本實施例僅繪示第二晶體管150，并以第二晶體管150為例 說明。
如圖1所示，控制電路108包括信號控制電路104及掃描控制電路106。 在本實施例中，第二晶體管150及第三晶體管皆設(shè)置于控制電路108。第二晶體管150及第三晶體管的其中一者設(shè)置于信號控制電路104,第二晶體管 150及第三晶體管的另一者設(shè)置于掃描控制電路106。當(dāng)?shù)谝痪w管110的 第一有源層128的材料包括氧化鋅時，第二晶體管150的第二有源層168及 第三晶體管的第三有源層的材料可同為氧化鋅或非晶硅。當(dāng)?shù)诙性磳?68 的材料包括氧化鋅時，第 一有源層128及第三有源層的材料可同為氧化鋅或 非晶硅。端視工藝的需求。只要第一有源層128及第二有源層168的至少一 者的材料為氧化鋅，以使其所屬的晶體管具有高電子遷移率。
如圖2A所示，面板結(jié)構(gòu)100包括基板101、絕緣層190、第一晶體管 110、第二晶體管150、保護(hù)層192及像素電極194。絕緣層190設(shè)置于基板 101之上。第一晶體管IIO具有第一柵極111及第一島狀結(jié)構(gòu)120。第一柵 極111設(shè)置于基板101及絕緣層190之間。第一柵極111對應(yīng)于第一島狀結(jié) 構(gòu)120。第一島狀結(jié)構(gòu)120設(shè)置于絕緣層190上。在本實施例中，第一柵極 111的材料例如是鉻(Cr),絕緣層190的材料例如是氮化硅(G-SiN)。
第一島狀結(jié)構(gòu)120具有第一電極層122、第一開口 124、第一歐姆"t妻觸 層126及第一有源層128。第一有源層128及第一歐姆接觸層126依序設(shè)置 于絕緣層190上。部分的第一電極層122設(shè)置于第一歐姆接觸層126上，且 部分的第一電極層122設(shè)置于絕緣層190上。第一開口 124穿透第一電極層 122及第一歐姆接觸層126,并暴露出第一有源層128。在本實施例中，第一 有源層128的材料例如是氧化鋅或非晶硅，第一歐姆接觸層126的材料例如 是n型非晶硅(amorphous silicon, a-Si)，第一電極層的材料例如是鉻或 鋁(A1)。
第二晶體管150具有第二柵極151及第二島狀結(jié)構(gòu)160。第二柵極151 設(shè)置于基板101及絕緣層190之間。第二島狀結(jié)構(gòu)160對應(yīng)于第二柵極151。 第二島狀結(jié)構(gòu)160設(shè)置于絕緣層190上。第二島狀結(jié)構(gòu)160具有第二電極層 162、第二開口 164及第二有源層168。第二開口 164穿透第二電極層162。 第二有源層168對應(yīng)第二電極層162設(shè)置。在本實施例中，第二有源層168 的材料例如是氧化鋅或非晶硅。第二柵極151的材料例如是鉻，第二電極層 162的材料例如是鉻及鋁。在本實施例中，第一柵極111及第二柵極151的 材料為相同的材料。同樣地，第一電極層122及第二電極層162的材料亦為 相同的材料。
雖然本實施例的圖示中并未繪示出第三晶體管，然第三晶體管具有與第二晶體管150相同的結(jié)構(gòu)。在本實施例中，第三晶體管的第三有源層的材料
例如是氧化鋅或非晶硅。再者，雖然前述中提及本實施例的第一有源層128 及第二有源層168的材料可為非晶硅或氧化鋅，然第一有源層128及第二有 源層16S的至少一者的材料需為氧化鋅，以使其所屬的晶體管具有高電子遷 移率。
在本實施例中，第二電極層162設(shè)置于絕緣層190上。第二開口 164穿 透第二電極層162，并暴露出絕緣層190。第二有源層168覆蓋第二開口 164。 保護(hù)層192覆蓋第一晶體管110及第二晶體管150。保護(hù)層192具有第三開 口 193，像素電極194經(jīng)由第三開口 193以與第一晶體管110電性連接。在 本實施例中，像素電極194的材料例如是氧化銦錫(indium tin oxide ， ITO)。
請同時參照圖2A及圖2B,圖2B繪示第一實施例的另一種面板結(jié)構(gòu)的 剖視圖。圖2B的面板結(jié)構(gòu)100，具有第一晶體管110及第二晶體管150，。其 中，第二晶體管150，的第二島狀結(jié)構(gòu)160，及像素電極194，分別與圖2A的第 二島狀結(jié)構(gòu)160及像素電極194相異。
如圖2B所示，第二晶體管150，的第二島狀結(jié)構(gòu)160，除了具有第二電極 層162、第二開口 164，及第二有源層168之外，還具有第二歐姆接觸層156，。 第二歐姆接觸層156，設(shè)置于第二電極層162上，且第二開口 164，除了穿透第 二電極層162之外，亦穿透第二歐姆接觸層156，。
第二歐姆接觸層156，用以降低第二電極層162與第二有源層168的歐姆 接觸(Ohmic contact)阻抗。在本實施例中，第二歐姆接觸層156，的材料例如 是氧化銦錫。另外，面板結(jié)構(gòu)IOO，的像素電極194，覆蓋部分的第一晶體管 110及部分的絕緣層190。
同樣地，雖然在圖2B中未繪示出面板結(jié)構(gòu)IOO，的第三晶體管，然面板 結(jié)構(gòu)IOO，的第三晶體管與第二晶體管150，亦為相同的結(jié)構(gòu)。
請同時參照圖1、圖2A及圖3,圖3繪示根據(jù)本發(fā)明的面板結(jié)構(gòu)的制造 方法的流程圖。面板結(jié)構(gòu)100的制造方法的步驟如下在步驟1000中，提 供基板101。在步驟1100中，形成多個如圖2A所示的第一晶體管IIO于基 板IOI,以構(gòu)成顯示電路102，及形成多個第二晶體管150于基板101，以構(gòu) 成控制電路108(圖2A中僅繪示一個第一晶體管110及一個第二晶體管150)。
步驟1100還包括形成多個第三晶體管(未繪示)。這些第三晶體管設(shè)置于 基板101的控制電路108。這些第三晶體管各具有第三有源層。由于第三晶體管與第二晶體管150為相同的結(jié)構(gòu)，因此面板結(jié)構(gòu)IOO的制造方法僅以制
造第一晶體管IIO及第二晶體管150為例說明。
請同時參照圖4及圖5A圖 51,圖4繪示第一實施例的形成第一晶體管 及第二晶體管的步驟的流程圖，圖5A 圖5I繪示根據(jù)圖4中形成第一晶體 管及第二晶體管的步驟的流程示意圖。首先，如圖4及圖5A所示，在步驟 1101中，形成第一晶體管IIO(如圖2A所示)的第一柵極111于基板101上， 且形成第二晶體管150(如圖2A所示)的第二柵極151于基板101上。在本實 施例中，第一柵極111及第二柵極151實質(zhì)上同時形成。其中，步驟1101 利用光掩模定義第一柵極111及第二柵極151的位置，并經(jīng)由沉積、曝光、 顯影與蝕刻等步驟形成第一柵極111及第二柵極151。
接著，如圖4及圖5B所示，在步驟1103中，形成絕緣層190于第一棚-極111、第二柵極151及基板101上。然后，如圖4及圖5C所示，在步驟 1105中，依序形成第一有源層128及第一歐姆接觸層的材料層126a于絕緣 層190上。其中，步驟1105利用一光掩模定義第一有源層128及第一歐姆 接觸層的材料層126a的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成 第一有源層128及第一歐姆接觸層的材料層126a。
接著，如圖4及圖5D,在步驟1107中，形成第一電極層122于第一歐 姆接觸層的材料層126a及絕緣層190上，且形成第二電極層162于絕緣層 190上。其中，步驟1107利用一光掩模定義第一電極層122及第二電極層 162的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第一電極層122及 第二電極層162。第一電極層122具有第一開口 124,第二電極層162具有 第二開口 164。
然后，如圖4及圖5E，在步驟1109中，在第一開口 124的位置蝕刻第 一歐姆接觸層的材料層126a，以形成第一歐姆接觸層126。其中，步驟1109 利用沉積、曝光、顯影與蝕刻等步驟以形成第一歐姆接觸層126。
接著，如圖4及圖5F,在步驟llll中，形成第二有源層168,以覆蓋 第二開口 164。其中，步驟1111利用一光掩模定義第二有源層168的位置， 并經(jīng)由沉積、曝光、顯影^蝕刻等步驟形成第二有源層168。
接著，如圖4及圖5G,在步驟1113中，形成保護(hù)層192，以覆蓋第一 晶體管110及第二晶體管150。然后，如圖4及圖5H,在步驟1115中，形 成第三開口 193于保護(hù)層192。其中，步驟1115利用一光掩模定義第三開口193的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第三開口 193。
最后，如圖4及圖51，在步驟1117中，形成像素電極194,以電性連接 第一晶體管110。像素電極194經(jīng)由第三開口 193與第一晶體管110電性連 接。其中，步驟1117利用一光掩^f莫定義像素電極194的位置，并經(jīng)由沉積、 曝光、顯影與蝕刻等步驟形成像素電極194。上述為本實施例的面板結(jié)構(gòu)100 的制造方法。
請同時參照圖2B及圖6，圖6繪示第一實施例的形成第一晶體管及第 二晶體管的步驟的另一種流程圖。圖6的步驟2101至步驟2107與圖4的步 驟1101至步驟1107相同，在此不重復(fù)說明。如圖6所示，步驟2107之后 為步驟2108。步驟2108形成第二歐姆接觸層156，于第二電極層162上，且 形成像素電極194，于部分的第一晶體管110及部分的絕緣層190上。其中， 步驟2108利用一光掩模定義第二歐姆接觸層156，及像素電極194'的位置， 并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第二歐姆接觸層156，及像素電極 194，。第二歐姆接觸層156，可降低第二電極層162及第二有源層168的歐姆 4妄觸阻抗。
如圖6所示，步驟2108后則接著執(zhí)行步驟2109至步驟2113,以形成面 板結(jié)構(gòu)100，。步驟2109至步驟2113如同圖4所述的步驟1109至步驟1113。 此外，由于像素電極194，已于步驟2108中形成，且圖2B的面板結(jié)構(gòu)100， 并不具有如圖2A所示的第三開口 193，因此，完成步驟2113后即可得到面 板結(jié)構(gòu)100，。上述即為面板結(jié)構(gòu)100'的制造方法。
在本實施例中，面板結(jié)構(gòu)IOO，的第一有源層128及第二有源層168的至 少一者的材料為氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包括氧化鋅時，第二有源 層168及第三有源層的材料可同為非晶硅或氧化鋅；當(dāng)?shù)诙性磳?68的材 料包括氧化鋅時，第一有源層128及第三有源層的材料可同為氧化鋅或非晶 硅。只要面板結(jié)構(gòu)IOO，的第一有源層128及第二有源層168的至少一者的材 料為氧化鋅，以使其所屬的晶體管具有高電子遷移率。當(dāng)然，實際上面板結(jié) 構(gòu)100及IOO，也可以同時采用氧化鋅作為第一有源層128、第二有源層168 與第三有源層的材料，以提升整個面板結(jié)構(gòu)IOO及IOO，的電子遷移率。
在本實施例中，面板結(jié)構(gòu)的第 一有源層及第二有源層的至少一者的材料 為氧化鋅，以使其所屬的晶體管具有高電子遷移率。由于電子遷移率越高， 晶體管的尺寸越小。因此，本實施例的實施例可使具有氧化鋅的晶體管的尺板結(jié)構(gòu)的尺寸即對應(yīng)減小，以符合電子裝置輕薄短小 的需求。此外，本實施例的面板結(jié)構(gòu)100及100，提供不同的實施例，以配合 不同的工藝需求。
第二實施例
請參照圖7A,其繪示依照本發(fā)明第二實施例的面板結(jié)構(gòu)的剖視圖。圖 7A的面板結(jié)構(gòu)200的第二島狀結(jié)構(gòu)260與圖2A的面板結(jié)構(gòu)100的第二島狀 結(jié)構(gòu)160相異。面板結(jié)構(gòu)200的第二島狀結(jié)構(gòu)260雖然同樣具有第二電極層 262、第二開口 264及第二有源層268,然而第二有源層268設(shè)置于絕緣層 290上。第二電極層262設(shè)置于第二有源層268的上方，第二開口 264穿透 第二電極層262,以暴露出第二有源層268。
為簡化圖示，在圖7A中僅繪示一個第一晶體管210及一個第二晶體管 250。然而如同上述，面板結(jié)構(gòu)200僅第二島狀結(jié)構(gòu)260與面板結(jié)構(gòu)IOO(如 圖2A所示)相異。因此，面板結(jié)構(gòu)200亦包括多個第一晶體管210、多個第 二晶體管250及多個第三晶體管(未繪示)。在本實施例中，第一有源層228 及第二有源層268的至少一者的材料為氧化鋅。當(dāng)?shù)谝挥性磳?28的材料為 氧化鋅時，第二有源層268及第三晶體管的第三有源層的材料可同為非晶硅 或氧化鋅；當(dāng)?shù)诙性磳?68的材料包括氧化鋅時，第一有源層228及第三 有源層的材料可同為氧化鋅或非晶硅。
請同時參照圖7A及圖7B,圖7B繪示第二實施例的另一種面板結(jié)構(gòu)的 剖視圖。圖7B的面板結(jié)構(gòu)200'的第二晶體管250'及像素電極294，與圖7A 的面板結(jié)構(gòu)200相異。如圖7B所示，第二晶體管250，的第二島狀結(jié)構(gòu)260， 除了具有第二電極層262、第二開口 264，及第二有源層268之外，還具有第 二歐姆接觸層256，。第二歐姆接觸層256，設(shè)置于第二有源層268及第二電極 層262之間。第二開口 264，穿透第二歐姆接觸層256，及第二電極層262。
在本實施例中，第二歐姆接觸層256'的材料例如是氧化銦錫。第二歐姆 接觸層256，用以降低第二電極層262與第二有源層268的歐姆接觸阻抗。另 外，面板結(jié)構(gòu)200，的像素電極294，設(shè)置于部分的絕緣層290上，且第一晶體 管210，覆蓋部分的像素電極294'。同樣地，圖7B未繪示出面板結(jié)構(gòu)200，的 第三晶體管，然而面板結(jié)構(gòu)200'的第三晶體管與第二晶體管250，為相同的結(jié) 構(gòu)。因此，此部分僅以第二晶體管250，舉例說明。如圖7A所示的面板結(jié)構(gòu)200利用圖3的制造方法形成。本實施例的面 板結(jié)構(gòu)200的制造方法僅以制造第一晶體管210及第二晶體管250為例說明。 面板結(jié)構(gòu)200在圖3的步驟IIOO如圖8所示。請同時參照圖7A及圖8，圖 8繪示第二實施例的形成第一晶體管及第二晶體管的步驟的流程圖。如圖8 所示，圖8的步驟3101至步驟3105分別與圖4的步驟1101至步驟1105相 同，在此并不重復(fù)說明。如圖8所示，步驟3105之后為步驟3106。步驟3106 形成第二有源層268于絕緣層290上。其中，步驟3106利用一光掩模定義 第二有源層268的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第二有 源層268。
接著，在步驟3108中，形成第一電極層222于第一歐姆接觸層226的 材料層及絕緣層290上，且形成第二電極層262于第二有源層268的上方及 絕緣層290上。其中，步驟3108利用一光掩模定義第一電極層222及第二 電極層262的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第一電極層 222及第二電極層262。第一電極層222具有第一開口 224,第二電極層262 具有第二開口 264。
然后，在步驟3110中，在第一開口 224的位置，蝕刻第一歐姆接觸層 226的材料層，以完成第一歐姆接觸層226的制作。其中，步驟3110利用沉 積、曝光、顯影與蝕刻等步驟以形成第一歐姆接觸層226。
如圖8所示，步驟3110后則接著執(zhí)行步驟3113、步驟3115及步驟3U7， 以分別形成保護(hù)層292、第三開口 293及像素電極294。由于圖8的步驟3113 、 步驟3115及步驟3117分別與圖4的步驟1113、步驟1115及步驟1117相同， 在此不重復(fù)說明。上述即為本實施例的面板結(jié)構(gòu)200的制造方法。
至于面板結(jié)構(gòu)200，的制造方法如圖3所示。面板結(jié)構(gòu)200，的圖3中的步 驟1100如圖9所示。請同時參照圖7B及圖9，圖9繪示第二實施例的形成 第一晶體管及第二晶體管的步驟的另一種流程圖。圖9的步驟4101至步驟 4106分別與圖8的步驟3101至步驟3106相同，在此并不重復(fù)說明。如圖9 所示，步驟4106后為步驟4107。步驟4107形成第二歐姆接觸層256，于第 二有源層268上，且形成像素電極294，于部分的絕緣層290上。其中，步驟 4107利用一光掩模定義第二歐姆接觸層256，及像素電極294，的位置，并經(jīng) 由沉積、曝光、顯影與蝕刻等步驟形成第二歐姆接觸層256，及像素電極294，。 第二歐姆接觸層256，可降低第二電極層262及第二有源層268的歐姆接觸阻抗。
如圖9所示，步驟4107之后接著執(zhí)行步驟4108、步驟4110及步驟4113。 步驟4108、步驟4110及步驟4113分別與圖8的3108、步驟3110及步驟3113 相同，在此不重復(fù)說明。此外，由于像素電極294，以已于步驟4107中形成， 且圖7B的面板結(jié)構(gòu)200，并不具有如圖7A所示的第三開口 293，因此，完成 步驟4113之后即可得到面板結(jié)構(gòu)200，。上述即為面板結(jié)構(gòu)200，的制造方法。
雖然為簡化圖示，在圖7B中僅繪示出一個第一晶體管210'及一個第二 晶體管250'。然而面板結(jié)構(gòu)200，包括多個第一晶體管210，、多個第二晶體管 250，及多個第三晶體管。由于第三晶體管與第二晶體管250，為相同的結(jié)構(gòu)。 因此，此處僅以第二晶體管250，為例說明。面板結(jié)構(gòu)200，的第一有源層228 及第二有源層268的至少一者的材料為氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包 括氧化鋅時，第二有源層268及第三有源層的材料可同為非晶硅及氧化鋅； 當(dāng)?shù)诙性磳?68的材料包括氧化鋅時，第 一有源層228及第三有源層的材 料可同為氧化鋅或非晶硅。只要第一有源層228及第二有源層268的至少一 者的材料為氧化鋅，以使其所屬的晶體管具有高電子遷移率。當(dāng)然，實際上 面板結(jié)構(gòu)200及200，也可以同時采用氧化鋅作為第一有源層228、第二有源 層268與第三有源層的材料，以提升整個面板結(jié)構(gòu)200及200，的電子遷移率。
在本實施例中，面板結(jié)構(gòu)的第 一有源層及第二有源層的至少 一者的材料 為氧化鋅，以使其所屬的晶體管具有高電子遷移率。由于電子遷移率越高， 晶體管的尺寸越小。因此，本實施例的實施例可使具有氧化鋅的晶體管的尺 寸較小。如此一來，面板結(jié)構(gòu)的尺寸即對應(yīng)減小，以符合電子裝置輕薄短小
不同的工藝需求。
第三實施例
請參照圖10A,其繪示依照本發(fā)明第三實施例的面板結(jié)構(gòu)的剖視圖。圖 10A的面板結(jié)構(gòu)300的第二晶體管350與圖2A的面板結(jié)構(gòu)100的第二晶體 管150相異。第二晶體管350雖然同樣具有第二柵極351及第二島狀結(jié)構(gòu) 360,然而第二柵極351設(shè)置于絕緣層390上，第二島狀結(jié)構(gòu)360設(shè)置于絕 緣層390及基板301之間。
至于第二島狀結(jié)構(gòu)360同樣具有第二電極層362、第二開口 364及第二有源層368。第二電極層362設(shè)置于基板301上。第二開口 364穿透第二電 極層362，以暴露出基板301。第二有源層368覆蓋第二開口 364。
在本實施例中，面板結(jié)構(gòu)300包括多個第一晶體管310、多個第二晶體 管350及多個第三晶體管(未繪示)。然而為簡化圖示，在圖10A中僅繪示一 個第一晶體管310及一個第二晶體管350。由于第二晶體管350與第三晶體 管為相同的結(jié)構(gòu)，因此此處僅以第二晶體管350舉例說明。第一晶體管310 的第一有源層328及第二晶體管350的第二有源層368的其中一者的材料為 氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包括氧化鋅，第二有源層368及第三有源 層的材料可同為非晶硅或氧化鋅；當(dāng)?shù)诙性磳?68的材料包括氧化鋅時， 第一有源層328及第三有源層的材料可同為氧化鋅或非晶硅。只要第一有源 層328及第二有源層368的至少一者的材料為氧化鋅,以使其所屬的晶體管 具有高電子遷移率。
請同時參照圖IOA及圖IOB，圖10B繪示第三實施例的另一種面板結(jié) 構(gòu)的剖視圖。第二晶體管350，的第二島狀結(jié)構(gòu)360，除了具有第二電極層362、 第二開口 364，及第二有源層368之外，還具有第二歐姆接觸層356'。第二歐 姆接觸層356，設(shè)置于第二電極層362上。第二開口 364，穿透第二歐姆接觸層 356，及第二電極層362。在本實施例中，第二歐姆接觸層356，的材料例如是 氧化銦錫。第二歐姆接觸層356，用以降低第二電極層362與第二有源層368 的歐姆接觸阻抗。
另外，金屬氧化層370，設(shè)置于第一晶體管310，的第一柵極311上。金屬 氧化層370，的材料與第二歐姆接觸層356，相同，也就是氧化銦錫。在本實施 例中，金屬氧化層370，與第二歐姆接觸層356，實質(zhì)上同時形成。同樣地，雖 然圖10B未繪示出面板結(jié)構(gòu)300，的第三晶體管，然面板結(jié)構(gòu)300，的第三晶 體管及第二晶體管350，為相同的結(jié)構(gòu)。
如圖IOA所示的面板結(jié)構(gòu)300利用圖3的制造方法形成。面板結(jié)構(gòu)300 于圖3的步驟IIOO如圖11所示。請同時參照圖IOA及圖11，圖ll繪示第 三實施例的形成第一晶體管及第二晶體管的步驟的流程圖。首先，在步驟 5101中，形成第一晶體管310的第一柵極311于基板301上，且形成第二晶 體管350的第二電極層362于基板301上。其中，步驟5101利用一光掩模 定義第一柵極311及第二電極層362的位置，并經(jīng)由沉積、曝光、顯影與蝕 刻等步驟形成第一柵極311及第二電極層362。第二電極層362具有第二開口 364。
接著，在步驟5103中，形成第二有源層368,以覆蓋第二開口 364。其 中，步驟5103利用一光掩模定義第二有源層368的位置，并經(jīng)由沉積、曝 光、顯影與蝕刻等步驟形成第二有源層368。
然后，在步驟5105中，形成絕緣層390于第一柵極311、第二電極層 362、第二有源層368及基板301的上方。接著，在步驟5107中，依序形成 第一有源層328及第一歐姆接觸層326的材料層于有源層390上。其中，步 驟5107利用一光掩模定義第一有源層328及第一歐姆接觸層326的材料層 的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第一有源層328及第一 歐姆接觸層326的材料層。
接著，在步驟5109中，形成第一電極層322于第一歐姆接觸層326的 材料層及絕緣層390上，且形成第二柵極351于絕緣層390上。其中，步驟 5109利用 一光掩模定義第 一電極層322及第二柵極351的位置，并經(jīng)由沉積、 曝光、顯影與蝕刻等步驟形成第一電極層322及第二柵極351。第一電極層 322具有第一開口 324。
然后，在步驟5111中，在第一開口 324的位置，蝕刻第一歐姆接觸層 326的材料層，以完成第一歐姆接觸層326的制作。其中，步驟5111利用沉 積、曝光、顯影與蝕刻等步驟以形成第一歐姆^^觸層326。
接著，在步驟5113中，形成保護(hù)層392,以覆蓋第一晶體管310及第二 晶體管350。然后，在步驟5115中，形成第三開口 393于保護(hù)層392。其中， 步驟5115利用一光掩模定義第三開口 393的位置，并經(jīng)由沉積、曝光、顯 影與蝕刻等步驟形成第三開口 393。
最后，在步驟5117中，形成像素電極394，以電性連接第一晶體管310。 像素電極394經(jīng)由第三開口 393與第一晶體管310電性連接。其中，步驟5117 利用一光掩模定義像素電極394的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等 步驟形成像素電極394。上述為本實施例的面板結(jié)構(gòu)300的制造方法。
請同時參照圖IOB及圖12，圖12繪示第三實施例的形成第一晶體管及 第二晶體管的步驟的另一種流程圖。如圖12所示，步驟6101形成第一晶體 管310，的第一柵極311于基板301上，并形成金屬氧化層370，于第一柵極 311上。步驟6101中亦形成第二晶體管350，的第二電極層362于基板301 上，并形成第二歐姆接觸層356，于第二電極層362上。其中，步驟6101利用一光掩模定義第一柵極311、金屬氧化層370'、第二電極層362及第二歐 姆接觸層356，的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第一柵極 311、金屬氧化層370，、第二電極層362及第二歐姆接觸層356'。
如圖12所示，步驟6101之后為步驟6103至步驟6117,以形成面板結(jié) 構(gòu)300，。由于圖12中的步驟6103至步驟6117與圖11中的步驟5103至步 驟5117相同，在此不重復(fù)說明。上述即為面板結(jié)構(gòu)300，的制造方法。雖然 為筒化圖示，在圖10B中僅繪示出一個第一晶體管310，及一個第二晶體管 350，。然而面板結(jié)構(gòu)300，包括多個第一晶體管310，、及多個第二晶體管350' 及多個第三晶體管(未繪示)。由于第三晶體管與第二晶體管350，為相同的結(jié) 構(gòu)。因此，此處僅以第二晶體管350，為例說明。
面板結(jié)構(gòu)300，的第一有源層328及第二有源層368的至少一者的材料為 氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包括氧化鋅時，第二有源層368及第三晶 體管的第三有源層的材料可同為氧化鋅或非晶硅；當(dāng)?shù)诙性磳?68的材料 包括氧化鋅時，第 一有源層328及第三有源層的材料可同為氧化鋅或非晶硅。 只要面板結(jié)構(gòu)300，的第一有源層328及第二有源層368的至少一者的材料為 氧化鋅，以使其所屬的晶體管具有高電子遷移率。當(dāng)然，實際上也可以同時 采用氧化鋅作為第一有源層328、第二有源層368與第三有源層的材料，以 提升整個面板結(jié)構(gòu)300及300，的電子遷移率。
在本實施例中，面板結(jié)構(gòu)的第一有源層及第二有源層的至少一者的材料 為氧化鋅，以使其所屬的晶體管具有高電子遷移率。由于電子遷移率越高， 晶體管的尺寸越小。因此本實施例的實施例可使具有氧化鋅的晶體管的尺寸 較小。如此一來，面板結(jié)構(gòu)的尺寸及對應(yīng)減小，以符合電子裝置輕薄短小的 需求。本實施例的面板結(jié)構(gòu)300及300，提供不同的實施例，以配合不同的工
乙需求o
第四實施例
請參照圖13A,其繪示依照本發(fā)明第四實施例的面板結(jié)構(gòu)的剖視圖。圖 13A的面板結(jié)構(gòu)400的第二島狀結(jié)構(gòu)460與圖10A的面板結(jié)構(gòu)300的第二島 狀結(jié)構(gòu)360相異。面板結(jié)構(gòu)400的第二島狀結(jié)構(gòu)460雖然同樣具有第二電極 層462、第二開口 464及第二有源層468，然而第二有源層468設(shè)置于基板 401上。第二電極層462設(shè)置于部分的第二有源層468及部分的基板401的上方。第二開口 464穿透第二電極層462,以暴露出第二有源層468。
在本實施例中，面板結(jié)構(gòu)400包括多個第一晶體管410、多個第二晶體 管450及多個第三晶體管(未繪示)。雖然為簡化圖示，在圖13A中僅繪示一 個第一晶體管410及一個第二晶體管450。然而，由于第二晶體管450與第 三晶體管為相同的結(jié)構(gòu)，因此此處僅以第二晶體管450舉例說明。第一晶體 管410的第一有源層428及第二晶體管450的第二有源層468的其中一者的 材料為氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包括氧化鋅時，第二有源層468及 第三晶體管的第三有源層的材料可同為氧化鋅或非晶硅；當(dāng)?shù)诙性磳?68 的材料包括氧化鋅時，第 一有源層428及第三有源層的材料可同為氧化鋅或 分晶硅。只要第 一有源層428及第二有源層468的至少 一者的材料為氧化鋅， 以使其所屬的晶體管具有高電子遷移率。
請同時參照圖13A及圖13B,圖13B繪示第四實施例的另一種面板結(jié) 構(gòu)的剖視圖。第二晶體管450，的第二島狀結(jié)構(gòu)460，除了具有第二電極層462、 第二開口 464，及第二有源層468之外，還具有第二歐姆接觸層456，。第二歐 姆接觸層456，設(shè)置于第二有源層468及第二電極層462之間。第二開口 464， 穿透第二歐姆接觸層456，及第二電極層462。在本實施例中，第二歐姆接觸 層456，的材料例如是氧化銦錫。第二歐姆接觸層456，用以降低第二電極層 462與第二有源層468的歐姆接觸阻抗。
另外，金屬氧化層470，設(shè)置于第一柵極411與基板401之間。金屬氧化 層470，的材:枓與第二歐姆接觸層456，相同，也就是氧化銦錫。在本實施例中， 金屬氧化層470，與第二歐姆接觸層456，實質(zhì)上同時形成。同樣地，雖然圖 13B未繪示出面板結(jié)構(gòu)400，的第三晶體管，然面板結(jié)構(gòu)400，的第三晶體管及 第二晶體管450，相同的結(jié)構(gòu)。
如圖13A所示的面板結(jié)構(gòu)400利用圖3的制造方法形成。面板結(jié)構(gòu)400 于圖3的步驟1100如圖14所示。請同時參照圖13A及圖14，圖14繪示第 四實施例的形成第一晶體管及第二晶體管的步驟的流程圖。首先，在步驟 7101中，形成第二有源層468于基板401上。其中，步驟7101利用一光掩 模定義第二有源層468的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成 第二有源層468。
接著，在步驟7103中，形成第一晶體管410的第一柵極411于基板401 的上方，且形成第二電極層462于部分的第二有源層468及部分的基板401的上方。其中，步驟7103利用一光掩模定義第一柵極411及第二電極層462 的位置，并經(jīng)由沉積、曝光、顯影與蝕刻等步驟形成第一柵極411及第二電 極層462。第二電極層462具有第二開口 464。
如圖14所示，步驟7103之后為步驟7105至步驟7117。由于圖14的步 驟7105至步驟7117與圖11的步驟5105至步驟5117相同，在此不重復(fù)說 明。上述為本實施例的面板結(jié)構(gòu)400的制造方法。
請同時參照圖13B及圖15,圖15繪示第四實施例的形成第一晶體管及 第二晶體管的步驟的另一種流程圖。圖15的步驟8101與圖14的步驟7101 相同，在此不重復(fù)說明。如圖15所示，步驟8101之后為步驟8103。步驟 8103形成金屬氧化層470，于基板401上，并形成第一晶體管410，的第一柵 極411于金屬氧化層470，上，且形成第二歐姆接觸層456，于部分的第二有源 層468及部分的基板401上，并形成第二電極層462于第二歐姆接觸層456， 上。其中，步驟8103利用一光^^漠定義第一柵極411、金屬氧化層470'、第 二電極層462及第二歐姆接觸層456，的位置，并經(jīng)由沉積、曝光、顯影與蝕 刻等步驟形成第一柵極411、金屬氧化層470，、第二電極層462及第二歐姆 接觸層456'。
如圖15所示，步驟8103之后為步驟8105至步驟8117。由于圖15的步 驟8105至步驟8117與圖14的步驟7105至步驟7117相同，在此不重復(fù)說 明。上述即為面板結(jié)構(gòu)400，的制造方法。雖然為簡化圖示，圖13B中僅繪示 出一個第一晶體管410，及一個第二晶體管450，，然而面板結(jié)構(gòu)400，包括多個 第一晶體管410，、多個第二晶體管450，及多個第三晶體管(未繪示)。由于第 三晶體管與第二晶體管450，為相同的結(jié)構(gòu)。因此，此處僅以第二晶體管450， 為例i兌明。
面板結(jié)構(gòu)400，的第 一有源層428及第二有源層468的至少 一者的材料為 氧化鋅。當(dāng)?shù)谝挥性磳?28的材料包括氧化鋅時，第二有源層468及第三晶 體管的第三有源層的材料可同為氧化鋅或非晶硅；當(dāng)?shù)诙性磳?68的材料 包括氧化鋅，第 一有源層428及第三有源層的材料可同為氧化鋅或非晶硅。 只要面板結(jié)構(gòu)400，的第 一有源層428及第二有源層468的至少 一者的材料為 氧化鋅，以使其所屬的晶體管具有高電子遷移率。當(dāng)然，實際上也可以同時 采用氧化鋅作為第一有源層328、第二有源層368與第三有源層的材料，以 提升整個面板結(jié)構(gòu)300及300，的電子遷移率。在本實施例中，面板結(jié)構(gòu)的第 一有源層及第二有源層的至少 一者的材料 為氧化鋅，以使其所屬的晶體管具有高電子遷移率。由于電子遷移率越高， 晶體管的尺寸越小。因此本實施例的實施例可使具有氧化鋅的晶體管的尺寸 較小。如此一來，面板結(jié)構(gòu)的尺寸及對應(yīng)減小，以符合電子裝置輕薄短小的
乙需求。
本發(fā)明上述實施例所披露的面板結(jié)構(gòu)及其的制造方法，其利用氧化鋅作 為控制電路及顯示電路至少其中之一者的晶體管的材料，以使晶體管具有高 電子遷移率。如此一來，面板結(jié)構(gòu)的尺寸可對應(yīng)縮減。此外，上述的實施例 分別提出不同的實施例，以配合不同的工藝需求。
綜上所述，雖然本發(fā)明已以優(yōu)選實施例披露如上，然其并非用以限定本 發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍 內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要 求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種面板結(jié)構(gòu)，設(shè)置在一顯示裝置中，該面板結(jié)構(gòu)包括基板，具有顯示電路及控制電路；多個第一晶體管，設(shè)置于該基板的該顯示電路，各這些第一晶體管具有第一有源層；以及多個第二晶體管，設(shè)置于該基板的該控制電路，各這些第二晶體管具有第二有源層，該第一有源層及該第二有源層的至少一者的材料包括氧化鋅。
2. 如權(quán)利要求1所述的面板結(jié)構(gòu)，其中該控制電路包括信號控制電路及 掃描控制電路，該面板結(jié)構(gòu)還包括多個第三晶體管，設(shè)置于該基板的該控制電路，各這些第三晶體管具有 第三有源層；其中，這些第二晶體管及這些第三晶體管的其中一群設(shè)置于該信號控制 電路，這些第二晶體管及這些第三晶體管的另一群設(shè)置于該掃描控制電路。
3. 如權(quán)利要求2所述的面板結(jié)構(gòu)，其中這些第二晶體管及這些第三晶體 管的結(jié)構(gòu)相同。
4. 如權(quán)利要求2所述的面板結(jié)構(gòu)，其中該第一有源層的材料包括氧化 鋅，該第二有源層及該第三有源層的材料同為氧化鋅或 一夂晶硅。
5. 如權(quán)利要求2所述的面板結(jié)構(gòu)，其中該第二有源層的材料包括氧化 鋅，該第 一有源層及該第三有源層的材料同為氧化鋅或非晶硅。
6. 如權(quán)利要求1所述的面板結(jié)構(gòu)，還包括 絕緣層，設(shè)置于該基板之上。
7. 如權(quán)利要求6所述的面板結(jié)構(gòu)，其中各這些第一晶體管具有第一柵極 及第一島狀結(jié)構(gòu)，該第一柵極對應(yīng)于該第一島狀結(jié)構(gòu)，該第一柵極設(shè)置于該 基板及該絕緣層之間，該第一島狀結(jié)構(gòu)設(shè)置于該絕緣層上。
8. 如權(quán)利要求7所述的面板結(jié)構(gòu)，其中該第一島狀結(jié)構(gòu)具有第一電極 層、第一開口、第一歐姆接觸層及該第一有源層，該第一有源層及該第一歐 姆接觸層依序設(shè)置于該絕緣層上，部分的該第 一 電極層設(shè)置于該第 一 歐姆接 觸層上，部分的該第一電極層設(shè)置于該絕緣層上，該第一開口穿透該第一電 極層及該第一歐姆接觸層，并暴露出該第一有源層。
9. 如權(quán)利要求7所述的面板結(jié)構(gòu)，其中各這些第二晶體管具有第二柵極及第二島狀結(jié)構(gòu)，該第二島狀結(jié)構(gòu)對應(yīng)于該第二柵極，該第二島狀結(jié)構(gòu)具有 第二電極層、第二開口及該第二有源層，該第二開口穿透該第二電極層，該 第二有源層對應(yīng)該第二電極層設(shè)置。
10. 如權(quán)利要求9所迷的面板結(jié)構(gòu)，其中該第二柵極設(shè)置于該基板及該 絕緣層之間，該第二島狀結(jié)構(gòu)設(shè)置于該絕緣層上。
11. 如權(quán)利要求IO所述的面板結(jié)構(gòu)，其中該第二電極層設(shè)置于該絕緣層 上，該第二開口穿透該第二電極層，并暴露出該絕緣層，該第二有源層覆蓋 該第二開口。
12. 如權(quán)利要求11所述的面板結(jié)構(gòu)，其中各這些第二晶體管還具有第二歐姆接觸層，該第二歐姆接觸層設(shè)置于該第二電極層上，且該第二開口亦穿 透該第二歐姆接觸層。
13. 如權(quán)利要求IO所述的面板結(jié)構(gòu)，其中該第二有源層設(shè)置于該絕緣層 上，該第二電極層設(shè)置于該第二有源層的上方，該第二開口穿透該第二電極 層，并暴露出該第二有源層。
14. 如權(quán)利要求13所述的面板結(jié)構(gòu)，其中各這些第二晶體管還具有第二 歐姆接觸層，該第二歐姆接觸層設(shè)置于該第二有源層及該第二電極層之間， 該第二開口亦穿透該第二歐姆接觸層。
15. 如權(quán)利要求9所述的面板結(jié)構(gòu)，其中該第二柵極設(shè)置于該絕緣層上， 該第二島狀結(jié)構(gòu)設(shè)置于該絕緣層及該基板之間。
16. 如權(quán)利要求15所述的面板結(jié)構(gòu)，其中該第二電極層設(shè)置于該基板 上，該第二開口穿透該第二電極層，并暴露出該基板，該第二有源層覆蓋該 第二開口。
17. 如權(quán)利要求16所述的面板結(jié)構(gòu)，其中各這些第二晶體管還具有第二 歐姆接觸層，各這些第一晶體管還具有金屬氧化層，該第二歐姆接觸層設(shè)置 于該第二電極層上，該金屬氧化層設(shè)置于該第一柵極上，且該第二開口亦穿 透該第二歐姆接觸層。
18. 如權(quán)利要求15所述的面板結(jié)構(gòu)，其中該第二有源層設(shè)置于該基板 上，部分的該第二電極層設(shè)置于該第二有源層的上方，部分的該第二電極層 設(shè)置于該基板上，該第二開口穿透該第二電極層，以暴露出該第二有源層。
19. 如權(quán)利要求18所述的面板結(jié)構(gòu)，其中各這些第二晶體管還具有第二 歐姆接觸層，各這些第一晶體管還具有金屬氧化層，該第二歐姆接觸層設(shè)置于該第二有源層與該第二電極層及該基板之間，該金屬氧化層設(shè)置于該第一 柵極與該基板之間，該第二開口亦穿透該第二歐姆接觸層。
20. 如權(quán)利要求6所述的面板結(jié)構(gòu)，還包括像素電極，與這些第一晶體管電性連接。
21. 如權(quán)利要求20所述的面板結(jié)構(gòu)，還包括 保護(hù)層，覆蓋這些第一晶體管及這些第二晶體管。
22. —種面板結(jié)構(gòu)的制造方法，包括(a) 提供基板；以及(b) 形成多個第一晶體管于該基板，以構(gòu)成顯示電路，及形成多個第二 晶體管于該基板，以構(gòu)成控制電路，各這些第一晶體管具有第一有源層，各 這些第二晶體管具有第二有源層，該第一有源層及該第二有源層的至少一者的材料包括氧化鋅。
23. 如權(quán)利要求22所述的制造方法，其中該控制電路包括信號控制電路 及掃描控制電路，該步驟(b)還包括形成多個第三晶體管于該基板的該控制電路，各這些第三晶體管具有第 三有源層；其中，這些第二晶體管及這些第三晶體管的其中一群形成于該信號控制 電路，這些第二晶體管及這些第三晶體管的另一群形成于該掃描控制電路。
24. 如權(quán)利要求23所述的制造方法，其中這些第二晶體管及這些第三晶 體管的結(jié)構(gòu)相同。
25. 如權(quán)利要求23所述的制造方法，其中該第一有源層的材料包括氧化 鋅，該第二有源層及該第三有源層的材料同為氧化鋅或非晶硅。
26. 如權(quán)利要求23所述的制造方法，其中該第二有源層的材料包括氧化 鋅，該第 一有源層及該第三有源層的材料同為氧化鋅或非晶硅。
27. 如權(quán)利要求22所述的制造方法，其中該步驟(b)還包括(bl)形成各這些第一晶體管的第一柵極于該基板上，且形成各這些第二 晶體管的第二柵極于該基板上；(b2)形成絕緣層于該第一4冊極、該第二4冊才及及該基板上；及(b3)依序形成該第 一有源層及第 一歐姆接觸層的材料層于該絕緣層上。
28. 如權(quán)利要求27所述的制造方法，其中在該步驟(b3)之后，該步驟(b) 還包括(b4)形成第一電極層于該第一歐姆接觸層的材料層及該絕緣層上，且形 成第二電極層于該絕緣層上，該第一電極層具有第一開口，該第二電極層具 有第二開口；(b5)在該第一開口的位置蝕刻該第一歐姆接觸層的材料層，以形成第一歐姆接觸層；及(b6)形成該第二有源層，以;菱蓋該第二開口。
29. 如權(quán)利要求28所述的制造方法，其中在該步驟(b4)之后且在該步驟 (b5)之前，該步驟(b)還包括(b")形成第二歐姆接觸層于該第二電極層上。
30. 如權(quán)利要求27所述的制造方法，其中該步驟(b3)之后，該步驟(b) 還包括(b4)形成該第二有源層于該絕緣層上；(b5)形成第一電極層于該第一歐姆接觸層的材料層及該絕緣層上，且形 成第二電極層于該第二有源層的上方，該第一電極層具有第一開口，該第二 電極層具有第二開口；及(b6)在該第一開口的位置蝕刻該第一歐姆接觸層的材料層，以形成第一 歐姆接觸層。
31. 如權(quán)利要求22所述的制造方法，其中該步驟(b)還包括(bl)形成各這些第一晶體管的第一柵極于該基板上，且形成各這些第二 晶體管的第二電極層于該基板上，該第二電極層具有第二開口； (b2)形成該第二有源層，以覆蓋該第二開口；(b3)形成絕緣層于該第一柵極、該第二電極層、該第二有源層及該基板 的上方；(b4)依序形成該第 一有源層及第 一歐姆接觸層的材料層于該絕緣層上； (b5)形成第一電極層于該第一歐姆接觸層的材料層及該絕緣層上，且形成第二柵極于該絕緣層上，該第一電極層具有第一開口；及(b6)在該第一開口的位置蝕刻該第一歐姆接觸層的材料層，以形成第一歐姆接觸層。
32. 如權(quán)利要求31所述的制造方法，其中該步驟(bl)還包括 形成第二歐姆接觸層于該第二電極層上，且形成金屬氧化層于該第一柵極上，該第二開口亦穿透該第二歐姆接觸層。
33. 如權(quán)利要求22所述的制造方法，其中該步驟(b)還包括 (bl)形成該第二有源層于該基板上；(b2)形成各這些第一晶體管的第一柵極于該基板的上方，且形成第二電 極層于部分的該第二有源層及部分的該基板的上方，該第二電極層具有第二 開口；(b3)形成絕緣層于該第一柵極、該第二電極層、該第二有源層及該基板上；(b4)依序形成該第 一有源層及第 一歐姆接觸層的材料層于該絕緣層上； (b5)形成第一電極層于該第一歐姆接觸層的材料層及該絕緣層上，且形成第二柵極于該絕緣層上，該第一電極層具有第一開口；及(b6)在該第一開口的位置蝕刻該第一歐姆接觸層的材料層，以形成第一歐姆接觸層。
34. 如權(quán)利要求33所述的制造方法，其中該步驟(b2)還包括 形成第二歐姆接觸層于該第二電極層與該二有源層及該基板之間，且形成金屬氧化層于該第一柵極及該基板之間，該第二開口亦穿透該第二歐姆接 觸層。
35. 如權(quán)利要求22所述的制造方法，還包括 形成像素電極，以電性連接這些第一晶體管。
全文摘要
本發(fā)明公開了一種面板結(jié)構(gòu)及其制造方法。面板結(jié)構(gòu)設(shè)置在一顯示裝置中。面板結(jié)構(gòu)包括基板、多個第一晶體管及多個第二晶體管。基板具有顯示電路及控制電路。這些第一晶體管設(shè)置于基板的顯示電路。這些第一晶體管各具有第一有源層。這些第二晶體管設(shè)置于基板的控制電路。這些第二晶體管各具有第二有源層。第一有源層及第二有源層的至少一者的材料包括氧化鋅(ZnO)。本發(fā)明利用氧化鋅(ZnO)作為控制電路及顯示電路的至少一者的晶體管的材料，以使晶體管具有高電子遷移率，且此晶體管的工藝與非晶硅材料的晶體管的工藝相容。
文檔編號H01L27/12GK101471348SQ200710305428
公開日2009年7月1日 申請日期2007年12月28日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者康恒達(dá), 朱健慈, 王文俊 申請人:勝華科技股份有限公司