專利名稱：具晶粒接收凹孔的晶片級封裝的制作方法
技術領域：
本發(fā)明是有關于晶片級封裝(WLP )結構，特定而 言是有關于具有晶粒接收凹孔的載板以于晶片級封裝 中接收晶粒。
背景技術：
于半導體組件的領域中，組件的密度持續(xù)增加且 組件的尺寸持續(xù)縮小。為配合上述情況，如此高密度 組件中封裝或互連技術的需求亦日益增加。傳統(tǒng)上， 覆晶封裝(flip-Chip)附著方法中焊錫凸塊陣列是形 成于晶粒的表面。焊錫凸塊的形成可利用焊錫復合材
料通過防焊層(solder mask)而予以施行，以用于產(chǎn) 生期望的焊錫凸塊形態(tài)。芯片封裝的功能包含功率分 配、信號分配、散熱、保護及支撐等。當半導體變?yōu)?更加復雜，傳統(tǒng)封裝技術例如導線架封裝、軟性封裝、 剛性封裝技術已無法滿足欲產(chǎn)生具較高密度組件的較 小芯片的需求。
此夕卜因傳統(tǒng)封裝技術必須將曰 曰曰片上的晶粒分割
成各另y的曰 曰曰粒且接著各別封裝該晶粒，故此類技術對
于制造程序而曰是為耗時。因芯片封裝技術是大為受
到集成電路發(fā)展的影響，故當電子裝置的尺寸變?yōu)閟一 咼
要求時，封裝技術亦是如此。由于上述的理由>封裝
技術的趨勢是朝向現(xiàn)今的錫球陣列BGA )、覆曰 曰曰封裝
覆曰 曰曰錫球陣列(FC-BGA))、 芯片尺寸封裝CSP )、
曰 曰曰片級封裝WLP)。"晶i片級封裝"(WLP )是被了解為
曰 曰曰片上整體封裝、所有互連及其它程序步驟是于分離
成曰 曰曰粒之 、'-刖施行。 一般而言，于完成所有組裝程序或
封裝程序之后，獨立的半導體封裝是 具數(shù)個半導體
曰 曰曰粒的臼 曰曰片分開。該晶片級封裝具有極小的尺寸并纟s
合極佳的電子特性。
曰 曰曰片級封裝(WLP)技術是為高級封裝技術，其曰 曰曰
粒是于曰 曰曰片上予以制造及測試，且接著由切割而分離
以用于在表面粘著生產(chǎn)線中組裝。因曰 b!r 日日斤級封裝技術
利用整個曰 曰曰片作為目標，而非利用單一心片或曰 曰曰粒，
因此于進行分離程序之前，封裝及測試皆己兀成。此
外，曰 曰曰片級封裝(WLP )是如此的高級技術，因此線接
合、曰 曰曰粒粘著及底部填充的程序可予以忽略利用p 曰曰
片級封裝技術，可減少成本及制造時間且曰 曰曰片級封裝
的最纟冬結*勾尺寸可相當于晶粒大小，故此技術可、樸 倆足
電子裝置的微型化需求。
雖晶片級封裝技術具有上述優(yōu)點，然而仍存在一些影響晶片級封裝技術的接受度的問題，例如，雖利用晶片級封裝技術可減少集成電路與互連基板間的膨脹系數(shù)CTE)不匹配，而當組件尺寸縮小，晶片級封裝結構的材料間的熱膨脹系數(shù)差異變?yōu)榱碓斐?br> 結構的機械不穩(wěn)定的關鍵因素。再者，于此曰 曰曰片級斗i--心
片尺寸封裝中，形成于半導體晶粒上的數(shù)個接合墊是
通過牽涉到重分布層(RDL)的現(xiàn)有重分布程序予以重
分布進入數(shù)個區(qū)域陣列形的金屬墊焊錫球是直接熔
接于金屬墊上，而金屬墊是用重分布程序以區(qū)域陣列
形式形成一般而言，所有經(jīng)堆棧的重分布層是形成
于曰 曰曰粒上的積層上。因此，封裝的厚度會增加苴—曰J
能與減少心片尺寸的需求相抵觸

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種曰 曰曰粒接收凹孔的
晶片級封裝，其是不需堆棧的積層(built-up layer) 及重分布層(RDL)的擴散型晶片級封裝(F0-WLP)結 構，可以減小封裝厚度以利克服上述問題，且亦提供 較佳電路板級溫度循環(huán)測試可靠度。
本發(fā)明提供 一 封裝結構，包含基板，其具有形成于上表面內(nèi)的晶粒接收凹孔及形成穿過其中的通孔
結構，中終端墊是形成于通孔結構的下方，以及導
線是形成于基板的下表面。晶粒是由粘膠而設置Zp 曰 丁日曰
粒接收凹孔內(nèi)，以及介電層是形成于晶粒及基板上。
重分布金屬層(RDL)是形成于介電層上且耦合至晶粒
及通孔結構。導電凸塊是耦合至終端墊。
介電層包含彈性介電層、含硅介電型材料、苯環(huán)
丁烯(BCB)或聚亞酰胺(PI)。含硅介電型材料包含
娃氧烷聚合物(S工NR)、 二氧化硅、氮化硅或結合o
另則，介電層包含感光層。重分布層(RDL)是通過通
孔結構向下連通至終端墊。
基板的材料包含有機環(huán)氧型玻璃纖維板(FR 4 )、耐高溫玻璃纖維板(FR 5 )、雙馬來酰亞胺三氮雜苯樹
脂BT)、印刷電路板(PCB)、合金或金屬。合金包含
鎳鐵合金(Alloy 4 2 ) ( 4 2 %鎳-5 8 %鐵)或柯祖A 外 1:1
金Kov sr ) ( 2 9 %鎳-1 7 %鈷-5 4 %鐵)。另則，基
板的材料可為玻璃、陶瓷或硅。


本發(fā)明將以較佳實施例及附圖加以詳細敘述。然 而，此領域的技術者將得以領會，本發(fā)明的較佳實施 例是為說明而敘述，而非用以限制本發(fā)明的權利要求。
除此處明確敘述的較佳實
行于它實施例，且本發(fā)
所明定之外是不特別受限
圖i是根據(jù)本發(fā)明的
切面息圖
圖2是根據(jù)本發(fā)吸的
切面不思圖
圖3是根據(jù)本發(fā)明的
切面示思圖
圖4是根據(jù)本發(fā)明的
的橫切面示思圖。
施例之外，本發(fā)明可廣泛實 明的范圍除后附權利要求書
，其中
擴散型晶片級封裝結構的橫 擴散型晶片級封裝結構的橫 擴散型晶片級封裝結構的橫 板型擴散型晶片級封裝結構
具體實施例方式
本發(fā)明是揭露晶片級封裝(WLP )結構，其利用具 有形成其內(nèi)的預定通孔及形成進入其中的凹孔的基 板。感光材料是予以涂布于晶粒及預先形成的基板上。
感光材料最好是由彈性材料形成
圖1是根據(jù)本發(fā)明的 一 實施例的擴散型曰 曰曰片級封
裝F0-WLP )的橫切面示意圖。如圖1所不，擴散型
曰 曰曰片級封裝(FP-WLP)結構包含基板2，其有形成
其中的晶粒接收凹孔4以接收晶粒16多數(shù)個通孔
通孔結構)6是從基板2的上表面形成穿過基板2 至其下表面。導電材料是填充入通孔6以用于電性連 通。終端墊8是設置于基板2的下表面且連接至具導
電材料的通孔6 。導電電路線1 0是設置于基板2的 下表面。保護層1 2 ，例如防焊層環(huán)氧樹脂(solder mask epoxy)，是形成于導電電路線1 0上以用于保護。 晶粒1 6是設置于基板2上的晶粒接收凹孔4 內(nèi)，且藉由粘膠材料1 4固定。如此領域的技術者所 熟知，接觸墊(接合墊)2 0是形成于晶粒1 6上。 感光層或介電層1 8是形成于晶粒1 6上且填充入晶 粒1 6與凹孔4的壁間的空隙。多數(shù)個開孔是由光微 影蝕亥U程序 (1 i t h o g r a p h y p r o c e s s ) 或暴露程序
(exposure procedure) 而形成于介電層l 8內(nèi)。多 數(shù)個開孔是各別對準于通孔6及接觸或輸出入墊2 0 。重分布層(RDL ) 2 4，亦稱為金屬導線2 4 ，是 由移除形成于介電層l 8上的預定部分金屬層而予以 形成于介電層l 8之上，其中重分布層(RDL) 2 4通 過輸出入墊2 0與晶粒1 6保持電性連接。 一 部份的 重分布層(RDL ) 2 4材料是填充入介電層1 8內(nèi)的開 孔中，由此形成接觸連通金屬2 2于通孔6及接合墊 2 0之上。保護層2 6是予以形成以覆蓋重分布層
(RDL) 2 4 。
介電層1 8是形成于晶粒1 6及基板2的頂端且
填充入晶粒16周圍的空隙。上述結構是構成平面閘
格陣列(LGA )型封裝。替代實施例可于圖2視得，導 電球3 0是形成于終端墊8的下方。此類是稱為錫球 陣列(BGA)型?；?的材料最好為有機基板，例如 具已定義凹孔的耐高溫玻璃纖維板(FR5 )、雙馬來酰 亞胺三氮雜苯樹脂(BT )、印刷電路板(PCB )或具預 蝕刻電路的鎳鐵合金(Alloy 4 2 )。具高玻璃化轉(zhuǎn)變 溫度(Tg )的有機基板最好為環(huán)氧型耐高溫玻璃纖維 板(FR 5 )或雙馬來酰亞胺三氮雜苯樹脂(BT )型基 板。鎳鐵合金(Alloy 4 2 )是由4 2 %的鎳及5 8 %的
鐵所組成柯弗合金(Kover )亦可予以禾U用，3是由
29%的鎳、1 7 %的鈷及5 4 %的鐵所組成。玻璃、陶
瓷或硅亦可用作為基板。請參照圖3 ，凹孔4的深度
可較晶粒16的厚度為稍大，亦可為更深。它部件
是類似于圖1 ，故省略類似部件的組件符號
基板可為圓形例如晶片型，其半徑可為200毫
米、3 00毫米或以上。此外，基板可為矩形例如板
型圖4是顯示板晶片型的基板2 。如圖所不，基板
2是形成有凹孑L 4且建立有電路線(導電電路線
0及g巾填有金屬的通孔結構6 。于圖4的上部圖
1的封裝單元是以矩陣形式配置。切割線28是定義
于封裝單元之間以用于分離每一封裝單元。
于本發(fā)明的 一 實施例中，介電層18最好為彈性
介電材料，其是以含硅介電型材料制成，包含硅氧烷
聚合物cSINR)、 二氧化硅、氮化硅及其結合。于另
實施例中，介電層是以包含苯環(huán)丁烯(BCB )、環(huán)氧樹
脂、聚亞酰胺(PI)或樹脂的材料所制成。其最好為
感光層以簡化制程。
于本發(fā)明的 一 實施例中，彈性介電層為一種有
大于100 ( ppm/。C )的熱J蟛脹泉數(shù)、^;勺4 o %'的伸長
率最好3 0 %至5 0 %)及介于塑料及橡膠之間的硬
度的材料。彈性介電層1 8的厚度是取決于在溫度循
環(huán)測試期間累積于重分布層/介電層界面內(nèi)的應力。
于本發(fā)明的一實施例中，重分布層(RDL ) 2 4的 材料包含鈦/銅/金合金或鈦/銅/鎳/金合金，其厚度是 于2微米至1 5微米之間。鈦/銅合金是由濺鍍技術形
成為種子金屬層，且銅/金或銅/鎳/金合金是由電鍍技
術形成。利用電鍍程序形成重分布層可使重分布層的
厚度足以抵抗溫度循環(huán)期間的熱膨脹系數(shù)不匹配接
合墊2 0可為鋁或銅或其結合。若擴散型曰 ti" 日日斤級封裝
F0-WLP )的結構是利用硅氧垸聚合物SINR作為
彈性介電層且利用銅作為重分布層的金屬，根據(jù)未圖
不于此的應力分析，累積于重分布層//介電層界面內(nèi)的
應力則會降低。
向外擴
構6下方的纟冬一山 頓墊
加封裝厚度的先目U
度此外，i山 頓墊
20 '側(cè)相對的表面
2且引導信號至纟冬
明顯減少本發(fā)明
者，于封裝的.、/ * 刖基
及導線(導電電路
率將較以j二 刖得到改
1 o是預先決定。因此，生.........
本發(fā)明揭露不需于重分布層(RDL )上堆棧積層的
擴散型晶片級封裝(F0-WLP)。
本發(fā)明的程序包含提供其上形成有對準圖型的對 準工具。之后，圖樣化粘著劑是予以印刷于工具上(用 以粘附晶粒的表面)，接續(xù)利用具覆晶功能的取放精密 對準系統(tǒng)以重分布已知晶粒于工具上使其具期望之間 距。圖樣化粘著劑將會使芯片(于主動面?zhèn)?粘著于 工具上。其后，晶粒粘著材料是印刷于晶粒背側(cè)上。 接著，板貼附器是用于將基板貼附至晶粒背側(cè)，除凹 孔的外的基板上表面亦會粘著于圖樣化粘著劑。之后， 實施真空固化以及從板型晶片分離該工具。
另則，利用具精密對準的晶粒貼附機，而晶粒豐著材料是分配于基板的凹孔上。晶粒放置于基板的凹 孔上。晶粒粘著材料是予以熱固化以確保晶粒緊粘于 基板上。
一旦晶粒重分布于基板上后，則實施潔凈程序以 濕式清洗及/或干式清洗清潔晶粒表面。接續(xù)為涂布介 電材料于板上，其后實施真空程序以確保板內(nèi)無氣泡。
之后，.實施光微影蝕亥IJ程序(lithography process) 以開啟通孔及接合墊及/或切割線(選擇性)。等離子 體清洗(plasma clean)步驟是接著予以執(zhí)行以潔凈 通孔及接合墊的表面。之后，濺鍍鈦/銅作為種子金屬 層，而后涂布光刻膠(PR)于介電層及種金屬層上以 用于形成重分布金屬層圖形。接續(xù)，進行電鍍程序以 形成銅/金或銅/鎳/金作為重分布層金屬，隨后剝除光 刻膠(PR )及進行金屬濕式蝕刻以形成重分布層金屬 導線。其后，涂布或印刷頂部介電層及/或開啟切割線 (選擇性)。
于設置球或印刷焊錫糊劑后，施行熱回融程序以 回焊基板處(用于錫球陣列(BGA))。利用垂直式探針 卡(probe card)施行板晶片級最終測試。于測試之 后，切割基板以分離封裝成獨立單元。接著，封裝單 元是各別取放至托盤或巻帶及滾動條上。
本發(fā)明的優(yōu)點為
基板是預先備妥有預形成的凹孔，凹孔的尺寸是
等于曰 曰曰粒尺寸于每 一 側(cè)約加5 0微米至100微米。
由填充彈性介電材料可用作為應力緩沖釋放區(qū)域，以
吸收硅晶粒與基板(耐咼溫玻璃纖維板FR5或雙
馬來酰亞胺三氮雜苯樹脂(B丁))間執(zhí) "、、膨脹系數(shù)cCTE )
差異所造成的熱應力。由于應用簡化的積層于曰 日日粒表
面上方，故封裝生產(chǎn)率將會增加(制造循環(huán)時間減少)。 終端墊是形成于晶粒主動面的相反側(cè)。晶粒放置程序 與現(xiàn)行程序相同。本發(fā)明不需填充核心粘膠(樹脂、
型制程期間無熱膨脹系 粒與基板(例如，玻璃
約2 0至3 0微米(即 晶粒粘附于基板的凹孔 一水平面。只涂布含硅 介電型材料(最好為硅氧烷聚合物(S INR ))于晶粒主 動面及基板(最好為玻璃纖維板(FR 4 )、耐高溫玻璃 纖維板(FR5 )或雙馬來酰亞胺三氮雜苯樹脂(BT)) 的表面上。由于介電層(硅氧烷聚合物(SINR))為感 光層，故只利用光屏蔽程序即得以開啟通孔結構。于 硅氧垸聚合物(SINR )涂布期間的真空程序是用以消 除氣泡問題。晶粒粘著材料是于基板與晶粒結合 一 體 之前印刷于晶粒的背側(cè)上。封裝及電路板級二者的可
環(huán)氧型化合物、硅膠等)。于板
數(shù)CTE)不匹配的問題，且曰 曰曰
纖維板(FR4 ))間的空隙只有
用于晶粒粘著材料的厚度)。于
后晶粒與基板的表面可于同
靠度是較先前技術為佳，特別于電路板級溫度循環(huán)測 試，乃因基板及印刷電路主機板的熱膨脹系數(shù)為相同， 故無熱機械應力作用于焊錫凸塊/球上。成本得降低且 程序步驟精簡化。亦易于形成組合封裝(雙晶粒封裝)。
雖本發(fā)明的較佳實施例己敘述如上，然而，此領
域的技藝者將得以了解，本發(fā)明不應受限于所述的較
佳實施例。更確切言之，此領域的技術者可于后附權
利要求書所定義的本發(fā)明的精神及范圍內(nèi)做若干改變
或修改。
權利要求
1、一種封裝結構，其特征在于，包含一基板，其具有形成于該基板的上表面內(nèi)的一晶粒接收凹孔，以及形成穿過其中的一通孔結構，其中一終端墊形成于該通孔結構之下以及一導線是形成于該基板的下表面；一晶粒，其是由粘膠而設置于該晶粒接收凹孔內(nèi)；一介電層，其形成于該晶粒及該基板上；以及一重分布層，其形成于該介電層上，其中該重分布層耦合至該晶粒以及通過該通孔結構耦合至該終端墊。
1 0 、根據(jù)權利要求9所述的用于形成半導體組 件封裝的方法，其特征在于，其還包含涂布介電材料于該基板上之后，實行真空程序； 開啟通孔結構及輸出入墊；濺鍍種子金屬層于該介電層、該通孔結構及該輸 出入墊上；形成重分布層金屬于該介電層上；以及 形成頂部介電層于該重分布層上。
全文摘要
本發(fā)明提供一封裝結構，包含基板，其具有形成于其上表面內(nèi)的晶粒接收凹孔及形成穿過其中的通孔結構，其中終端墊是形成于通孔結構的下方，以及導線是形成于基板的下表面。晶粒是由粘膠而設置于晶粒接收凹孔內(nèi)，以及介電層是形成于晶粒及基板上。重分布金屬層(RDL)是形成于介電層上且耦合至晶粒及通孔結構。導電凸塊是耦合至終端墊。
文檔編號H01L23/488GK101188220SQ200710188639
公開日2008年5月28日 申請日期2007年11月21日 優(yōu)先權日2006年11月21日
發(fā)明者張瑞賢, 楊文焜 申請人:育霈科技股份有限公司