專利名稱：顯示元件及其制造方法
技術領域：
本發(fā)明涉及一種顯示元件及其制造方法，且特別涉及一種可減少掩模使 用數(shù)目的顯示元件及其制造方法。
背景技術：
傳統(tǒng)的薄膜晶體管顯示元件(TFT Display)在工藝上是使用五道或四道掩 模工藝，包括形成柵極(第一金屬層)、半導體層、源極和漏極(第二金屬層)、 保護層和透明電極(例如ITO)等。然而為了簡化工藝步驟和節(jié)省制造成本， 業(yè)者仍期望以更少的掩模數(shù)目來達到薄膜晶體管的同樣效能。隨著顯示元件的面板尺寸越來越大，電極導線因阻抗造成的信號延遲會 越來越嚴重，尤其柵極信號線更是如此。因此，如何降低導線的電阻值也成 為相關業(yè)者在制造大尺寸面板時所需要注意的課題之一。發(fā)明內(nèi)容本發(fā)明是關于一種顯示元件及其制造方法，除了可減少掩模的使用數(shù) 目，還可降低導線的電阻值，兼具降低制造成本與提升顯示元件信號傳送速 度的優(yōu)點。本發(fā)明的技術形態(tài)是關于一種顯示元件的制造方法，這種方法包括提供一基板，該基板具有一薄膜晶體管區(qū)、 一像素區(qū)、 一柵極線(gateline)區(qū)與 一數(shù)據(jù)線(dataline)區(qū)；依序形成一透明導電層與一第一金屬層于基板上；圖 案化透明導電層與第一金屬層，以分別于薄膜晶體管區(qū)、像素區(qū)、柵極線區(qū) 與數(shù)據(jù)線區(qū)的末端內(nèi)形成一導電疊層(conductive stack layer),其中導電疊層 包括透明導電層與第一金屬層；依序形成一第一絕緣層與一半導體層于基板 上，并覆蓋導電疊層；圖案化第一絕緣層與半導體層，以于薄膜晶體管區(qū)的 導電疊層上形成一圖案化第一絕緣層與一圖案化半導體層；形成一第二金屬 層于基板上，并覆蓋圖案化半導體層與導電疊層；形成一第一光致抗蝕劑層 于第二金屬層上；以第一光致抗蝕劑層為掩模圖案化第二金屬層與第一金屬層，其中在薄膜晶體管區(qū)中形成一溝道；以及加熱第一光致抗蝕劑層使其熱 回流(thermal reflow)，且部分的第一光致抗蝕劑層保護溝道。本發(fā)明的另一技術形態(tài)是關于一種顯示元件，這種顯示元件包括 一基板，具有一薄膜晶體管區(qū)、 一像素區(qū)、 一電容區(qū)、 一柵極線區(qū)與一數(shù)據(jù)線區(qū)；一導電疊層，設置于基板的薄膜晶體管區(qū)、電容區(qū)與柵極線區(qū)內(nèi)，其中導電 疊層包括一透明導電層與一第一金屬層，其中透明導電層包括設置于像素區(qū)； 一圖案化第一絕緣層，配置于基板的薄膜晶體管區(qū)與電容區(qū)的導電疊層 上； 一圖案化半導體層，設置于基板的薄膜晶體管區(qū)的圖案化第一絕緣層上； 一圖案化第二金屬層，包括源極與漏極圖案、 一第二金屬電容圖案、 一柵極 線路圖案與一數(shù)據(jù)線，其中源極與漏極圖案配置于薄膜晶體管區(qū)的圖案化半 導體層上，第二金屬電容圖案配置于電容區(qū)的圖案化第一絕緣層之上，柵極 線路圖案配置于柵極線區(qū)的導電疊層上且導電疊層與柵極線路圖案構成一 柵極線，以及數(shù)據(jù)線位于數(shù)據(jù)線區(qū)并電性連接至源極圖案，而圖案化第二金 屬層暴露出像素區(qū)部分的透明導電層作為一像素電極；以及一光致抗蝕劑 層，覆蓋于圖案化第二金屬層上，光致抗蝕劑層為一有機材料。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所 附附圖，作詳細說明如下。


圖1A至圖1F繪示依照本發(fā)明第一實施例的顯示元件的制造方法。 圖2A至圖2C分別繪示圖1A、圖1B和圖1F的俯視圖。 圖3是繪示依照本發(fā)明第二實施例的顯示元件制造方法的步驟之一。 圖4為圖3的俯視圖。圖5A至圖5E繪示一制造方法，以形成第二實施例的圖3中薄膜晶體管區(qū)和電容區(qū)的結構。圖6A至圖6G繪示依照本發(fā)明第三實施例的顯示元件的制造方法。圖7A至圖7C分別繪示圖6A、圖6B和圖6G的俯視圖。圖8A至圖8E繪示一制造方法，以形成第三實施例的圖6B中薄膜晶體管區(qū)和電容區(qū)的結構。
其中，附圖標記說明如下 9:基板101:透明導電層11:柵極線區(qū)115:第一光致抗蝕劑層117:柵極接墊(pad)119:三層導體堆疊結構15:像素區(qū)19:數(shù)據(jù)線區(qū)203、 303:圖案化半導體層 205、 307:圖案化歐姆接觸層 309:分隔區(qū) 503、 703:半導體層10:導電疊層 103:第一金屬層 113:第二金屬層115':熱回流后的第一光致抗蝕劑層 118:數(shù)據(jù)接墊 13:薄膜晶體管區(qū) 17:電容區(qū)201、 301:圖案化第一絕緣層 305:圖案化第二絕緣層 207:溝道501、 701:第一絕緣層505:歐姆接觸層705:第二絕緣層513、 514、 711、 721、 731:光致抗蝕劑區(qū)塊 513'、 711，剩余的光致抗蝕劑區(qū)塊具體實施方式
本發(fā)明提出一種顯示元件及其制造方法。本發(fā)明的制造方法可用來制造 具有不同結構的薄膜晶體管的顯示元件，例如背溝道蝕刻式結構(Back-Channel Etching (BCE) Type TFT)的薄膜晶體管、或是蝕刻停止式結構 (Etch Stop Type TFT)的薄膜晶體管。再者，本發(fā)明的制造方法是減少掩模使 用數(shù)目進而降低制造成本，除此之外，應用本發(fā)明所制成的電極導線，特別 是柵極信號線具有三層導電結構，可降低導線阻抗，解決傳統(tǒng)大尺寸面板電 極導線因阻抗過高而造成信號延遲的問題。以下提出第一、第二和第三實施例作為本發(fā)明的說明，其中第一、第二 實施例的顯示元件中的薄膜晶體管為背溝道蝕刻式(BCE)結構，第三實施例 的顯示元件中的薄膜晶體管為蝕刻停止式(Island-Stop)結構。然而這些實施例 所提出的步驟與顯示元件僅為舉例說明之用，并非刻意對本發(fā)明欲保護的范 圍做限縮。再者，實施例中的附圖也省略不必要的元件，以利清楚顯示本發(fā)
明的技術特點。另外，第一、第二和第三實施例中的相同元件沿用相同標號。 第一實施例請參照圖1A至圖1F，其繪示依照本發(fā)明第一實施例的顯示元件的制造方法。請同時參照圖2A至圖2C，其分別繪示圖1A、圖1B和圖1F的俯視 圖。圖1A、圖1B和圖1F是沿著圖2A至圖2C中剖面線L-L'所繪制的剖面示意圖。顯示元件具有多個掃描信號線(未繪示)與多個數(shù)據(jù)信號線(未繪示)以陣 列的形式垂直相交，且掃描信號線與數(shù)據(jù)信號線定義出多個像素，每一像素 是由相鄰的一對掃描信號線與相鄰的一對數(shù)據(jù)信號線所定義。在此實施例 中，每一像素是以具有柵極線區(qū)11、薄膜晶體管區(qū)13、像素區(qū)15、電容區(qū) (Cstregion)17和數(shù)據(jù)線區(qū)(data-line region)19作此實施例制造方法的說明。[第一道掩模工藝]請同時參照圖1A和圖2A。圖1A是沿著圖2A中剖面線L-L'所繪制的 剖面示意圖。首先，提供基板9，并在基板9上形成透明導電層101，再于 透明導電層101上形成第一金屬層103。接著圖案化(例如光刻與蝕刻工藝) 第一金屬層103和透明導電層101，以分別于薄膜晶體管區(qū)13、像素區(qū)15、 柵極線區(qū)11及數(shù)據(jù)線區(qū)19的末端(即圖2A中所示的方形區(qū)域)內(nèi)形成導電疊 層(conductive stack layer)10。透明導電層101的材料例如是氧化銦錫(ITO)。在此實施例中，于圖案化透明導電層101與第一金屬層103時，也同時 形成電容導電疊層10于電容區(qū)17，其中電容導電疊層10同樣地包括了透明 導電層101與第一金屬層103。[第二道掩模工藝]請同時參照圖1B和圖2B。圖1B是沿著圖2B中剖面線L-L'所繪制的 剖面示意圖。在第二道掩模工藝中，是依序形成第一絕緣層與半導體層于基 板9上，并覆蓋導電疊層10;之后圖案化(例如光刻與蝕刻工藝)第一絕緣層 與半導體層，以于薄膜晶體管區(qū)13的導電疊層IO上各形成圖案化第一絕緣 層201與圖案化半導體層203。圖案化第一絕緣層201以及圖案化半導體層203是由同一道掩模工藝所形成。在此實施例中，于圖案化第一絕緣層與半導體層時，也同時于電容區(qū)17 的電容導電疊層10上形成圖案化第一絕緣層201與圖案化半導體層203，如 圖1B所示。在此實施例中，另可選擇于半導體層上形成歐姆接觸層，并在圖案化第 一絕緣層與半導體層的步驟中，利用同一道掩模工藝，于薄膜晶體管區(qū)13 和電容區(qū)17中分別形成圖案化歐姆接觸層205。在此實施例中，圖案化第一絕緣層201、圖案化半導體層203與圖案化 歐姆接觸層205的材料，例如分別是氮化硅(SiN)層、非晶硅層(amorphous silicon layer, a-Si Layer)禾口 n+非晶石圭層(n十a(chǎn)-Si)。[第三道掩模工藝]接著，形成第二金屬層113于基板9上，并覆蓋薄膜晶體管區(qū)13和電 容區(qū)17中的圖案化半導體層203(在此實施例中是覆蓋圖案化歐姆接觸層 205)，與覆蓋柵極線區(qū)11、像素區(qū)15及數(shù)據(jù)線區(qū)19中的導電疊層10。之后， 形成圖案化第一光致抗蝕劑層115于第二金屬層113上，如圖1C所示。第 一光致抗蝕劑層115可為有機材料，具有耐蝕刻和高溫下可熱回流的特性。如圖1D所示，以圖案化第一光致抗蝕劑層115為掩模對第二金屬層113 與第一金屬層103圖案化之后，在(a)薄膜晶體管區(qū)13中露出部分圖案化歐 姆接觸層205的表面，(b)在像素區(qū)15中暴露出部分的透明導電層101作為 像素電極，(c)于柵極線區(qū)11與數(shù)據(jù)線區(qū)19的末端分別暴露出部分的透明導 電層IOI，以作為柵極接墊U7和數(shù)據(jù)接墊118， (d)于電容區(qū)17中，形成第 二金屬電容圖案113于圖案化半導體層203的上方(在此實施例第二金屬電容 圖案113是位于圖案化歐姆接觸層205上)。接著，如圖1E所示，在薄膜晶體管區(qū)13中移除部分圖案化歐姆接觸層 205以暴露出圖案化半導體層203的部分表面，以形成溝道207。最后，加熱第一光致抗蝕劑層115使其熱回流(reflow)，且部分的第一光 致抗蝕劑層115流入薄膜晶體管區(qū)13的溝道207而將其覆蓋，如圖1F所示。 熱回流后的光致抗蝕劑層115'除了覆蓋薄膜晶體管區(qū)13中的溝道207和第 二金屬層113，也部分流動至像素區(qū)15和柵極線區(qū)11中的透明導電層101
的部分表面，以及包覆了電容區(qū)17的第二金屬電容圖案113。因此，熱回流后的光致抗蝕劑層115'可完全包覆第二金屬層113而達到保護作用。請同時參照圖2C，其為圖1F的俯視圖。如圖2C所示，在柵極線區(qū)ll 的柵極在線具有第二金屬層113，而其末端則具有柵極接墊117(以透明導電 層101所形成)。在薄膜晶體管區(qū)13中可看到溝道207和第二金屬層113的 所在位置。在電容區(qū)17處也顯示了第二金屬電容圖案113。在數(shù)據(jù)線區(qū)19 的末端則具有數(shù)據(jù)接墊118(以透明導電層101所形成)。根據(jù)第一實施例，在柵極線區(qū)11中除了以透明導電層101做為柵極接 墊117夕卜，柵極線(gate line)為三層導體堆疊結構119(如圖1E所示)，包括了 透明導電層IOI、第一金屬層103和第二金屬層113。綜上，熱回流而成形后的光致抗蝕劑115，可作為顯示元件中的保護層， 進而免除了后續(xù)形成保護層的步驟，達到減少掩模使用數(shù)目的目的。再者， 柵極線區(qū)11中的柵極線(gateline)具有三層導體堆疊結構119，可降低導線阻 抗，解決傳統(tǒng)大尺寸面板電極導線因阻抗過高而造成信號延遲的問題。第二實施例第二實施例的電容結構和第一實施例的電容結構不同。在第二實施例的 顯示元件的制造方法中，部分工藝的詳細實施方式與前述實施例所揭示的類 似，因此請參照圖1A至圖1F及其相關說明，在此不再重復贅述。請參照圖3。在第二實施例中，先于薄膜晶體管區(qū)13、像素區(qū)15、電容 區(qū)17、柵極線區(qū)11及數(shù)據(jù)線區(qū)19的末端分別形成導電疊層10后，如圖1A 所示，，接著于薄膜晶體管區(qū)13中形成圖案化第一絕緣層201、圖案化半導 體層203(和圖案化歐姆接觸層205)，而于電容區(qū)17的電容導電疊層10上同 時形成圖案化第一絕緣層201。請同時參照圖4，其為圖3的俯視圖。在此實施例中，圖案化第一絕緣層201、圖案化半導體層203與圖案化 歐姆接觸層205的材料，例如分別是氮化硅(SiN)層、非晶硅層(a-Si)和n+非 晶硅層(n+a-Si)。在第二實施例中，圖案化第一絕緣層201與半導體層203可通過一半調(diào) 式掩模工藝、或一灰調(diào)式掩模工藝、或通過不同曝光能量的兩張掩模工藝而 完成。本發(fā)明對此并沒有限制。
與第一實施例相同的是，根據(jù)第二實施例所制成的結構，其熱回流而成 形后的光致抗蝕劑可作為顯示元件中的保護層，達到減少掩模使用數(shù)目的目 的。由三層導體所作成的柵極線可降低導線阻抗，解決傳統(tǒng)大尺寸面板電極 導線因阻抗過高而造成信號延遲的問題。與第一實施例不同的是，依照第二 實施例所制成的電容結構由于僅具有圖案化第一絕緣層201(例如氮化硅)， 不具非晶硅，當電壓大小改變時電容值仍十分穩(wěn)定。另外，在第二實施例中，可如圖5A至圖5E所示的制造方法，以形成圖 3中薄膜晶體管區(qū)和電容區(qū)的結構。如圖5A所示，依序形成第一絕緣層501、 半導體層503、歐姆接觸層505于基板9上，并覆蓋這些導電疊層(由透明導 電層101和第一金屬層103所組成)。接著如圖5B所示，分別于薄膜晶體管 區(qū)13和電容區(qū)17的歐姆接觸層505上形成一光致抗蝕劑層(如果制作時省略 歐姆接觸層505，光致抗蝕劑則形成于半導體層503上)，其中光致抗蝕劑層 包含位于薄膜晶體管區(qū)13的光致抗蝕劑區(qū)塊513與位于電容區(qū)17的光致抗 蝕劑區(qū)塊514，其中光致抗蝕劑區(qū)塊513的厚度大于光致抗蝕劑區(qū)塊514的 厚度。之后，以光致抗蝕劑層為掩模，對歐姆接觸層505、半導體層503與 第一絕緣層501進行第一蝕刻工藝，以形成圖案化第一絕緣層301，如圖5C 所示。此時，在薄膜晶體管區(qū)13和電容區(qū)17的圖案化第一絕緣層201已與 圖3的圖案相同。接著，減少光致抗蝕劑層的厚度，例如使用灰化(ashing) 工藝，直到電容區(qū)17的光致抗蝕劑區(qū)塊514被完全移除，如圖5D所示。之 后，以薄膜晶體管區(qū)13中剩余的光致抗蝕劑區(qū)塊513'為掩模，對電容區(qū)17 的半導體層503進行第二蝕刻工藝，以形成圖案化半導體層201，如圖5E 所示，此時電容區(qū)17的歐姆接觸層505與半導體層503被完全移除。最后 去除剩余的光致抗蝕劑區(qū)塊513'即可制作出如圖3所示的薄膜晶體管區(qū)和電 容區(qū)的結構。然而，普通技術人員當知，圖5A至圖5E所示的制造方法僅為 第二實施例中某道工藝的其中一種技術手段，本發(fā)明并不以此為限。其它可 制作出如圖3中薄膜晶體管區(qū)和電容區(qū)的結構的方法，也可應用于第二實施 例。第三實施例第一、二實施例是以背溝道蝕刻式(BCE，Back Channel Etching)結構作為
顯示元件的薄膜晶體管，而第三實施例中則以蝕刻停止式(Island-Stop)結構作為顯示元件的薄膜晶體管結構，以做本發(fā)明的說明。請參照圖6A至圖6G，其繪示依照本發(fā)明第三實施例的顯示元件的制造 方法。請同時參照圖7A至圖7C，其分別繪示圖6A、圖6B和圖6G的俯視 圖。圖6A、圖6B和圖6G是沿著圖7A至圖7C中剖面線L-L'所繪制的剖面 示意圖。顯示元件具有多個掃描信號線(未繪示)與多個數(shù)據(jù)信號線(未繪示)以陣 列的形式垂直相交，且掃描信號線與數(shù)據(jù)信號線定義出多個像素，每一像素 是由相鄰的一對掃描信號線與相鄰的一對數(shù)據(jù)信號線所定義。在此實施例 中，每一像素是以具有柵極線區(qū)11、薄膜晶體管區(qū)13、像素區(qū)15、電容區(qū) 17和數(shù)據(jù)線區(qū)19作此實施例制造方法的說明。[第一道掩模工藝]請同時參照圖6A和圖7A。圖6A是沿著圖7A中剖面線L-L'所繪制的 剖面示意圖。首先，提供基板9，并在基板9上形成透明導電層101，再于 透明導電層101上形成第一金屬層103。接著圖案化(例如光刻與蝕刻工藝) 第一金屬層103和透明導電層101，以分別于薄膜晶體管區(qū)13、像素區(qū)15、柵極線區(qū)11及數(shù)據(jù)線區(qū)19的末端(即圖7A中所示的方形區(qū)域:i內(nèi)形成導電疊層10。透明導電層101的材料例如是氧化銦錫(ITO)。在此實施例中，于圖案化透明導電層101與第一金屬層103時，也同時 形成電容導電疊層10于電容區(qū)17，其中電容導電疊層10同樣地包括了透明 導電層101與第一金屬層103。[第二道掩模工藝]請同時參照圖6B和圖7B。圖6B是沿著第7B圖中剖面線L-L'所繪制 的剖面示意圖。在第二道掩模工藝中，依序形成第一絕緣層、半導體層與第 二絕緣層于基板9上，并覆蓋導電疊層10;之后進行圖案化(例如光刻與蝕 刻工藝)，以于薄膜晶體管區(qū)13的導電疊層10上形成圖案化第一絕緣層301、 圖案化半導體層303與圖案化第二絕緣層305。形成圖案化第一絕緣層301、 圖案化半導體層303與圖案化第二絕緣層305的方法例如是通過半調(diào)式掩
模工藝、灰調(diào)式掩模工藝、或通過不同曝光能量的兩張掩模工藝。在此實施例的第二道工藝中，也同時于電容區(qū)17的電容導電疊層10上形成圖案化第一絕緣層301與圖案化半導體層303，如圖6B所示。在此實施例中，圖案化第一絕緣層301、圖案化半導體層303與圖案化 第二絕緣層305的材料，例如分別是氮化硅(SiN)層、非晶硅層(a-SiLayer)和氮化硅層。在此實施例中，還可如圖6C所示，優(yōu)選地對于薄膜晶體管區(qū)13和電容 區(qū)17中進行一磷化氫處理(PH3 treatment),以在圖案化半導體層303上形成 圖案化歐姆接觸層307。圖案化歐姆接觸層307例如是!1+非晶硅層(11+ a-Si)。[第三道掩模工藝]接著，如圖6D所示，形成第二金屬層113于基板9上，并覆蓋柵極線 區(qū)11、像素區(qū)15及數(shù)據(jù)線區(qū)19中的導電疊層10，覆蓋薄膜晶體管區(qū)13中 的圖案化第二絕緣層305和圖案化歐姆接觸層307，以及覆蓋電容區(qū)17中的 圖案化歐姆接觸層307。之后，形成圖案化第一光致抗蝕劑層115于第二金 屬層113上，如圖6E所示。圖案化第一光致抗蝕劑層115可為有機材料， 具有耐蝕刻和高溫下可熱回流的特性。然后，如圖6F所示，以圖案化第一光致抗蝕劑層115為掩模圖案化(例 如光刻與蝕刻工藝)第二金屬層113與第一金屬層103，其中在薄膜晶體管區(qū) 13中形成分隔區(qū)309。如圖6F所示，以圖案化第一光致抗蝕劑層115為掩模對第二金屬層113 與第一金屬層103圖案化之后，在(a)薄膜晶體管區(qū)13中露出部分圖案化第 二絕緣層305的表面，(b)在像素區(qū)15中暴露出部分的透明導電層101作為 像素電極，(c)于柵極線區(qū)11與數(shù)據(jù)線區(qū)19的末端分別暴露出部分的透明導 電層IOI，以作為柵極接墊(gatepad)117和數(shù)據(jù)接墊(datapad)118， (d)于電容 區(qū)17中，形成第二金屬電容圖案113于圖案化半導體層303的上方(在此實 施例第二金屬電容圖案113位于圖案化歐姆接觸層307上)。最后，加熱第一光致抗蝕劑層115使其熱回流(thermal reflow)，且部分 的第一光致抗蝕劑層115流入薄膜晶體管區(qū)13的分隔區(qū)309而將其覆蓋， 如圖6G所示。熱回流后的光致抗蝕劑層115'除了覆蓋薄膜晶體管區(qū)13中的 分隔區(qū)309和第二金屬層113，也部分流動至像素區(qū)15和柵極線區(qū)11中的 透明導電層101的部分表面，以及包覆了電容區(qū)17的第二金屬電容圖案113。 因此，熱回流后的光致抗蝕劑層115，可完全包覆第二金屬層113而達到保護 作用。請同時參照圖7C，其為圖6G的俯視圖。如圖7C所示，在柵極線區(qū)ll 的柵極在線具有第二金屬層113，而其末端則具有柵極接墊117(以透明導電 層101所形成)。在薄膜晶體管區(qū)13中可看到分隔區(qū)309和第二金屬層113 的所在位置。在電容區(qū)17處也顯示了第二金屬電容圖案113。在數(shù)據(jù)線區(qū) 19的末端則具有數(shù)據(jù)接墊118(以透明導電層101所形成)。而根據(jù)上述第三實施例，熱回流而成形后的光致抗蝕劑115，可作為顯示 元件中的保護層，進而免除了后續(xù)形成保護層的步驟，達到減少掩模使用數(shù) 目的目的。再者，柵極線區(qū)11中的柵極線具有三層導體堆疊結構119(如圖 6F所示)，包括透明導電層IOI、第一金屬層103和第二金屬層113，可降低 導線阻抗，解決傳統(tǒng)大尺寸面板電極導線因阻抗過高而造成信號延遲的問 題。另外，在第三實施例的第二道掩模工藝中，可如圖8A至圖8E所示的制 造方法，以形成圖6B中薄膜晶體管區(qū)和電容區(qū)的結構。如圖8A所示，依序 形成第一絕緣層701、半導體層703與第二絕緣層705于基板9上。接著如 圖8B所示，分別于薄膜晶體管區(qū)13和電容區(qū)17形成一圖案化光致抗蝕劑， 其中薄膜晶體管區(qū)13的圖案化光致抗蝕劑具有一第一光致抗蝕劑區(qū)塊711 以及位于第一光致抗蝕劑區(qū)塊711兩側的第二光致抗蝕劑區(qū)塊721，且第一 光致抗蝕劑區(qū)塊711的厚度大于該第二光致抗蝕劑區(qū)塊721的厚度。電容區(qū) 17則具有光致抗蝕劑區(qū)塊731，且第一光致抗蝕劑區(qū)塊711的厚度也大于光 致抗蝕劑區(qū)塊731的厚度。之后如圖8C所示，以光致抗蝕劑為掩模，對第 二絕緣層705、半導體層703與第一絕緣層701進行第一蝕刻工藝，以在薄 膜晶體管區(qū)13和電容區(qū)17中形成圖案化第一絕緣層301與圖案化半導體層 303。接著如圖8D所示，減少光致抗蝕劑的厚度，例如使用灰化(ashing)工 藝，直到薄膜晶體管區(qū)13的第二光致抗蝕劑區(qū)塊721被完全移除，此時電 容區(qū)17的光致抗蝕劑區(qū)塊731也被完全移除。之后如圖8E所示，以剩余的 第一光致抗蝕劑區(qū)塊711，為掩模對第二絕緣層705進行第二蝕刻工藝，以在
薄膜晶體管區(qū)13中形成圖案化第二絕緣層305，此時電容區(qū)17的第二絕緣 層705被完全移除。最后去除剩余的第一光致抗蝕劑區(qū)塊711'即可制作出如 圖6B所示的薄膜晶體管區(qū)和電容區(qū)的結構。然而，普通技術人員當知，圖 8A至圖8E所示的制造方法僅為第三實施例的第二道掩模工藝的其中一種技 術手段，本發(fā)明并不以此為限。其它可制作出如圖6B中薄膜晶體管區(qū)和電 容區(qū)的結構的方法，也可應用于第三實施例。雖然本發(fā)明已以實施例揭示如上，然而其并非用以限定本發(fā)明，任何本 領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應當可作各種變動 與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求書為準。
權利要求
1.一種顯示元件的制造方法，包括提供一基板，該基板具有一薄膜晶體管區(qū)、一像素區(qū)、一柵極線區(qū)與一數(shù)據(jù)線區(qū)；依序形成一透明導電層與一第一金屬層于該基板上；圖案化該透明導電層與該第一金屬層，以分別于該薄膜晶體管區(qū)、該像素區(qū)、該柵極線區(qū)與該數(shù)據(jù)線區(qū)的末端內(nèi)形成一導電疊層，其中該導電疊層包括該透明導電層與該第一金屬層；依序形成一第一絕緣層與一半導體層于該基板上，并覆蓋該導電疊層；圖案化該第一絕緣層與該半導體層，以于該薄膜晶體管區(qū)的該導電疊層上形成一圖案化第一絕緣層與一圖案化半導體層；形成一第二金屬層于該基板上，并覆蓋該圖案化半導體層與該導電疊層；形成一第一光致抗蝕劑層于該第二金屬層上；以該第一光致抗蝕劑層為掩模圖案化該第二金屬層與該第一金屬層，其中在該薄膜晶體管區(qū)中形成一溝道；以及對第一光致抗蝕劑層進行熱回流，使部分的該第一光致抗蝕劑層保護該溝道。
2. 如權利要求1所述的制造方法，其中該圖案化第二金屬層和該溝道被 熱回流后的該第一光致抗蝕劑層所覆蓋。
3. 如權利要求1所述的制造方法，其中該第一光致抗蝕劑層為一有機材料。
4. 如權利要求1所述的制造方法，其中圖案化該第二金屬層與該第一金 屬層的該步驟，是于該像素區(qū)暴露出部分的該透明導電層作為一像素電極。
5. 如權利要求1所述的制造方法，其中該圖案化第一絕緣層以及該圖案 化半導體層是由同一道掩模工藝所形成。
6. 如權利要求1所述的制造方法，其中圖案化該第二金屬層與該第一金 屬層的該步驟，使該柵極線區(qū)與該數(shù)據(jù)線區(qū)的末端分別暴露出部分的該透明 導電層，以作為一接墊。
7. 如權利要求1所述的制造方法，還包括形成一圖案化歐姆接觸層于該 圖案化半導體層表面。
8. 如權利要求1所述的制造方法，還包括 形成一圖案化第二絕緣層于該圖案化半導體層上；以及進行一磷化氫處理以于該薄膜晶體管區(qū)的該圖案化半導體層上形成該 一圖案化歐姆接觸層。
9. 如權利要求8所述的制造方法，其中形成該圖案化第一絕緣層、該圖案化半導體層與該圖案化第二絕緣層的方法是通過一半調(diào)式掩模工藝、 一灰 調(diào)式掩模工藝或通過不同曝光能量的兩張掩模工藝。
10. 如權利要求8所述的制造方法，其特征是形成該圖案化第一絕緣層、該圖案化半導體層以及該圖案化第二絕緣層的方法包括在形成該第一絕緣層與該半導體層之后，形成一第二絕緣層于該半導體層上；形成一第二光致抗蝕劑層于該薄膜晶體管區(qū)的該第二絕緣層上，其中該 第二光致抗蝕劑層具有一第一光致抗蝕劑區(qū)塊以及位于該第一光致抗蝕劑 區(qū)塊兩側的一第二光致抗蝕劑區(qū)塊，且該第一光致抗蝕劑區(qū)塊的厚度大于該第二光致抗蝕劑區(qū)塊；以該第二光致抗蝕劑層為掩模對該第二絕緣層、該半導體層與該第一絕 緣層進行一第一蝕刻工藝，以形成該圖案化第一絕緣層與該圖案化半導體 層；減少該第二光致抗蝕劑層的厚度，直到該第二光致抗蝕劑區(qū)塊被完全移 除；以及以剩余的該第一光致抗蝕劑區(qū)塊為掩模對該第二絕緣層進行一第二蝕 刻工藝，以形成該圖案化第二絕緣層。
11. 如權利要求IO所述的制造方法，其中減少該光致抗蝕劑層厚度的方 法包括進行一灰化工藝。
12. 如權利要求1所述的制造方法，還包括形成一電容于該基板的一電 容區(qū)上。
13. 如權利要求12所述的制造方法，其特征是形成該電容的步驟包括 在圖案化該透明導電層與該第一金屬層時，同時形成一電容導電疊層于該電容區(qū)，其中該電容導電疊層包括該透明導電層與該第一金屬層； 在圖案化該第一絕緣層與該半導體層時，該圖案化第一絕緣層與該圖案 化半導體層同時形成于該電容導電疊層上；以及在圖案化該第二金屬層與該第一金屬層時，同時形成一第二金屬電容圖 案于該電容區(qū)的該圖案化半導體層上。
14. 如權利要求13所述的制造方法，還包括形成一圖案化歐姆接觸層于 該圖案化半導體層表面。
15. 如權利要求12所述的制造方法，其中形成該電容的步驟包括 在圖案化該透明導電層與該第一金屬層時，同時形成一電容導電疊層于該電容區(qū)，其中該導電疊層包括該透明導電層與該第一金屬層；在圖案化該第一絕緣層與該半導體層時，該圖案化第一絕緣層同時形成于該電容導電疊層上；以及在圖案化該第二金屬層與該第一金屬層時，同時形成一第二金屬電容圖 案于該電容區(qū)的該圖案化第一絕緣層上。
16. 如權利要求15所述的制造方法，其中形成該圖案化第一絕緣層以及 該圖案化半導體層的方法包括形成一第三光致抗蝕劑層于該薄膜晶體管區(qū)與該電容區(qū)的該半導體層 上，其中該第三光致抗蝕劑層包含位于該薄膜晶體管區(qū)的一第三光致抗蝕劑 區(qū)塊與位于該電容區(qū)的一第四光致抗蝕劑區(qū)塊，其中該第三光致抗蝕劑區(qū)塊的厚度大于該第四光致抗蝕劑區(qū)塊；以該第三光致抗蝕劑層為掩模對該半導體層與該第一絕緣層進行一第 一蝕刻工藝，以于該薄膜晶體管區(qū)形成該圖案化第一絕緣層以及該圖案化半 導體層；減少該第三光致抗蝕劑層的厚度，直到該第四光致抗蝕劑區(qū)塊被完全移 除；以及以剩余的該第三光致抗蝕劑區(qū)塊為該薄膜晶體管區(qū)的掩模并對該電容 區(qū)的該半導體層進行一第二蝕刻工藝，以形成該圖案化第一絕緣層。
17. 如權利要求16所述的制造方法，其特征是減少該第三光致抗蝕劑層 厚度的方法包括進行一灰化工藝。
18. 如權利要求15所述的制造方法，其中圖案化該第一絕緣層與該半導 體層是通過一半調(diào)式掩模工藝、 一灰調(diào)式掩模工藝或通過不同曝光能量的兩 道掩模工藝。
19. 一種顯示元件，包括一基板，具有一薄膜晶體管區(qū)、 一像素區(qū)、 一電容區(qū)、 一柵極線區(qū)與一 數(shù)據(jù)線區(qū)；一導電疊層，設置于該基板的該薄膜晶體管區(qū)、該電容區(qū)與該柵極線區(qū) 內(nèi)，其中該導電疊層包括一透明導電層與一第一金屬層；一圖案化第一絕緣層，配置于該基板的該薄膜晶體管區(qū)與該電容區(qū)的該 導電疊層上；一圖案化半導體層，設置于該基板的該薄膜晶體管區(qū)的該圖案化第一絕 緣層上；一圖案化第二金屬層，包括一源極與一漏極圖案、 一第二金屬電容圖案、 一柵極線路圖案與一數(shù)據(jù)線，其中該源極/漏極圖案配置于該薄膜晶體管區(qū)的 該圖案化半導體層上，該第二金屬電容圖案配置于該電容區(qū)的該圖案化第一 絕緣層之上，該柵極線路圖案配置于該柵極線區(qū)的該導電疊層上且該導電疊 層與該柵極線路圖案構成一柵極線，以及該數(shù)據(jù)線位于數(shù)據(jù)線區(qū)并電性連接 至該源極圖案，而該像素區(qū)暴露出部分的該透明導電層作為一像素電極；以 及一光致抗蝕劑層，覆蓋于該圖案化第二金屬層和該溝道上。
20. 如權利要求19所述的顯示元件，其中該圖案化半導體層還設置于該 電容區(qū)的該圖案化第一絕緣層與該第二金屬電容圖案之間。
21. 如權利要求19所述的顯示元件，還包括一圖案化歐姆接觸層，配置 于該圖案化半導體層表面。
22. 如權利要求19所述的顯示元件，其中該柵極線區(qū)與該數(shù)據(jù)線區(qū)末端 分別具有部分的該透明導電層，以作為一接墊。
23. 如權利要求19所述的顯示元件，還包括一圖案化第二絕緣層設置于 該薄膜晶體管區(qū)的該圖案化半導體層之上。
24. 如權利要求19所述的顯示元件，其中該圖案化第一絕緣層的材質包 括氧化硅、氮化硅或有機材料。
25. 如權利要求19所述的顯示元件，其中該透明導電層為一銦錫氧化物 層或一銦鋅氧化物層。
全文摘要
一種顯示元件及其制造方法，該方法包括提供基板，該基板具有薄膜晶體管區(qū)、像素區(qū)、柵極線區(qū)與數(shù)據(jù)線區(qū)；依序形成透明導電層與第一金屬層于基板上，并對其圖案化，以分別于薄膜晶體管區(qū)、像素區(qū)、柵極線區(qū)與數(shù)據(jù)線區(qū)的末端內(nèi)形成導電疊層；依序形成第一絕緣層與半導體層于基板上并覆蓋導電疊層，再對其圖案化后于薄膜晶體管區(qū)的導電疊層上形成圖案化第一絕緣層與圖案化半導體層；形成第二金屬層于基板上，并覆蓋圖案化半導體層與導電疊層，并形成第一光致抗蝕劑層于第二金屬層上；以第一光致抗蝕劑層為掩模圖案化第二金屬層與第一金屬層，其中在薄膜晶體管區(qū)中形成溝道。之后，對第一光致抗蝕劑層進行熱回流使部分的第一光致抗蝕劑層保護溝道。
文檔編號H01L21/84GK101159250SQ200710186078
公開日2008年4月9日 申請日期2007年11月15日 優(yōu)先權日2007年11月15日
發(fā)明者林漢涂, 詹勛昌, 陳建宏 申請人:友達光電股份有限公司